DE10038860A1 - ASI-Slave - Google Patents
ASI-SlaveInfo
- Publication number
- DE10038860A1 DE10038860A1 DE2000138860 DE10038860A DE10038860A1 DE 10038860 A1 DE10038860 A1 DE 10038860A1 DE 2000138860 DE2000138860 DE 2000138860 DE 10038860 A DE10038860 A DE 10038860A DE 10038860 A1 DE10038860 A1 DE 10038860A1
- Authority
- DE
- Germany
- Prior art keywords
- asi
- analog
- signals
- digital
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21137—Analog to digital conversion, ADC, DAC
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25017—ASI actuator sensor interface, bus, network
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25437—Main board coupled to bundle of digital and analog input lines
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Selective Calling Equipment (AREA)
Abstract
Dargestellt und beschrieben ist ein ASI-Slave (1) zum Anschluß an eine ASI-Leitung (3) eines ASI-Systems, mit einem Analogteil (6), mit einem Analog/Digital-Umsetzungsteil (7) und mit einem Digitalteil (8), wobei der Analogteil (6) an die ASI-Leitung (3) angeschlossen ist bzw. anschließbar ist und die von der ASI-Leitung (3) übertragenen, Adreßbits und Informationsbits enthaltenen Signale empfängt bzw. die von der ASI-Leitung (3) zu übertragenden, Informationsbits enthaltenden Signale abgibt, wobei das Analog/Digital-Umsetzungsteil (7) von der ASI-Leitung (3) empfangene analoge Signale in digitale Signale umwandelt bzw. digitale Signale in von der ASI-Leitung (3) zu übertragende analoge Signale umwandelt und wobei das Digitalteil (8) einerseits die vom Analogteil (6) - über das Analog/Digital-Umsetzungsteil (7) - kommenden Signale auswertet und verarbeitet, wenn die in den Signalen enthaltenen Adreßbits mit einer dem ASI-Slave (1) zugeordneten Adresse übereinstimmen, und anderersetis - über das Analog/Digital-Umsetzungsgteil (7) - zum Analogteil (6) gehende Signale verarbeitet. DOLLAR A Erfindungsgemäß ist ein ASI-Slave (1) zur Verfügung gestellt worden, mit dem auch Informationen mit einer größeren Anzahl an Informationsbits in möglichst wenigen Abfragezyklen und damit möglichst schnell übertragen werden können und zwar dadurch, daß - bei nur einem Analogteil (6) - funktional mehrere Digitalteile (8) vorgesehen sind.
Description
Die Erfindung betrifft einen ASI-Slave zum Anschluß an eine ASI-Leitung ei
nes ASI-Systems, mit einen Analogteil, mit einem Analog/Digital-Umsetzungs
teil und mit einen Digitalteil, wobei das Analogteil an die ASI-Leitung ange
schlossen ist bzw. anschließbar ist und die von der ASI-Leitung übertrage
nen, Adreßbits und Informationsbits enthaltenen Signale empfängt bzw. die
von der ASI-Leitung zu übertragenden, Informationsbits enthaltenen Signale
abgibt, wobei das Analog/Digital-Umsetzungsteil von der ASI-Leitung emp
fangene analoge Signale in digitale Signale umwandelt bzw. digitale Signale
in von der ASI-Leitung zu übertragende analoge Signale umwandelt und wo
bei das Digitalteil einerseits die vom Analogteil - über das Analog/Digital-Um
setzungsteil - kommenden Signale auswertet und verarbeitet, wenn die in den
Signalen enthaltenen Adreßbits mit einer dem ASI-Slave zugeordneten
Adresse übereinstimmen, und andererseits - über das Analog/Digital-Umset
zungsteil - zum Analogteil gehende Signale verarbeitet.
Vor mehreren Jahren haben eine größere Anzahl namhafter Aktuator-, Sensor-
und Steuerungshersteller sowie zwei Hochschuleinrichtungen mit der indu
striellen Gemeinschaftsentwicklung eines Aktuator-Sensor-Interface-Systems
begonnen, welches als AS-Interface-System oder im folgenden stets als ASI-
System bezeichnet wird. Das ASI-System wird als neuartige Schnittstelle für
die industrielle Kommunikation eingesetzt und belegt den Bereich unterhalb
der bisherigen Feldbussysteme. Es verbindet insbesondere binäre Sensoren
und Aktuatoren über eine Sammelleitung mit der ersten Steuerungsebene,
z. B. einer SPS oder einem PC.
Das ASI-System besteht aus mehreren ASI-Slaves, einem ASI-Master und ei
ner ASI-Leitung. Kernstück des ASI-Systems ist der ASI-Slave, der in der
Regel als ASI-Chip realisiert ist und mit dem die Aktuatoren bzw. Sensoren
an die ASI-Leitung digital angekoppelt werden. Der ASI-Chip wird konstruk
tiv entweder in ein Modul eingebaut, an das dann konventionelle Aktuatoren
und Sensoren angeschlossen werden, oder er wird direkt in den Aktuator
bzw. Sensor eingebaut. Der ASI-Master bildet die Schnittstelle zwischen den
Aktuatoren bzw. Sensoren und dem Kern der Steuerung, beispielsweise einer
SPS oder einem PC. Die ASI-Leitung ist im allgemeinen ein ungeschirmtes
Zwei-Leiter-Flachbandkabel oder ein Standard-Rundkabel, über das gleich
zeitig Signale und Energie übertragen werden.
Das ASI-System überträgt die Informationen zwischen einem Master und den
verschiedenen Slaves nicht parallel, sondern seriell. In jedem Abfragezyklus
werden Informationen seriell vom Master zu jedem Slave und zurück über
tragen. Sie können als Ein- oder als Ausgabedaten benutzt werden. Um keine
zu großen Wartezeiten bei der seriellen Übertragung der Informationen vom
Master zu den einzelnen Slaves bzw. umgekehrt zu haben, ist für das ASI-Sy
stem eine bestimmte Struktur der über die ASI-Leitung übertragenen Signale
vorgegeben. Diese im nachfolgenden noch genauer beschriebene Struktur
der übertragenden Signale, d. h. die Struktur der ASI-Nachrichten, zusammen
mit einer vorgegebenen maximalen Anzahl von an die ASI-Leitung an
schließbaren ASI-Slaves, gewährleistet eine für die Praxis ausreichende Zy
kluszeit von maximal 5 ms.
Der Dialog des ASI-Masters mit einem ASI-Slave besteht immer aus der
Kombination von Telegramm des ASI-Masters und Antworttelegramm des
ASI-Slaves. Das Telegramm des ASI-Masters wird auch als Masteraufruf, das
Antworttelegramm des ASI-Slaves als Slaveantwort bezeichnet. Wie üblich
beginnen die Telegramme, d. h. die ASI-Nachrichten mit einer Startkennung
und enden mit einer Stopkennung. Zwischen dem Masteraufruf und der Sla
veantwort bzw. zwischen der Slaveantwort und einem neuen Masteraufruf
ist jeweils eine Masterpause bzw. eine Slavepause vorgesehen. Der Master
aufruf besteht insgesamt aus vierzehn Bits, wobei darin fünf Adreßbits und
fünf Informationsbits an den ASI-Slave enthalten sind. Die Slaveantwort be
steht aus insgesamt sieben Bits, von denen vier Bits als Informationsbits an
den ASI-Master vorgesehen sind.
Über die am Anfang des Masteraufrufs stehenden Adreßbits wird jedem ASI-
Slave mitgeteilt, ob die nachfolgende Information für ihn oder für einen ande
ren ASI-Slave bestimmt ist. Jedem ASI-Slave ist also eine fünf Bit lange
Adresse zugeordnet, wobei die Adresse 0 eine Sonderfunktion hat. Sie wird
üblicherweise bei der Herstellung als Defaultwert benutzt, d. h. herstellungs
mäßig ist den ASI-Slaves die Adresse 0 zugewiesen. Wenn dann beispiels
Weise ein defekter ASI-Slave ausgetauscht wird, wird im neuen ASI-Slave die
Adresse 0 durch die Adresse des ausgefallenen ASI-Slaves ersetzt, was durch
ein entsprechendes Kommando des ASI-Masters an den neuen ASI-Slave
ausgeführt werden kann. Mit den fünf Adreßbits können somit im Normalfall
maximal 31 Teilnehmer adressiert und an die ASI-Leitung angeschlossen
werden. In einem Abfragezyklus wird jeder angeschlossene ASI-Slave - ma
ximal 31 ASI-Slaves - vom ASI-Master angesprochen und sendet jeder ASI-
Slave seine Slaveantwort mit den vier Informationsbits an den ASI-Master zu
rück.
Durch die vorgegebene Struktur der ASI-Nachrichten ergibt sich sowohl eine
Beschränkung der maximal an die ASI-Leitung bzw. an einen ASI-Master an
schließbaren ASI-Slaves als auch eine Beschränkung der maximal innerhalb
eines Abfragezyklusses zwischen dem ASI-Master und dem ASI-Slave aus
tauschbaren Informationsbits. Die erste Beschränkung ist bei der neuen ASI-
Version 2.1 dadurch behoben worden, daß sich zwei ASI-Slaves eine Adresse
teilen. Als sogenannte A- und B-Slaves heißen sie dann z. B. 10 A und 10 B.
Im ersten Abfragezyklus werden alle A-Slaves, im folgenden alle B-Slaves be
arbeitet. Der Vorteil, daß nunmehr maximal 62 ASI-Slaves anstelle von 31
ASI-Slaves an das ASI-System angeschlossen werden können, ist somit durch
eine von 5 ms auf 10 ms angestiegene Zykluszeit erkauft worden.
Die Übertragung von 8 bis 16 Bit langen Werten, wie sie bei analogen Meß
werten für Temperaturen oder Durchflüsse anfallen können, lassen sich mit
dem bestehenden ASI-System nicht ohne weiteres übertragen. Soll beispiels
weise eine 12 Bit lange Information übertragen werden, so ist dies bisher nur
dadurch realisierbar, daß die 12 Bit lange Information in Portionen von drei
Bit über vier Zyklen verteilt übertragen wird. Anstelle der normalerweise
nutzbaren vier Informationsbits können hierbei nur drei Bits für die Informa
tion verwendet werden, da das vierte Bit als sogenanntes Steuer- oder Tog
gelbit benötigt wird. Das Steuer- bzw. Toggelbit enthält die Information, an
welche Stelle der insgesamt 12 Bit langen Information die gerade übertrage
nen drei Informationsbits gehören. Sollen mit einem ASI-System nicht nur bi
näre sondern auch analoge Größen übertragen werden, so werden dafür meh
rere Zykluszeiten benötigt, was zu einer entsprechend längeren Übertra
gungszeit führt.
Der Erfindung liegt somit die Aufgabe zugrunde, einen ASI-Slave der in Rede
stehenden Art zur Verfügung zu stellen, mit dem auch Informationen mit einer
größeren Anzahl an Informationsbits in möglichst wenigen Abfragezyklen
und damit möglichst schnell übertragen werden können.
Die zuvor hergeleitete und aufgezeigte Aufgabe ist zunächst und im wesent
lichen dadurch gelöst, daß bei dem eingangs beschriebenen ASI-Slave funk
tional mehrere Digitalteile vorgesehen sind.
Eingangs ist ausgeführt worden, daß der ASI-Slave aus einem Analogteil, ei
nem Analog/Digital-Umsetzungsteil und einem Digitalteil besteht. Diese drei
Elemente, die in der Praxis in einem ASI-Chip realisiert werden, stellen den
funktionalen, nicht jedoch den tatsächlichen Aufbau des ASI-Slaves dar.
Nachfolgend soll die Funktion dieser drei Elemente sowie deren tatsächlich in
der Praxis ausgeführte Realisierung dargestellt werden.
Über die ASI-Leitung werden gleichzeitig die im ASI-System benötigte
Energie und die Signale übertragen. Die ASI-Leitung dient somit zur Span
nungs- und Stromversorgung der ASI-Slaves sowie der an den ASI-Slaves
angeschlossenen Aktuatoren und/oder Sensoren und zur Datenübertragung
zwischen dem ASI-Master und den ASI-Slaves. Die Datenübertragung erfolgt
dabei im ASI-System durch näherungsweise sin2-förmige Spannungsimpulse,
welche der DC-Spannungsversorgung aufmoduliert sind. Um diese auf der
ASI-Leitung übertragenen analogen Spannungsimpulse empfangen zu kön
nen, weist der ASI-Slave funktional zunächst ein Analogteil auf, über welches
der ASI-Slave an die ASI-Leitung anschließbar ist. Das Analogteil ist dabei
sowohl Empfänger als auch Sender, d. h. das Analogteil empfängt einerseits
die von der ASI-Leitung übertragenen, vom ASI-Master stammenden Signale,
sendet andererseits die von der ASI-Leitung zu übertragenden, von den an
geschlossenen ASI-Slaves stammenden Signale. Bei dem von der ASI-Lei
tung übertragenen, von dem Analogteil empfangenen Signal handelt es sich
um den Masteraufruf, bei dem von der ASI-Leitung zu übertragenden, von
dem Analogteil abgegebenen Signalen um die Slaveantwort.
Da der ASI-Slave, genauer das Digitalteil des ASI-Slaves, die Signale in digita
ler Form auswertet und verarbeitet, enthält der ASI-Slave funktional noch ein
Analog/Digital-Umsetzungsteil, das die von der ASI-Leitung empfangenen
analogen Signale in digitale Signale bzw. digitale Signale in von der ASI-Lei
tung zu übertragende analoge Signale umwandelt. Ist zuvor gesagt worden,
daß das Analogteil einem Empfänger und einem Sender entspricht, so ent
spricht das Analog/Digital-Umsetzungsteil einem dem Empfänger zugeordne
ten Analog/Digital-Wandler und einem dem Sender zugeordneten Digital!
Analog-Wandler.
Im Digitalteil werden einerseits die vom Analogteil kommenden, durch das
Analog/Digital-Umsetzungsteil digitalisierten Signale verarbeitet, andererseits
zum Analogteil gehende Signale, d. h. solche Signale, die von einem Aktuator
oder Sensor kommen, verarbeitet. Das Digitalteil stellt die Ablaufsteuerung
des ASI-Slaves dar, entspricht somit der logischen Schaltung des ASI-Slaves,
wobei das Digitalteil insbesondere den vom Analogteil empfangenen Master
aufruf decodiert und auf Fehlerfreiheit prüft sowie die in dem Masteraufruf
enthaltenen codierten Kommandos ausführt und gegebenenfalls das Senden
einer Slaveantwort veranlaßt. Bevor das Digitalteil die in dem Masteraufruf
enthaltenen Informationsbits verarbeitet und darin enthaltene codierte Kom
mandos ausführt, prüft das Digitalteil zunächst, ob die Adreßbits des Master
aufrufs mit einer dem ASI-Slave zugeordneten Adresse übereinstimmen. Die
dem ASI-Slave zugeordnete Adresse kann dabei beispielsweise in einem nicht
flüchtigen Speicher abgelegt sein, aus welchem die Adresse in ein Adreßregi
ster geladen werden kann. Das Digitalteil prüft also zunächst, ob der empfan
gene Masteraufruf auch für das ASI-Slave bestimmt ist. Nur wenn dies der
Fall ist, werden die in dem Informationsteil des Masteraufrufs enthaltenen
Kommandos ausgeführt und gegebenenfalls eine Slaveantwort über die ASI-
Leitung zurück an den ASI-Master geschickt.
Erfindungsgemäß ist zunächst erkannt worden - und dies ist bereits Teil der
Erfindung -, daß bei der rein räumlichen Zusammenfassung mehrerer her
kömmlicher ASI-Slaves, beispielsweise in einem gemeinsamen Gehäuse, von
jedem Analogteil eines jeden ASI-Slaves gleichzeitig jeder Masteraufruf emp
fangen wird, unabhängig davon, ob der Masteraufruf überhaupt für den je
weiligen ASI-Slave bestimmt ist. Diese Erkenntnis ist erfindungsgemäß zu
nächst dadurch umgesetzt worden, daß zwar funktional mehrere Digitalteile,
jedoch nur eine Analogteil vorgesehen ist.
Dadurch, daß nun erfindungsgemäß funktional mehrere Digitalteile vorgese
hen sind, aber der ASI-Slave trotzdem nur ein Analogteil aufweist, folgt zu
nächst die Einsparung der ansonsten mehrfach vorhandenen Analogteile. Mit
einer solchen Einsparung sind zum einem Kostenvorteile, zum anderen aber
auch Platzvorteile verbunden. Der erfindungsgemäße ASI-Slave hat darüber
hinaus den Vorteil, daß er aufgrund des nur einmal vorhandenen Analogteils
somit auch nur die Impedanz eines normalen ASI-Slaves hat. Werden mehrere
herkömmliche ASI-Slaves durch einen erfindungsgemäßen ASI-Slave mit
funktional mehreren Digitalteilen aber nur einem Analogteil ersetzt, so wird
dadurch die ASI-Leitung weniger belastet. Für das einwandfreie Funktio
nieren der Datenübertragung über die ASI-Leitung ist der frequenzabhängige
Impedanzverlauf zwischen den beiden Klemmen der ASI-Leitung von großer
Bedeutung. Dabei existiert eine vorgeschriebene Impedanz-Grenzkurve, die
nicht unterschritten werden darf. Diese Grenzkurve bestimmt die maximal
zulässige Anzahl von anzuschließenden ASI-Slaves mit den ASI-Slaves
eigener Impedanz. Wenn nun jedoch mehrere herkömmliche ASI-Slaves mit je
einem Analogteil und je einem Digitalteil durch einen erfindungsgemäßen
ASI-Slave mit funktional mehreren Digitalteilen, jedoch nur einem Analogteil
ersetzt werden, dürfen entsprechend mehr ASI-Slaves angeschlossen werden
bzw. dürfen die ASI-Slaves geringere Impedanzen als normal zulässig auf
weisen, ohne daß die Datensicherheit gefährdet wird.
Dadurch, daß nun erfindungsgemäß funktional mehrere Digitalteile vorgese
hen sind, kann der ASI-Slave eine der Anzahl der funktional vorgesehenen
Digitalteile entsprechende Anzahl von vom Analogteil kommenden Signale
auswerten und verarbeiten. Wenn also beispielsweise funktional vier Digital
teile vorgesehen sind, so werden insgesamt vier von dem ASI-Slave bzw. dem
Analogteil des ASI-Slaves empfangene Signale mit insgesamt vier unter
schiedlichen, in dem Masteraufruf enthaltenen Adressen empfangen, ausge
wertet und verarbeitet. Wenn den vier funktional vorgesehenen Digitalteilen
beispielsweise die Adressen 1 bis 4 zugeordnet sind, so wird der erfindungs
gemäße ASI-Slave nicht nur bei dem Masteraufruf mit der Adresse "1" die in
dem Masteraufruf enthaltenen Informationen auswerten und verarbeiten und
eine entsprechende Slaveantwort an den ASI-Master zurückschicken, son
dern dies auch bei den Masteraufrufen mit den Adressen "2", "3" und "4" tun.
Da der ASI-Master die zuvor beispielhaft genannten vier Masteraufrufe bzw.
die vier Slaveantworten innerhalb eines Masterzyklusses verschickt bzw.
empfängt, kann durch den erfindungsgemäße ASI-Slave innerhalb eines Ma
sterzyklusses die vierfache Anzahl an Informationsbits empfangen bzw. ge
sendet werden. Dadurch lassen sich mit dem erfindungsgemäßen ASI-Slave
auch analoge Meßwerte, beispielsweise für Temperaturen oder Durchflüsse,
die eine größere Anzahl von Informationsbits aufweisen, innerhalb eines Ma
sterzyklusses übertragen.
Gemäß einer ersten vorteilhaften Ausgestaltung der Erfindung ist in dem ASI-
Slave eine Steuerung vorgesehen, die das Digitalteil so beeinflußt bzw. ver
ändert, daß das Digitalteil vom Analogteil stammende Signale mit unterschied
lichen Adreßbits auswertet und verarbeitet. Bei dieser bevorzugten Ausge
staltung der Erfindung ist nun weiter erkannt worden, daß auch auf das Vor
handensein von mehreren vollständigen Digitalteilen verzichtet werden kann,
wenn die Steuerung das Digitalteil so beeinflußt, daß das Digitalteil vom
Analogteil stammende Signale mit unterschiedlichen Adreßbits auswertet und
verarbeitet. Es ist also auch hier erkannt worden, daß die Funktion mehrerer
Digitalteile von einem einzigen Digitalteil übernommen werden kann, wenn
das Digitalteil von einer Steuerung so beeinflußt bzw. verändert wird, daß das
Digitalteil die von dem Analogteil kommenden Signale nicht nur bei einer
einzigen Adresse, sondern bei mehreren, von der Steuerung ausgewählten
Adressen auswertet und verarbeitet. Ein derartiger ASI-Slave verhält sich ge
genüber dem ASI-Master informationstechnisch nicht wie ein einziger her
kömmlicher ASI-Slave mit nur einer Adresse, sondern wie eine Vielzahl von
ASI-Slaves mit einer Vielzahl von unterschiedlichen Adressen. Schaltungs
technisch verhält sich der erfindungsgemäße ASI-Slave jedoch gegenüber der
ASI-Leitung wie ein herkömmlicher ASI-Slave mit der Impedanz nur eines
herkömmlichen ASI-Slaves.
Im Extremfall kann somit der erfindungsgemäße ASI-Slave alle Slaveadressen
in sich vereinen, so daß jeder Masteraufruf von dem einen ASI-Slave ausge
wertet und verarbeitet wird und auf jeden Masteraufruf eine Slaveantwort
von dem ASI-Slave zum ASI-Master gesendet wird. Ein solcher "Multi"-Slave
ermöglicht es somit, eine Vielzahl von herkömmlichen ASI-Slaves zu ersetzen,
wobei durch die Realisierung nur eines Analogteils und nur eines Digialteils,
dann natürlich auch nur eines Analog/Digital-Umsetzungsteils, wesentlich
weniger Platz benötigt wird. Ein solcher "Multi"-Slave eignet sich somit dort
besonders gut, wo viele Aktuatoren oder/und Sensoren räumlich sehr nahe
benachbart zueinander angeordnet sind, und beispielsweise bei einem Tasten
feld oder einer Leuchtanzeige, und somit bisher auch sehr viele herkömmliche
ASI-Slaves auf begrenztem Raum untergebracht werden mußten.
Weiter vorteilhaft ist es, wenn als Steuerung ein Mikroprozessor vorgesehen
ist, der dann neben der Beeinflussung des Digitalteils des ASI-Slaves zusätz
lich weitere Funktionen übernehmen kann. Die Verwendung eines Mikro
prozessors als Steuerung ist dann besonders vorteilhaft, wenn der erfindungs
gemäße ASI-Slave in Verbindung mit analogen Sensoren verwendet wird.
Ursprünglich ist das ASI-System für binäre Aktuatoren und Sensoren ausge
legt worden, so daß mit den vier zur Verfügung stehenden Informationsbits
der Slaveantwort die Zustände von vier binären, an einen ASI-Slave ange
schlossenen Sensoren vom ASI-Slave zum ASI-Master übermittelt werden
können. Wenn jedoch anstelle von binären Sensoren ein Analogteilnehmer
an ein herkömmliches ASI-Slave angeschlossen wird, so wurden bisher zur
Übertragung eines beispielsweise 12 Bit breiten Analogeingangssignals mit
Hilfe der vier Informationsbits der Slaveantwort vier Zykluszeiten benötigt.
Mit jedem Masterzyklus konnten drei Bit der Information übertragen werden,
da eines der vier Informationsbits als Steuerbit benötigt wurde. Somit waren
bisher bei der Übertragung von Analogeingangssignalen zum einen mehrere
Masterzyklen notwendig, zum anderen hat sich durch das Erfordernis eines
Steuerbits auch die Nettoinformationsmenge reduziert, d. h. von den vier
grundsätzlich zur Verfügung stehenden Informationsbits konnten nur drei
zur tatsächlichen Übertragung der Information genutzt werden.
Durch die Verwendung eines Mikroprozessors als Steuerung entfällt das Er
fordernis des zusätzlichen Steuerbits. Die vom Digitalteil ausgewerteten und
verarbeiteten Informationsbits von nacheinander empfangenen Signalen mit
unterschiedlichen Adreßbits können vom Mikroprozessor unter Berücksich
tigung der jeweiligen Adreßbits der einzelnen Signale zu einer zusammen
hängenden Information verarbeitet werden. So kann beispielsweise ein I2 Bit
breites Analogeingangssignal dadurch innerhalb eines Masterzyklusses über
tragen werden, daß das 12 Bit breite Analogeingangssignal in Portionen von
je vier Bit als Slaveantwort auf jeweils einen Masteraufruf mit drei unter
schiedlichen Adressen übertragen wird. Die Slaveantworten der aus Sicht des
ASI-Masters drei unterschiedlichen ASI-Slaves - der erfindungsgemäße ASI-
Slave sendet die Slaveantworten als Reaktion auf drei Masteraufrufe mit
unterschiedlichen Adressbits - können somit problemlos innerhalb eines Ma
sterzyklusses übertragen werden.
Weiter vorteilhaft ist es, wenn die Steuerung bzw. der Mikroprozessor selb
ständig die Adressen auswählt, die in dem ASI-System, in dem der erfindungs
gemäße ASI-Slave angeschlossen ist, nicht von anderen ASI-Slaves belegt
sind. Im Unterschied zu einem normalen ASI-Slave reagiert der erfindungs
gemäße ASI-Slave, bei dem ein Mikroprozessor verwirklicht ist, somit nicht
nur auf seine eigenen Adressen, sondern er wertet auch alle anderen Adres
sen aus, die vom ASI-Master in den Masteraufrufen verwendet werden. Aus
der Auswertung und Speicherung der bereits belegten Adressen kann der
Mikroprozessor dann die nicht belegten Adressen ermitteln und entweder
eigenständig oder auf Befehl des ASI-Masters diese Adressen für das erfin
dungsgemäße ASI-Slave belegen. Dabei kann je nach Programmierung des
Mikroprozessors entweder nur eine bestimmte Anzahl von freien Adressen
belegt werden, oder es werden alle freien Adressen durch das erfindungsge
mäße ASI-Slave belegt. Wenn der Mikroprozessor eine solche Überwa
chungsfunktion ausübt, kann es zu keiner Doppeladressierung durch den
Kunden kommen, was ansonsten dann auftreten kann, wenn der Kunde die
Adreßvergabe an ein neues, in das bestehende ASI-System eingefügte ASI-
Slave selber vornimmt.
Besonders vorteilhaft ist die Verwendung des erfindungsgemäßen ASI-Sla
ves, wenn viele Aktuatoren oder/und Sensoren auf engem Raum konzentriert
sind, wie dies beispielsweise bei Tastenfeldern der Fall ist. Dann kann durch
die Verwendung nur eines Analogteils und nur eines Digitalteils ein wesent
lich kleinerer ASI-Slave realisiert werden, als es bei der bloßen räumlichen Zu
sammenfassung von mehreren herkömmlichen ASI-Slaves in einem Gehäuse
der Fall wäre. Bevorzugt sind dann das Analogteil, der Analog/Digital-Umset
zungsteil, der Digitalteil und der Mikroprozessor in einem IC integriert.
Nach einer letzten vorteilhaften Ausgestaltung der Erfindung, die hier noch
kurz erwähnt werden soll, ist eine Schnittstelleneinheit zur Programmierung
und/oder zur Adressierung und/oder zum Auslesen von Daten auf elektri
schem und/oder optischem Weg in dem ASI-Slave vorgesehen. Über eine der
artige Schnittstelleneinheit kann dann auch auf den Mikroprozessor zuge
griffen werden, so daß der erfindungsgemäße ASI-Slave auch von außen hin
sichtlich der Adressen programmierbar ist bzw. Daten aus dem Mikroprozes
sor ausgelesen werden können. Bei der Adressierung von außen, d. h. durch
den Benutzer, wird durch den Mikroprozessor jedoch dafür gesorgt, daß es
zu keiner Doppeladressierung kommen kann. Sind eine Vielzahl von Adres
sen noch frei verfügbar, so werden diese Adressen dem Benutzer durch den
Mikroprozessor als mögliche Adressen angeboten und der Benutzer kann
sich dann über die Schnittstelleneinheit aus den angebotenen Adressen die
Adressen seiner Wahl aussuchen. Wenn der Benutzer eine Adresse vergeben
möchte, die bereits von einem an das ASI-System angeschlossenen ASI-Slave
verwendet wird, so wird dies von dem Mikroprozessor erkannt und durch
eine entsprechende Fehlermeldung dem Benutzer mitgeteilt.
Ein erfindungsgemäßer ASI-Slave mit einem Mikroprozessor kann auch dazu
benutzt werden, in der Initialisierungsphase des ASI-Systems verschiedene
oder alle ASI-Slaves zu simulieren und damit einen Test des ASI-Masters oder
seiner übergeordneten Strukturen durchzuführen.
Im einzelnen gibt es nun eine Vielzahl von Möglichkeiten, den erfindungs
gemäßen ASI-Slave auszugestalten und weiterzubilden. Hierzu wird verwie
sen auf die dem Patentanspruch 1 nachgeordneten Patentansprüche und auf
die Beschreibung in Verbindung mit der Zeichnung. Es zeigen
Fig. 1 eine Prinzipdarstellung mehrerer, rein räumlich zusammengefaß
ter herkömmlicher ASI-Slaves (Stand der Technik),
Fig. 2 ein erstes Ausführungsbeispiel des erfindungsgemäßen ASI-Sla
ves und
Fig. 3 ein zweites, bevorzugtes Ausführungsbeispiel des erfindungs
gemäßen ASI-Slaves.
Fig. 1 zeigt mehrere herkömmliche ASI-Slaves 1, die in einem gemeinsamen
Gehäuse 2 angeordnet sind. Die ASI-Slaves 1 bilden zusammen mit einem -
hier nicht dargestellten - ASI-Master ein ASI-System. Die ASI-Slaves 1 sind
über eine ASI-Leitung 3 mit dem ASI-Master verbunden und dienen zur di
rekten Ankopplung von Aktuatoren 5 bzw. Sensoren 4 an die ASI-Leitung
3. In der Praxis ist der ASI-Slave 1 meist zumindest teilweise als ASI-Chip re
alisiert.
Funktional besteht jeder ASI-Slave 1 aus einem Analogteil 6, welches mit der
ASI-Leitung 3 verbunden ist, einem Analog/Digital-Umsetzungsteil 7 und ei
nem Digitalteil 8. Das Analogteil 6 ist dabei sowohl Empfänger als auch Sen
der, d. h. das Analogteil 6 empfängt einerseits die auf der ASI-Leitung 3 über
tragenen, vom ASI-Master stammenden Signale, sendet andererseits von den
Aktuatoren 5 oder Sensoren 4 stammende Signale über die ASI-Leitung 3
zum ASI-Master.
Die von dem Analogteil 6 empfangenen Signale, welche als analoge Span
nungsimpulse der an der ASI-Leitung anliegenden DC-Spannungsversor
gung aufmoduliert sind, werden anschließend in dem Analog/Digital-Umset
zungsteil 7 digitalisiert und dann von dem Digitalteil 8 ausgewertet und ver
arbeitet. Umgekehrt werden die von dem Digitalteil 8 stammenden Signale in
dem Analog/Digital-Umsetzungsteil 7 wieder in analoge Signale umgewan
delt und mit Hilfe des Analogteils 6 über die ASI-Leitung 3 übertragen. Je
nach der Übertragungsrichtung der Signale ist das Analogteil 6 und das
Analog/Digital-Umsetzungsteil 7 entweder Empfänger und Analog/Digital-
Wandler oder Sender und Digital/Analog-Wandler.
Im Digitalteil 8 werden die von dem Analogteil 6 kommenden Signale, d. h.
der von dem ASI-Master ausgesendete Masteraufruf decodiert, und anhand
der in dem Masteraufruf enthaltenen Adressbits wird überprüft, ob der Ma
steraufruf für den jeweiligen ASI-Slave 1 bestimmt ist. Nur wenn dies der Fall
ist, d. h. wenn eine in dem Masteraufruf enthaltene Adresse mit der dem ent
sprechenden ASI-Slave 1 zugeordneten Adresse übereinstimmt, werden die in
den Informationsbits des Masteraufrufs codierten Kommandos ausgeführt
und ggf. das Senden einer Slaveantwort veranlaßt.
Die in Fig. 1 exemplarisch dargestellten drei ASI-Slaves 1 sind zwar räumlich
dadurch zusammengefaßt, daß sie in einem gemeinsamen Gehäuse 2 unterge
bracht sind, schaltungs- und informationstechnisch verhalten sie sich jedoch
wie voneinander völlig unabhängige ASI-Slaves 1. Insbesondere wird die
ASI-Leitung 3 durch jedes der hier vorhandenen Analogteile 6 belastet.
Demgegenüber sind bei dem in Fig. 2 dargestellten ersten Ausführungsbei
spiel des erfindungsgemäßen ASI-Slaves 1 zwar mehrere Digitalteile 8, jedoch
nur ein Analogteil 6 vorhanden. Das Analogteil 6 und das Analog/Digital-
Umsetzungsteil 7 werden somit nicht mehr nur von einem Digitalteil 8, son
dern von den exemplarisch dargestellten drei Digitalteilen 8 gemeinsam be
nutzt. Hierbei wird davon profitiert, daß das Analogteil 6 zunächst alle über
die ASI-Leitung 3 übertragenen Signale, d. h. alle Masteraufrufe empfängt,
unabhängig davon, welche Adresse in dem Masteraufruf enthalten ist. Da
durch, daß nun nur noch ein Analogteil 6 vorgesehen ist, wird die ASI-Lei
tung 3 nur noch durch die Impedanz des einen Analogteils 6 - im Unter
schied zu den Impedanzen der drei Analogteile 6 gemäß Fig. 1 - belastet.
In Fig. 3 ist nun eine bevorzugte Ausgestaltung des erfindungsgemäßen ASI-
Slaves 1 dargestellt. Dieser ASI-Slave 1 weist in Übereinstimmung mit dem
Ausführungsbeispiel gemäß Fig. 2 nur ein Analogteil 6 und ein Analog/ Digi
tal-Umsetzungsteil 7 auf. Darüber hinaus ist nun jedoch auch nur ein Digital
teil 8 realisiert. Dieses Digitalteil 8 wird nun mit Hilfe eines Mikroprozessors 9
derart beeinflußt, daß das Digitalteil 8 vom Analogteil 6 stammende Signale
mit unterschiedlichen Adressbits auswertet und verarbeitet. Durch den Mi
kroprozessor 9 kann die in dem Digitalteil 8 oder in einem dem Digitalteil 8
zugeordneten Speicher abgelegte Adresse des ASI-Slaves 1 gemäß einem vor
gegebenen Programm laufend geändert werden.
Tatsächlich ist zwar nur ein Digitalteil 8 vorhanden, durch die Beeinflussung
des Digitalteils 8 durch den Mikroprozessor 9 sind jedoch aus Sicht des ASI-
Masters unterschiedliche ASI-Slaves 1 mit jeweils unterschiedlichen Adressen
vorhanden. Diese Funktion des erfindungsgemäßen ASI-Slaves 1 als "Multi"-
Slave ist in Fig. 3 durch die gestrichelt dargestellten Digitalteile 8a bzw. 8b
dargestellt.
Claims (7)
1. ASI-Slave (1) zum Anschluß an eine ASI-Leitung (3) eines ASI-Systems, mit
einem Analogteil (6), mit einem Analog/Digital-Umsetzungsteil (7) und mit ei
nem Digitalteil (8), wobei der Analogteil (6) an die ASI-Leitung (3) ange
schlossen ist bzw. anschließbar ist und die von der ASI-Leitung (3) übertra
genen, Adreßbits und Informationsbits enthaltenen Signale empfängt bzw.
die von der ASI-Leüung (3) zu übertragenden, Informationsbits enthaltenden
Signale abgibt, wobei das Analog/Digital-Umsetzungsteil (7) von der ASI-
Leitung (3) empfangene analoge Signale in digitale Signale umwandelt bzw.
digitale Signale in von der ASI-Leitung (3) zu übertragende analoge Signale
umwandelt und wobei das Digitalteil (8) einerseits die vom Analogteil (6) -
über das Analog/Digital-Umsetzungsteil (7) - kommenden Signale auswertet
und verarbeitet, wenn die in den Signalen enthaltenen Adreßbits mit einer
dem ASI-Slave (1) zugeordneten Adresse übereinstimmen, und andererseits -
über das Analog/Digital-Umsatzungsteil (7) - zum Analogteil (6) gehende
Signale verarbeitet, dadurch gekennzeichnet, daß funktional mehrere Digital
teile (8) vorgesehen sind.
2. ASI-Slave nach Anspruch 1, dadurch gekennzeichnet, daß eine Steuerung
vorgesehen ist und die Steuerung das Digitalteil so beeinflußt bzw. verändert,
daß das Digitalteil (8) vom Analogteil (16) stammende Signale mit unter
schiedlichen Adreßbits auswertet und verarbeitet.
3. ASI-Slave nach Anspruch 2, dadurch gekennzeichnet, daß als Steuerung
ein Mikroprozessor (9) vorgesehen ist.
4. ASI-Slave nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß von dem
Digitalteil (8) ausgewertete und verarbeitete Informationsbits von nachein
ander empfangenen Signalen mit unterschiedlichen Adreßbits von der Steue
rung unter Berücksichtigung der Adreßbits der einzelnen Signale zu einer zu
sammenhängenden Information verarbeitbar sind.
5. ASI-Slave nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß
die Steuerung selbständig die Adressen auswählt, die in dem ASI-System, in
dem der ASI-Slave (1) angeschlossen ist, nicht von anderen ASI-Slaves (1)
belegt sind.
6. ASI-Slave nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß
das Analogteil (6), das Analog/Digital-Umsetzungsteil (7), das Digitalteil (8)
und die Steuerung in einem IC integriert sind.
7. ASI-Slave nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß
eine Schnittstelleneinheit zur Programmierung und/oder zur Adressierung
und/oder zum Auslesen von Daten auf elektrischen und/oder optischen Wege
vorgesehen ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000138860 DE10038860B4 (de) | 2000-08-04 | 2000-08-04 | Aktuator-Sensor-Interface-Slave |
DE20023852U DE20023852U1 (de) | 2000-08-04 | 2000-08-04 | ASI-Slave |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000138860 DE10038860B4 (de) | 2000-08-04 | 2000-08-04 | Aktuator-Sensor-Interface-Slave |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10038860A1 true DE10038860A1 (de) | 2002-02-21 |
DE10038860B4 DE10038860B4 (de) | 2006-12-07 |
Family
ID=7651847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000138860 Expired - Fee Related DE10038860B4 (de) | 2000-08-04 | 2000-08-04 | Aktuator-Sensor-Interface-Slave |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10038860B4 (de) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1429218A1 (de) * | 2002-12-09 | 2004-06-16 | Zentrum Mikroelektronik Dresden AG | Verfahren zur Signalausgabe durch AS-i Transmitter in AS-i-Einheiten eines AS-i-Bussystems |
WO2007042881A2 (en) * | 2005-10-07 | 2007-04-19 | Your Voice S.P.A. | System for remote control of apparatuses, in particular of industrial apparatuses |
WO2007137708A1 (de) * | 2006-06-01 | 2007-12-06 | Sew-Eurodrive Gmbh & Co. Kg | Gerät und verfahren zur adressierung und umrichter |
DE102007043769A1 (de) * | 2007-09-13 | 2009-03-19 | Sew-Eurodrive Gmbh & Co. Kg | Gerät, Verfahren zur Adressierung, Umrichter und Verfahren zur sicheren Datenübertragung |
DE102009044990A1 (de) | 2009-09-24 | 2011-07-28 | ifm electronic gmbh, 45128 | Interface-Modul zum Anschluss eines Feldgeräts |
EP2418551A1 (de) * | 2010-07-23 | 2012-02-15 | Siemens Aktiengesellschaft | Diagnoseverfahren für ein nach dem AS-Interface Standard ausgeführtes Feldbussystem |
DE102010062837B3 (de) * | 2010-12-10 | 2012-05-10 | Ifm Electronic Gmbh | Interface-Modul zum Anschluss mindestens eines Feldgeräts an eine Busleitung |
DE102011006534A1 (de) | 2011-03-31 | 2012-10-04 | Ifm Electronic Gmbh | Interface-Modul zum Anschluss von Sensoren und/oder Aktuatoren |
WO2013013710A1 (de) * | 2011-07-27 | 2013-01-31 | Siemens Aktiengesellschaft | Erkennen einer fehlerhaften mehrfachadressierung innerhalb eines aktuator sensor interface systems |
DE102010052192B4 (de) | 2010-11-24 | 2023-11-30 | Bihl+Wiedemann Gmbh | Adressierung für AS-Interface Mehrfachslaves |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008060866A1 (de) | 2008-12-09 | 2010-06-10 | Bihl+Wiedemann Gmbh | Vielfach-Modul für Safety-at-Work |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19516938C1 (de) * | 1995-05-09 | 1996-12-19 | Leuze Electronic Gmbh & Co | Sensor-Aktuator-Bussystem |
-
2000
- 2000-08-04 DE DE2000138860 patent/DE10038860B4/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19516938C1 (de) * | 1995-05-09 | 1996-12-19 | Leuze Electronic Gmbh & Co | Sensor-Aktuator-Bussystem |
Non-Patent Citations (1)
Title |
---|
KRIESEL,W., MADELUNG,O.W.: "ASI-Das Aktuaktor- Sensor-Interface für die Automation", München Wien, Carl Hanser Verlag 1994, S. 152 * |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1429218A1 (de) * | 2002-12-09 | 2004-06-16 | Zentrum Mikroelektronik Dresden AG | Verfahren zur Signalausgabe durch AS-i Transmitter in AS-i-Einheiten eines AS-i-Bussystems |
US8208611B2 (en) | 2005-10-07 | 2012-06-26 | Your Voice S.P.A. | System for remote control of apparatuses, in particular of industrial apparatuses |
WO2007042881A2 (en) * | 2005-10-07 | 2007-04-19 | Your Voice S.P.A. | System for remote control of apparatuses, in particular of industrial apparatuses |
WO2007042881A3 (en) * | 2005-10-07 | 2007-07-19 | Your Voice S P A | System for remote control of apparatuses, in particular of industrial apparatuses |
WO2007137708A1 (de) * | 2006-06-01 | 2007-12-06 | Sew-Eurodrive Gmbh & Co. Kg | Gerät und verfahren zur adressierung und umrichter |
US10191876B2 (en) | 2006-06-01 | 2019-01-29 | Sew-Eurodrive Gmbh & Co. Kg | Device and method for addressing, and converter |
US9817781B2 (en) | 2006-06-01 | 2017-11-14 | Sew-Eurodrive Gmbh & Co. Kg | Device and method for addressing, and converter |
JP2009539285A (ja) * | 2006-06-01 | 2009-11-12 | エスエーヴェー−オイロドライブ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コムパニー コマンディトゲゼルシャフト | アドレッシングするデバイスおよび方法並びにコンバータ |
AU2007267506B2 (en) * | 2006-06-01 | 2011-03-24 | Sew-Eurodrive Gmbh & Co. Kg | Addressing device and method, and converter |
US8972641B2 (en) | 2006-06-01 | 2015-03-03 | Sew-Eurodrive Gmbh & Co. Kg | Device and method for addressing, and converter |
DE102007043769B4 (de) * | 2007-09-13 | 2016-09-01 | Sew-Eurodrive Gmbh & Co Kg | Gerät, Verfahren zur Adressierung, Umrichter und Verfahren zur sicheren Datenübertragung |
WO2009036891A1 (de) * | 2007-09-13 | 2009-03-26 | Sew-Eurodrive Gmbh & Co. Kg | Verfahren zur sicheren datenübertragung und gerät |
DE102007043769A1 (de) * | 2007-09-13 | 2009-03-19 | Sew-Eurodrive Gmbh & Co. Kg | Gerät, Verfahren zur Adressierung, Umrichter und Verfahren zur sicheren Datenübertragung |
DE102009044990A1 (de) | 2009-09-24 | 2011-07-28 | ifm electronic gmbh, 45128 | Interface-Modul zum Anschluss eines Feldgeräts |
DE102009044990B4 (de) | 2009-09-24 | 2019-09-12 | Ifm Electronic Gmbh | Interface-Modul zum Anschluss eines Feldgeräts |
EP2418551A1 (de) * | 2010-07-23 | 2012-02-15 | Siemens Aktiengesellschaft | Diagnoseverfahren für ein nach dem AS-Interface Standard ausgeführtes Feldbussystem |
DE102010052192B4 (de) | 2010-11-24 | 2023-11-30 | Bihl+Wiedemann Gmbh | Adressierung für AS-Interface Mehrfachslaves |
DE102010062837B3 (de) * | 2010-12-10 | 2012-05-10 | Ifm Electronic Gmbh | Interface-Modul zum Anschluss mindestens eines Feldgeräts an eine Busleitung |
DE102011006534A1 (de) | 2011-03-31 | 2012-10-04 | Ifm Electronic Gmbh | Interface-Modul zum Anschluss von Sensoren und/oder Aktuatoren |
WO2013013710A1 (de) * | 2011-07-27 | 2013-01-31 | Siemens Aktiengesellschaft | Erkennen einer fehlerhaften mehrfachadressierung innerhalb eines aktuator sensor interface systems |
Also Published As
Publication number | Publication date |
---|---|
DE10038860B4 (de) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1818672B1 (de) | Messvorrichtung und Verfahren für den Betrieb der Messvorrichtung | |
EP1575013B1 (de) | Sensor mit Multiplex-Datenausgang | |
DE102004052075A1 (de) | Knoten für ein Bus-Netzwerk, Bus-Netzwerk und Verfahren zum Konfigurieren des Netzwerks | |
DE102012214693A1 (de) | Elektronisches Slave-Gerät eines Single-Master-Slave-Systems der Automatisierungstechnik | |
DE102008045176B4 (de) | Verfahren zum Informationsaustausch zwischen über eine Datenverbindung verbundenen Einheiten | |
EP2000866B1 (de) | Überwachungseinrichtung zur Erkennung einer fehlerhaften Adressierung eines Slaves in einem Feldbus-System | |
DE10038860A1 (de) | ASI-Slave | |
DE102005059012B4 (de) | ASI-Sytem zum Anschluß mehrerer Sensoren und/oder Aktuatoren an eine Steuerung | |
DE102005043489B4 (de) | Automatisierungstechnische Einrichtung | |
DE10206657B4 (de) | Aktuator-Sensor-Interface für die Automation mit erweiterter Funktion | |
DE102018109307B3 (de) | 7Kommunikationssystem der Automatisierungs- und Prozesstechnik sowie Y-Weicheneinheit für ein solches Kommunikationssystem | |
DE20023852U1 (de) | ASI-Slave | |
DE3921962C2 (de) | ||
WO2012000996A2 (de) | Verfahren und vorrichtung zur inbetriebnahme von feldgeräten, insbesondere von hart-feldgeräten im multidrop-betriebsmodus | |
WO2011072958A1 (de) | Verfahren zum zuweisen einer polling-adresse an ein feldgerät | |
LU101865B1 (de) | Technik zum Verarbeiten und Austauschen von Signalen zwischen Feldgerät und Steuerung | |
DE102014112729A1 (de) | Vorrichtung zum Erfassen und Ausgeben von Messwerten | |
DE102007039427A1 (de) | Steuerknoten für ein Netzwerk aus Steuerknoten | |
DE102004032839B3 (de) | ASI-System zum Anschluß mehrerer Sensoren und/oder Aktuatoren an eine Steuerung | |
EP3387797B1 (de) | Busanordnung mit einem teilnehmer mit modulen und verfahren zum betreiben einer busanordnung | |
DE102018206998A1 (de) | Informationseinstellvorrichtung und elektronisches Gerät | |
DE102006047259B4 (de) | Schnelles Bussystem auf AS Interface Basis | |
EP2687930B1 (de) | Automatisierungseinheit zur Steuerung eines Geräts oder einer Anlage | |
WO2020229292A1 (de) | Sensorhub, sensorsystem, verfahren zum übertragen von sensorsignalen und computerlesbares-speichermedium | |
DE102021001276A1 (de) | Anbindung von Eingangs- und oder Ausgangsmodulen an einen Feldbus mit einer übergeordneten Steuerung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |