DE10034925A1 - Dekodiervorrichtung - Google Patents

Abstract

Für einen besonders zuverlässigen Betrieb einer Dekodiervorrichtung mit einer mindestens eine feldgesteuerte Halbleiterschalteinrichtung aufweisenden Enddekodiereinrichtung (2) wird vorgeschlagen, den Signalverlauf eines Übertragungssignls (W) so zu gestalten, dass durch Beaufschlagung der feldgesteuerten Halbleiterschalteinrichtung im Fall einer Nicht-Aktivierung diese für eine Übertragung eines Übertragungssignals (W) im Wesentlichen vollständig gesperrt ist.

Description

Die Erfindung betrifft eine Dekodiervorrichtung gemäß dem Oberbegriff des Anspruchs 1.

Im Bereich der Mikroelektronik, der Informationstechnologie und dergleichen ist es oft notwendig, eine Vielzahl von Adressen elektronischer Bauelemente hardwaremäßig zu kodieren und/oder zu dekodieren, um Speicherelemente, Sensorelemente, z. B. von Bildsensoren, Aktuatorelemente oder dergleichen zu adressieren und mithin deren Inhalte anzusprechen, um diese auszulesen, ihren Zustand zu ändern oder dergleichen.

Insbesondere bei Speicherbausteinen wie DRAMs ist es üblich, in einem Wortleitungsdekoder einzelne Wortleitungen aus vor­ dekodierten Adressen auszuwählen. Dazu ist in bekannten Deko­ diervorrichtungen eine Enddekodiereinrichtung (final decoder) zur schaltbaren Übertragung eines Übertragungssignals, z. B. eines Wortleitungssignals, vorgesehen. Die Enddekodierein­ richtung weist eine erste Schalteinheit auf, wobei mindestens eine feldgesteuerte Halbleiterschalteinrichtung als Schalt­ element vorgesehen ist. Die bekannte Dekodiervorrichtung weist des Weiteren eine Übertragungssignal-Treibereinrichtung auf. Diese ist im Bereich einer Übertragungssignal-Leitungs­ einrichtung ausgebildet, um ein Übertragungssignal zu gene­ rieren und auf der Übertragungssignal-Leitungseinrichtung der Enddekodiereinrichtung bereit zu stellen.

Über eine Treiberleitung, auf welcher ein Treibersignal ge­ führt wird, wird in der Regel ein Bereich sogenannter Wort­ leitungen ausgewählt und somit in einen aktivierbaren Zustand versetzt. Dem Bereich von Wortleitungen entspricht ein Be­ reich von Bauelementen, welche angesprochen werden sollen. Es handelt sich dabei z. B. bei DRAMs um ein sogenanntes Zellenfeld von Transistoren, die durch ein entsprechendes Treiber­ signal grundsätzlich in einen aktivierbaren oder in einen nicht aktivierbaren Zustand versetzt werden. Die konkrete Auswahl einer Wortleitung und damit dann eines einzelnen elektronischen Bauelementes, z. B. eines speziellen Transi­ stors, geschieht über vorgewählte und entsprechend aktivierte oder nicht aktivierte Wortleitungstreiberleitungen. Erst wenn die zu einer jeweiligen feldgesteuerten Halbleiterschaltein­ richtung gehörende Treiberleitung und die zugehörige Wortlei­ tungstreiberleitung gleichzeitig einen eine Aktivierung kenn­ zeichnenden Signalanteil führen, z. B. über ein entsprechend gewähltes elektrisches Potenzial, ist die entsprechende Schalteinheit oder feldgesteuerte Halbleiterschalteinrichtung auch tatsächlich in einen aktivierten, also durchgeschalteten Zustand, und mithin liegt das Übertragungssignal erst dann auf der Wortleitung an, um ein bestimmtes elektronisches Bau­ element anzusprechen.

Aufgrund der durch die Verschaltung der Dekodiervorrichtung realisierten Auswahl eines bestimmten elektronischen Bauele­ mentes aus einer Mehrzahl, z. B. von n Bauelementen, erhalten sämtliche feldgesteuerten Halbleiterschalteinrichtungen einer Gruppe aktivierbarer feldgesteuerter Halbleiterschalteinrich­ tungen, welche mit den n Bauelementen korrespondieren, zum einen das eine Aktivierung kennzeichnende Treibersignal. Da aber nur ein einziges elektronisches Bauelement tatsächlich ausgewählt werden soll, erhalten alle anderen feldgesteuerten Halbleiterschalteinrichtungen, die nämlich nicht mit ausge­ wählten elektronischen Bauelementen der Gruppe korrespondie­ ren, auf ihrer jeweiligen Wortleitungstreiberleitung - also der Übertragungssignalleitungseinrichtung - ein Signal, wel­ ches eine Nicht-Aktivierung kennzeichnet.

Dies hat zur Folge, dass je nach Wahl der eine Aktivierung oder Nicht-Aktivierung kennzeichnenden Signale oder Potenzi­ ale an den jeweiligen feldgesteuerten Halbleiterschaltein­ richtungen Potenzialdifferenzen anliegen, die zwar kein striktes Durchschalten oder Aktivieren der jeweiligen feldge­ steuerten Halbleiterschalteinrichtung ermöglichen, die aber dennoch das Fließen von null verschiedener elektrischer Strö­ me erlaubt oder einen derartigen Stromfluss zumindest nicht ausschließt.

Folglich werden bei herkömmlichen Dekodiervorrichtungen mit entsprechenden Enddekodiereinrichtungen mit mindestens je­ weils einer feldgesteuerten Halbleiterschalteinrichtung auch im nicht aktivierten Zustand der feldgesteuerten Halbleiter­ schalteinrichtung Signale oder Leckströme übertragen. Diese bedeuten neben den entsprechenden energetischen Verlusten auch mögliche Fehlerquellen, weil sich derartige Signale z. B. auf unvorhergesehene Art und Weise im gesamten Netzwerk überlagern können, um dann schließlich Störungen in irgend einer Form zu bewirken.

Obwohl diese zusätzlichen Leckströme in der Regel auf einem niedrigen Niveau verlaufen und deshalb bisher als untergeord­ netes Problem aufgefasst und fernerhin vernachlässigt wurden, ist eine Beachtung dieser zusätzlichen Leckströme gerade im Hinblick auf das Langzeitverhalten entsprechender Dekodier­ vorrichtungen und darüber hinaus im Hinblick auf grundsätz­ lich neue Transistortechnologien, deren Unterschwellspan­ nungsverhalten derzeit nicht einmal abgeschätzt werden kann, von grundsätzlicher Bedeutung.

Der Erfindung liegt die Aufgabe zugrunde, eine Dekodiervor­ richtung der eingangs genannten Art bereit zu stellen, welche besonders schonend und gleichwohl zuverlässig betreibbar ist.

Die Aufgabe wird erfindungsgemäß durch eine gattungsgemäße Dekodiervorrichtung mit den kennzeichnenden Merkmalen des Pa­ tentanspruchs 1 gelöst. Vorteilhafte Weiterbildungen der er­ findungsgemäßen Dekodiervorrichtung sind Gegenstand der ab­ hängigen Unteransprüche.

Die erfindungsgemäße Lösung besteht darin, dass durch die Übertragungssignal-Treibereinrichtung das Übertragungssignal mit einem derartigen Signalverlauf, insbesondere mit einem zeitlichen Verlauf des elektrischen Potenzials, generierbar ist, das durch Beaufschlagung der jeweiligen feldgesteuerten Halbleiterschalteinrichtung mit dem Übertragungssignal, ins­ besondere in einem Eingangsanschluss davon, im Fall einer Nicht-Aktivierung der jeweiligen feldgesteuerten Halbleiter­ schalteinrichtung, diese für eine Übertragung des Übertra­ gungssignals im wesentlichen vollständig sperrbar oder ge­ sperrt ist.

Ein grundlegender Aspekt der erfindungsgemäßen Lösung besteht also darin, dem Übertragungssignal einen bestimmten Signal­ verlauf aufzuprägen. Dieser bestimmte Signalverlauf ist dann im Fall einer Nicht-Aktivierung der jeweiligen feldgesteuer­ ten Halbleiterschalteinrichtung dazu geeignet, sowohl ein Durchschalten der jeweiligen feldgesteuerten Halbleiter­ schalteinrichtung zu verhindern als auch im wesentlichen jeg­ liche sonstige Übertragung durch die feldgesteuerte Halblei­ terschalteinrichtung zu unterbinden. Dadurch wird, im Gegen­ satz zu bekannten Dekodiervorrichtungen aus dem Stand der Technik, auch das Auftreten der zuvor beschriebenen Leck­ ströme verhindert. Dabei richtet sich der jeweils bei Nicht- Aktivierung der jeweiligen feldgesteuerten Halbleiterschalt­ einrichtung zu generierende Signalverlauf des Übertragungs­ signals nach der spezifischen Art der feldgesteuerten Halb­ leiterschalteinrichtung, wobei zusätzlich insbesondere auch das jeweilige Treibersignal und dessen zeitlicher Verlauf ge­ rade im Hinblick auf einen aktivierenden oder nicht aktivie­ renden Zustand erfindungsgemäß berücksichtigt wird.

Beim Stand der Technik wurden bisher Übertragungssignale ver­ wendet, die z. B. für eine Aktivierung einer feldgesteuerten Halbleiterschalteinrichtung ein High-Signal und für eine Nicht-Aktivierung ein entsprechendes Low-Signal auf Massepo­ tenzial tragen. Für den Fall aber, dass ein Treibersignal bei aktiviertem Zustand unterhalb des neutralen Massepotenzials liegt, ergeben sich beim Stand der Technik - insbesondere bei Verwendung von sogenannten p-MOS-Feldeffekttransistoren vom Anreicherungstyp - spezifische Leckströme, und zwar auch im nicht aktivierten Zustand der feldgesteuerten Halbleiter­ schalteinrichtung, weil diese für bestimmte negative Poten­ zialdifferenzen zumindest teilweise leitfähig sind.

Durch die erfindungsgemäß vorgesehene Abstimmung des Signal­ verlaufs des Übertragungssignals bei Nicht-Aktivierung der feldgesteuerten Halbleiterschalteinrichtung unter Berücksich­ tigung der Ausgestaltung dieser Halbleiterschalteinrichtung und des Verlaufs des Treibersignals werden diese Leckströme gerade verhindert, wodurch im Gegensatz zum Stand der Technik ein besonders schonender und gleichwohl zuverlässiger Betrieb der erfindungsgemäßen Dekodiervorrichtung gewährleistet wird.

Vorteilhafterweise wird die feldgesteuerte Halbleiterschalt­ einrichtung als Feldeffekttransistor, insbesondere als p-MOS- FET, n-MOSFET oder dergleichen ausgebildet. Dabei ist dann in einer besonders bevorzugten Ausführungsform der erfindungsge­ mäßen Dekodiervorrichtung der Gatebereich des jeweiligen Fel­ deffekttransistors als Steueranschluss, der Sourcebereich als Eingangsanschluss und/oder der Drainbereich als Ausgangs­ anschluss der feldgesteuerten Halbleiterschalteinrichtung ausgebildet.

Bei einer weiteren bevorzugten Ausführungsform der erfin­ dungsgemäßen Dekodiervorrichtung sind der Eingangsanschluss, der Steueranschluss und/oder der Ausgangsanschluss der jewei­ ligen feldgesteuerten Halbleiterschalteinrichtung jeweils mit der Übertragungssignal-Leitungseinrichtung, einer Treibersi­ gnal-Leitungseinrichtung bzw. einer Ausgabesignal-Leitungs­ einrichtung verbindbar ausgebildet, wobei die Übertragungs­ signal-Leitungseinrichtung, die Treibersignal-Leitungsein­ richtung und die Ausgabesignal-Leitungseinrichtung insbeson­ dere zum Zuführen des Übertragungssignals, eines Treibersignals, bzw. zum Ausgeben eines Ausgabesignals zum Eingangsan­ schluss, zum Steueranschluss bzw. vom Ausgangsanschluss der jeweiligen feldgesteuerten Halbleiterschalteinrichtung ausge­ bildet sind.

Durch diese Maßnahmen wird jeweils die grundsätzliche Ver­ schaltung der feldgesteuerten Halbleiterschalteinrichtung realisiert. Dabei sind die drei vorhandenen Anschlüsse, näm­ lich der Eingangsanschluss, der Ausgangsanschluss und der Steueranschluss, mit entsprechenden Leitungseinrichtungen verbunden. Dem Eingangsanschluss wird über die Übertragungs­ signal-Leitungseinrichtung das Übertragungssignal zugeführt. Dem Steueranschluss der feldgesteuerten Halbleiterschaltein­ richtung wird über die Treibersignal-Leitungseinrichtung das entsprechende Treibersignal zugeführt, durch welches z. B. das Zellenfeld eines DRAMs ausgewählt wird. In Kombination der am Eingangsanschluss und am Steueranschluss anliegenden Signale ergibt sich dann das Übertragungsverhalten der feld­ gesteuerten Halbleiterschalteinrichtung im Hinblick auf das am Eingangsanschluss anliegende und von der Übertragungs­ signal-Leitungseinrichtung zugeführten Übertragungssignal als Ausgabesignal auf der Ausgabesignal-Leitungseinrichtung.

Zur Ausbildung des Treibersignals und somit zur Auswahl der entsprechenden Gruppe elektronischer Bauelemente, z. B. zur Auswahl des entsprechenden Zellenfeldes eines DRAMs, ist eine Treibervorrichtung vorgesehen, durch welche das Treibersignal generierbar und auf der Treibersignal-Leitungseinrichtung ausgebbar ist.

Gemäß einer besonders bevorzugten Ausführungsform der erfin­ dungsgemäßen Dekodiervorrichtung ist die feldgesteuerte Halb­ leiterschalteinrichtung jeweils als Feldeffekttransistor vom p-MOS-Typ, insbesondere vom Anreicherungstyp, oder derglei­ chen ausgebildet.

Dabei ist es dann von Vorteil, dass das von der Treiberein­ richtung generierte Treibersignal bei Aktivierung einer je­ weiligen feldgesteuerten Halbleiterschalteinrichtung ein im wesentlichen relativ niedriges elektrisches Potenzial und bei Nicht-Aktivierung der jeweiligen feldgesteuerten Halblei­ tereinrichtung ein im wesentlichen relativ hohes elektrisches Potenzial führt. Dementsprechend wird also bei der Ausfüh­ rungsform mit einem p-MOSFET die Treibersignal-Leitungsein­ richtung bei einem Low-Signal aktiv und bei einem High-Signal inaktiv.

Entsprechend ist es dabei vorgesehen, dass die Übertragungs­ signal-Treibereinrichtung so ausgebildet ist, dass bei Nicht- Aktivierung einer jeweiligen feldgesteuerten Halbleiter­ schalteinrichtung ein derartiges Übertragungssignal generier­ bar und dem Eingangsanschluss davon zuführbar ist, dessen Zielpotenzial - welches der Nicht-Aktivierung der jeweiligen feldgesteuerten Halbleiterschalteinrichtung entspricht - mit dem relativ niedrigen elektrischen Potenzial des Treibersi­ gnals derart im wesentlichen übereinstimmt oder dieses unter­ schreitet, dass die jeweilige feldgesteuerte Halbleiter­ schalteinrichtung aufgrund der sich zwischen dem jeweiligen Eingangsanschluss und dem jeweiligen Steueranschluss ausbil­ denden elektrischen Potenzialdifferenz nicht aktivierbar oder aktiviert ist.

Aufgrund dieser Maßnahmen wird bei einem p-MOSFET erreicht, dass bei Nicht-Aktivierung einer feldgesteuerten Halbleiter­ schalteinrichtung ein Anliegen eines Low-Signals am Steueran­ schluss, also dem Gate, am Eingangsanschluss wegen der ent­ sprechenden Ausgestaltungsform der Übertragungssignal-Trei­ bereinrichtung ein derartiges Zielpotenzial des Übertragungs­ signals anliegt, dass die feldgesteuerte Halbleiterschaltein­ richtung, also der p-MOSFET, im vollständig sperrenden Be­ reich seiner Kennlinie betrieben wird. Dies wird dadurch er­ reicht, dass das Zielpotenzial des Übertragungssignals höch­ stens so wenig von dem Low-Signal oder dem niedrigen elektrischen Potenzial des Treibersignals abweicht oder dieses un­ terschreitet, dass die Gate-Source-Spannung U_GS der jeweili­ gen feldgesteuerten Halbleiterschalteinrichtung nicht derart stark in den negativen Potenzialbereich verschoben ist, dass sich schon Leckströme ausbilden können. Folglich wird durch diese Maßnahmen ein vollständiges Sperren der nicht aktivier­ ten Wortleitung erzielt.

Bei einer anderen Ausführungsform der erfindungsgemäßen Deko­ diervorrichtung ist vorgesehen, dass die feldgesteuerte Halb­ leiterschalteinrichtung jeweils als Feldeffekttransistor vom n-MOS-Typ, insbesondere vom Anreicherungstyp, oder derglei­ chen ausgebildet ist.

In diesem Fall wird ferner bevorzugt, dass das von der Trei­ bereinrichtung generierte Treibersignal bei Nicht-Aktivierung ein im wesentlichen relativ niedriges elektrisches Potenzial und bei Aktivierung ein im wesentlichen relativ hohes elek­ trisches Potenzial führt. Dies bedeutet, dass das Treibersi­ gnal auf der Treibersignal-Leitungseinrichtung high-aktiv und low-inaktiv ist.

Entsprechend ist es dann weiterhin bevorzugt, dass die Über­ tragungssignal-Treibereinrichtung so ausgebildet ist, dass bei Nicht-Aktivierung einer jeweiligen feldgesteuerten Halb­ leiterschalteinrichtung ein derartiges Übertragungsignal ge­ nerierbar und im Eingangsanschluss davon zuführbar ist, des­ sen Zielpotenzial mit dem relativ hohen elektrischen Poten­ zial des Treibersignals derart im wesentlichen übereinstimmt oder dieses übersteigt, dass die jeweilige feldgesteuerte Halbleiterschalteinrichtung aufgrund der sich zwischen dem jeweiligen Eingangsanschluss und dem jeweiligen Steueran­ schluss ausbildenden elektrischen Potenzialdifferenz nicht aktivierbar oder nicht aktiviert ist.

Durch diese Maßnahmen wird bei einem n-MOSFET erreicht, dass sich, unabhängig davon, in welchem Bereich sich das high-aktive Treibersignal befindet, bei Nicht-Aktivierung einer je­ weiligen feldgesteuerten Halbleiterschalteinrichtung das Zielpotenzial so eingestellt, dass es dem high-aktiven Signalanteil des Treibersignals derart entspricht oder dieses übersteigt, so dass bei der sich zwischen dem Eingangsan­ schluss und dem Steueranschluss, also zwischen Source und Ga­ te, ausbildenden Spannung der n-MOSFET noch im Sperrbereich betrieben wird. Somit wird ein Durchschalten bei Nicht-Akti­ vierung vermieden, und im Gegensatz zum Stand der Technik treten auch keine Leckströme auf.

Grundsätzlich können die eine Aktivierung darstellenden Trei­ bersignale, also ein low-aktives oder ein high-aktives Trei­ bersignal, auch auf ein neutrales, Null- oder Massepotenzial gelegt werden. In der Regel werden sich aber die eine Akti­ vierung darstellenden Treibersignale vom Massepotenzial un­ terscheiden.

So kann es z. B. vorgesehen sein, dass bei Verwendung eines p-MOSFETs als feldgesteuerte Halbleiterschalteinrichtung das low-aktive Treibersignal ein negatives elektrisches Potenzial und das high-inaktive Treibersignal ein im wesentlichen posi­ tives elektrisches Potenzial führt. Entsprechend würden dabei konventionell als Übertragungssignale, also als Wortleitungs­ signale, ein high-aktives Übertragungssignal mit positivem elektrischen Potenzial und ein low-inaktives Signal auf dem Nullpotenzial oder auf Massepotenzial vorgesehen sein.

Bei der erfindungsgemäßen Dekodiervorrichtung ist die Über­ tragungssignaltreibereinrichtung nunmehr so ausgebildet, dass in diesem Fall das high-aktive Übertragungssignal im wesent­ lichen sein positives Potenzial beibehält, wogegen das low- inaktive Übertragungssignal, zumindest in seinem Zielpoten­ zial, ein negatives Potenzial aufweist, welches dem negativen Potenzial des low-aktiven Treibersignals etwa gleichkommt oder niedriger als dieses liegt, so dass die Differenz zwi­ schen dem Potenzial des Treibersignals, welches am Steueranschluss oder Gate des p-MOSFETS anliegt, und dem Potenzial des low-inaktiven Übertragungssignals, welches am Eingangsan­ schluss oder am Source des p-MOSFET anliegt, entweder positiv oder nicht so stark negativ, dass der p-MOSFET noch im voll­ ständig sperrenden Bereich seiner Kennlinie betrieben wird.

Nachfolgend wird die Erfindung anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsbeispiele der erfindungsgemäßen Dekodiervorrichtung weiter erläutert. In dieser zeigt:

Fig. 1 ein schematisches Blockdiagramm eines ersten Aus­ führungsbeispiels der erfindungsgemäßen Dekodier­ vorrichtung,

Fig. 2 ein schematisches Blockdiagramm einer Übertragungs­ signal-Treibereinrichtung eines Ausführungsbei­ spiels der erfindungsgemäßen Dekodiervorrichtung und

Fig. 3A-3D Graphen zur Veranschaulichung der zeitlichen Ab­ folge von Treibersignal und Übertragungssignal.

Das schematische Blockdiagramm in Fig. 1 zeigt ein Ausfüh­ rungsbeispiel der erfindungsgemäßen Dekodiervorrichtung 10.

Diese setzt sich in diesem Fall zusammen aus einer Enddeko­ diereinrichtung 2, welcher über eine Übertragungssignal-Lei­ tungseinrichtung 4 ein Übertragungssignal W und über eine Treibersignal-Leitungseinrichtung 6 ein Treibersignal T zuge­ führt wird.

Zur schaltbaren Übertragung des Übertragungssignals W von der Übertragungssignal-Leitungseinrichtung 4 als Ausgabesignal A zur Ausgabesignal-Leitungseinrichtung 8 hin weist diese Aus­ führungsform der erfindungsgemäßen Dekodiervorrichtung 10 in ihrer Enddekodiereinrichtung 2 eine erste Schalteinheit 11 auf. Diese umfasst mindestens einen Feldeffekttransistor 12 vom p-MOS-Typ, dessen Gateleitung G einen Steueranschluss 12b bildet und mit der Treibersignal-Leitungseinrichtung 6 und dessen Sourceleitung S einen Eingangsanschluss 12a bildet und mit der Ausgabesignal-Leitungseinrichtung 4 verbunden ist. Durch einen High-Low-Übergang des Treibersignals T vom Poten­ zial TH zum Potenzial TL auf der Treibersignal-Leitungsein­ richtung 6 schaltet der Feldeffekttransistor 12 das Übertra­ gungssignal W auf der Übertragungssignal-Leitungseinrichtung 4 auf der Sourceleitung S über seine Drainleitung D ein Aus­ gabesignal A auf der Ausgabesignal-Leitungseinrichtung 8, falls das Gate-Source-Potenzial U_GS zwischen Gate G und Sour­ ce S des p-MOSFETs 12 dies erzwingt.

Das auf der Treibersignal-Leitungseinrichtung 6 liegende Treibersignal T wird von einer Treibereinrichtung 14 gene­ riert und ausgegeben. Das Treibersignal führt in diesem Bei­ spiel bei Aktivierung ein low-aktives Signal mit einem rela­ tiv niedrigen Potenzial TL < 0 und bei Nicht-Aktivierung ein high-inaktives Signal mit einem relativ hohen Potenzial TH < 0.

Die Treibereinrichtung 14 wird über eine Vordekodiereinrich­ tung 16 gesteuert, welche über einen externen Adressbus 17 entsprechende Adressensignale empfängt und ihrerseits auf ei­ nem Steuerbus 15 ein erzeugtes Treibersteuersignal an die Treibereinrichtung 14 bereitstellt.

Im Bereich der Übertragungssignal-Leitungseinrichtung 4 ist die sogenannte Übertragungssignal-Treibereinrichtung 40 aus­ gebildet. Diese empfängt auf ihrer Eingangsseite 4a eine, ge­ gebenenfalls von extern zugeführte Steuersignalsequenz SW, erzeugt auf der Grundlage dieses Steuersignals SW ein ent­ sprechendes Übertragungssignal W und gibt dieses ausgangssei­ tig auf der Übertragungssignal-Leitungseinrichtung 4 aus, damit das Übertragungssignal W dem Eingangsanschluss 12a und mithin dem Sourcebereich S des p-MOSFETs 12 zugeführt wird.

Fig. 2 zeigt in Form eines schematischen Blockdiagramms schaltungstechnische Details der Übertragungssignal-Trei­ bereinrichtung 40, wie sie bei der erfindungsgemäßen Deko­ diervorrichtung 10 verwendet wird.

Die Übertragungssignal-Treibereinrichtung 40 ist in der Über­ tragungssignal-Leitungseinrichtung 4 ausgebildet und weist einen Eingangsanschluss 4a sowie einen Ausgangsanschluss 4b auf, über welche ein entsprechendes Steuersignal SW bzw. das ausgehende Übertragungssignal W zugeführt bzw. ausgegeben werden.

Das über die Eingangsleitung 4a zugeführte Steuersignal SW stellt - zumindest hinsichtlich seines qualitativen Verlaufs - im wesentlichen das zu dem zu generierenden Übertragungs­ signal W inverse Signal dar. Das bedeutet, dass einer high­ aktiven Phase WH des Übertragungssignals W entsprechend eine low-aktive Potenzialkomponente SWL im Steuersignal SW ent­ spricht, entsprechendes gilt für inaktive Signalkomponenten bzw. auch für low-aktive Übertragungssignale W.

Die Übertragungssignal-Treibereinrichtung 40 weist einen p- MOSFET 41, einen ersten n-MOSFET 42 sowie einen zweiten n- MOSFET 43 auf. Diese drei Feldeffekttransistoren 41, 42, 43 sind in dieser Reihenfolge in Reihe geschaltet, wobei der Drainbereich eines vorangehenden Feldeffekttransistors mit dem Sourcebereich des nachfolgenden Feldeffekttransistors verbunden ist. Das heißt, der Drainbereich 41D ist mit dem Sourcebereich 42S und der Drainbereich 42D ist mit dem Sour­ cebereich 43S verbunden. Der Sourcebereich 41S wird über eine entsprechende Spannungsquelle 47 mit der Schaltspannung - im wesentlichen WH - verbunden. Der Drainbereich 43D des zweiten n-MOSFETs 43 liegt auf Masse. Den Gatebereichen 41G und 43G des p-MOSFETs 41 und des n-MOSFETs 43 wird über die Eingangsleitung 4a direkt das Steuersignal SW zugeführt. Über dem Drainbereich 41D des p-MOSFETs 41 wird das Übertragungssignal W dem Ausgangsbereich 4b und somit der Übertragungsleitungs­ einrichtung 4 zugeführt.

Beim Stand der Technik sind im wesentlichen keine weiteren Schaltelemente vorgesehen, so dass auf einem low-aktiven Signalanteil SWL des Steuersignals SW der p-MOSFET 41 die von der Spannungsquelle 47 zugeführte positive Schaltspannung WH zum Ausgangsbereich 4b und somit zur Übertragungssignallei­ tungseinrichtung 4 hin durchschaltet. Bei einem high-inakti­ ven Signalpegel SWH des Steuersignals SW dagegen schaltet der n-MOSFET 43 durch und entlädt über den beim Stand der Technik permanent leitenden ersten n-MOSFET 42 die Übertragungs­ signalleitungseinrichtung auf das neutrale Massepotenzial.

Somit liegt beim Stand der Technik durch ein abwechselndes Schalten des p-MOSFETs 41 und des n-MOSFETS 43 je nach Anlie­ gen eines low-aktiven bzw. eines high-inaktiven Signalpegels SWL bzw. SWH des Steuersignals SW auf der Übertragungssignal- Leitungseinrichtung 4 ein high-aktives bzw. ein low-inaktives Übertragungssignal W mit WH und mit WL = 0 an.

Bei der in Fig. 2 gezeigten Ausführungsform der Übertra­ gungsignal-Treibereinrichtung 40 für die erfindungsgemäße De­ kodiervorrichtung 10 ist ein sogenannter Pegelwandler 46 vor­ gesehen, der mit seinem Eingangsbereich 46a direkt das Steu­ ersignal SW empfängt.

Des Weiteren ist ein dritter n-MOSFET 44 ausgebildet, der mit seinem Drainbereich 44D mit dem Ausgangsbereich 4b der Über­ tragungssignal-Treibereinrichtung 40 und somit mit dem Drain­ bereich 41D sowie dem Sourcebereich 42S des p-MOSFETs 41 bzw. des ersten n-MOSFETS 42 verbunden ist.

Die Gatebereiche 42G und 44G des ersten bzw. dritten n-MOS- FETs 42 bzw. 44 werden über eine entsprechende Verschaltung durch den Pegelwandler 46 angesteuert, und zwar derart, dass der p-MOSFET 41 und der erste n-MOSFET 42 zeitlich versetzt schalten. Das bedeutet, dass, im Gegensatz zum Stand der Technik, der vorgesehene zweite n-MOSFET 42 nicht ständig leitend oder ständig durchgeschaltet ist, sondern nur durch temporäre Beaufschlagung des Gates 42G mit einem entsprechen­ den Signalpuls, nämlich einem high-aktiven Signal MAH eines Massepotenzial-Ansteuerpulses, über die Anbindung an den Kno­ ten 49 in Verbindung mit dem Ausgang 46b des Pegelwandlers 46, um für die Zeit des high-aktiven Massepotenzialansteuer­ pulses eine Absenkung des Potenzials auf der Übertragungs­ signalleitungseinrichtung 4 von WH auf das Massepotenzial zu erzwingen.

Andererseits erzeugt der Pegelwandler 46 ein abgesenktes, z. B. negatives Potenzial WN, welches mit dem low-aktiven Si­ gnalverlauf TL des von der Treibereinrichtung 14 generierten Treibersignals T der Ausführungsform aus Fig. 1 erfindungsge­ mäß vergleichbar ist.

Über die Verschaltung des NOR-Gatters 45 erfolgt nach dem Ab­ fallen des Massepotenzialansteuerpulses über das Durchschal­ ten des dritten n-MOSFETS 44 ein weiteres Absenken des Poten­ zials auf der Übertragungssignal-Leitungseinrichtung 4 auf das über den Ausgang 46d des Pegelwandlers 46 ausgegebene und mit dem low-aktiven Pegel des Treibersignals T vergleichbaren Potenzial WN. Folglich findet insgesamt beim Übergang von ei­ nem high-aktiven Übertragungssignal W zu einem low-inaktiven Übertragungssignal W zunächst eine Absenkung von einem hohen Potenzial WH auf Massepotenzial statt, wenn auch nur tempo­ rär. Nachfolgend findet dann eine weitere Absenkung auf ein relativ niedriges, z. B. negatives Potenzial WN statt, wel­ ches insbesondere dem low-aktiven Pegel TL des Treibersignals T entspricht: WN ≈ TL.

In den Fig. 3A bis 3D werden die zeitlichen Verläufe der unterschiedlichen Signale und Potenziale und somit die Wirkungsweise der in Fig. 2 angegebenen Schaltung für die Über­ tragungssignal-Treibereinrichtung 40 weiter verdeutlicht.

Die Fig. 3A bis 3D zeigen die zeitlichen Verläufe des Steuersignals SW für die Übertragungssignal-Treibereinrich­ tung 40, des Massepotenzialansteuerpulses MA, d. h. des Po­ tenzials am Knoten 49, mit welchem der erste n-MOSFET 42 tem­ porär geschaltet wird, um das Potenzial auf der Übertragungs­ signal-Leitungseinrichtung 4 auf das Massepotenzial abzusen­ ken, des Potenzials NW am Ausgang 45c des NOR-Gatters 45 in der Leitung 50 und somit des Steuerpotenzials am Gate 44G des dritten n-MOSFETs 44 sowie des Übertragungssignals W auf der Übertragungssignal-Leitungseinrichtung 4.

Wie in Fig. 3A gezeigt ist, befindet sich das Steuersignal SW auf der Leitung 4 am Eingangsbereich 4a der Übertragungs­ signal-Treibereinrichtung 40 im high-inaktiven Zustand SWH. Zum Zeitpunkt t₀ findet ein instantaner Übergang vom high-in­ aktiven zum low-aktiven Zustand SWL statt, d. h. das Poten­ zial im Eingangsbereich 4a wird durch Änderung des Steuersi­ gnals SW von einem relativ hohen positiven Wert SWH auf das Nullpotenzial abgesenkt, also SWL = 0.

Mit einer entsprechenden Anstiegszeit, welche sich aus dem Netzwerk ergibt, steigt das in Fig. 3D gezeigte Übertragungs­ signal W, beginnend mit dem Zeitpunkt t₀, von dem unterhalb des Massepotenzials im negativen Bereich gehaltenen low-inak­ tiven Pegel WL = WN auf seinen high-aktiven Pegel WH an.

Um eine kurze Zeitspanne verzögert sinkt zum Zeitpunkt t₁ die Steuerspannung NW am Gate 44G des dritten n-MOSFETs 44 auf das Massepotenzial ab, was gleichbedeutend mit einem low-in­ aktiven Zustand am Gate 44G ist, also NW = 0. Der dritte n- MOSFET 44 ist somit in einem nicht-leitenden, offenen Zu­ stand, so dass sich das Potenzial WH auf der Übertragungs­ signal-Leitungseinrichtung 4 und somit das dort anliegende Übertragungssignal W nicht ändern.

Zum Zeitpunkt t₂ ändert sich das im Eingangsbereich 4a der Übertragungssignal-Treibereinrichtung 40 anliegende Steuersi­ gnal SW vom low-aktiven Zustand SWL zum high-inaktiven Zu­ stand SWH, wie das in der Fig. 3A gezeigt ist. Gleichzeitig wird durch den Pegelwandler 46 und dessen interner Verschal­ tung ein von Null verschiedener Massepotenzialansteuerpuls MAH erzeugt, folglich wird das Potenzial im Knoten 49 und so­ mit das Ansteuerpotenzial MA für das Gate 42G des ersten n- MOSFETS 42 vom low-inaktiven Zustand MAL in den positiven Spannungsbereich und mithin in einen high-aktiven Pegel MAH umgewandelt. Folglich schaltet im Bereich des Zeitpunkts t₂ der erste n-MOSFET 42 durch, so dass zwischen dem Drain 42D und der Übertragungsleitungseinrichtung 4 eine leitende Ver­ bindung zum Massepotenzial vorliegt, weil aufgrund des am Ga­ te 43G des zweiten n-MOSFETS 43 anliegenden und dort als high-aktiv wirkenden Potenzials der zweite n-MOSFET 43 eben­ falls geschaltet und leitend ist.

Im Ergebnis wird somit, beginnend mit dem Zeitpunkt t₂, das Potenzial W auf der Übertragungs-Leitungseinrichtung 4 und somit das dort anliegende Übertragungssignal W im Übergang zum Zielpotenzial WL = WN, nämlich low-inaktiv, langsam abge­ senkt und durchstreicht in der Zeitspanne zwischen t₃ und t₄ in etwa das neutrale Massepotenzial, um dann weiter auf das negative und low-inaktive Potenzial WL = WN abgesenkt zu wer­ den, welches auf der Ausgangsleitung 46d des Pegelwandlers 46 generiert wird.

Das Durchschalten auf das Potenzial WN, welches auf der Lei­ tung 46d anliegt, geschieht mit dem Abschalten des Massepo­ tenzialansteuerpulses MA von MAH nach MAL nach dem Zeitpunkt t₄, weil ab diesem Zeitpunkt oder im Bereich dieses Zeitpunk­ tes das Ansteuerpotenzial am Gate 44G des dritten n-MOSFETs 44 high-aktiv wird und somit die Verbindung zwischen Drain 44D und Source 44S des dritten n-MOSFETs 44 leitend ist und folglich die Übertragungsleitungseinrichtung 4 und somit das dort vorliegende Übertragungssignal W auf das Potenzial der Ausgangsleitung 46d des Pegelwandlers 46 gezogen wird, wie das in der Fig. 3D gezeigt ist.

Bezugszeichenliste

2

Enddekodiereinrichtung

4

Übertragungssignal-Leitungseinrichtung

4

a Eingangsbereich

4

b Ausgangsbereich

6

Treibersignal-Leitungseinrichtung

8

Ausgabesignal-Leitungseinrichtung

10

Dekodiervorrichtung

12

feldgesteuerte Halbleiterschalteinrichtung, Feldef­ fekttransistor

12

a Eingangsanschluss

12

b Steueranschluss

12

c Ausgangsanschluss

14

Treibereinrichtung

15

Treibersteuerleitungseinrichtung, Steuerbus

16

Vordekodiereinrichtung

17

Adressbus

40

Übertragungssignal-Treibereinrichtung

41

p-MOSFET

41

B Substratbereich

41

D Drainbereich

41

G Gatebereich

41

S Sourcebereich

42

erster n-MOSFET

42

B Substratbereich

42

D Drainbereich

42

G Gatebereich

42

S Sourcebereich

43

zweiter n-MOSFET

43

B Substratbereich

43

D Drainbereich

43

G Gatebereich

43

S Sourcebereich

44

dritter n-MOSFET

44

B Substratbereich

44

D Drainbereich

44

G Gatebereich

44

S Sourcebereich

45

NOR-Gatter

45

a erster Eingangsanschluss

45

b zweiter Eingangsanschluss

45

c Ausgangsanschluss

46

Pegelwandler

46

a Eingangsanschluss

46

b-d Ausgangsanschlüsse

47

Spannungsquelle

48

Spannungsquelle

49

Knoten

50

Leitungseinrichtung
A Ausgabesignal
D Drain
G Gate
MA Masseansteuerpotential
MAL low-inaktive Phase
MAH high-aktive Phase
NW Steuerpotenzial
NWH high-aktive Phase
NWL low-aktive Phase
S Source
SW Steuersignal
SWH high-inaktive Phase
SWL low-aktive Phase
T Treibersignal
TL low-aktive Phase
TH high-aktive Phase
t₀

-t₄

Zeitpunkte
W Übertragungssignal
WH high-aktive Phase
WL low-inaktive Phase
WN negatives Wortleitungspotenzial

Claims (12)

1. Dekodiervorrichtung mit:
einer eine Schalteinheit (11) mit mindestens einer feldge­ steuerten Halbleiterschalteinrichtung (12) aufweisenden Enddekodiereinrichtung (2) zur schaltbaren Übertragung ei­ nes Übertragungssignals (W) und
einer Übertragungssignal-Treibereinrichtung (40), welche im Bereich einer Übertragungssignal-Leitungseinrichtung (4) ausgebildet ist, um ein Übertragungssignal (W) zu generie­ ren und auf der Übertragungssignal-Leitungseinrichtung (4) der Enddekodiereinrichtung (2) bereitzustellen, dadurch gekennzeichnet, dass durch die Übertragungssignal-Treibereinrichtung (40) das Übertragungssignal (W) mit einem derartigen Signalverlauf, insbesondere mit einem zeitlichen Verlauf des elektrischen Potenzials, generierbar ist, dass durch Beaufschlagung der jeweiligen feldgesteuerten Halbleiterschalteinrichtung (12) mit dem Übertragungssignal (W), insbesondere in einem Ein­ gangsanschluss (12a) davon, im Fall einer Nicht-Aktivierung der jeweiligen feldgesteuerten Halbleiterschalteinrichtung (12) diese für eine Übertragung des Übertragungssignals (W) im wesentlichen vollständig sperrbar oder gesperrt ist.

2. Dekodiervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die feldgesteuerte Halbleitschalteinrichtung (12) als Feldeffekttransistor, insbesondere als p-MOSFET, n-MOSFET oder dergleichen, ausgebildet ist.

3. Dekodiervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der Gatebereich (G) des jeweiligen Feldeffekttransistors einen Steueranschluss (12b), der Sourcebereich (S) des jewei­ ligen Feldeffekttransistors den Eingangsanschluss (12a) und/oder der Drainbereich (D) des jeweiligen Feldeffekttransistors einen Ausgangsanschluss (12c) der feldgesteuerten Halbleitschalteinrichtung (12) bilden.

4. Dekodiervorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass der Eingangsanschluss (12a), der Steueranschluss (12b) und/oder der Ausgangsanschluss (12c) der jeweiligen feldge­ steuerten Halbleiterschalteinrichtung (12) jeweils mit der Übertragungssignal-Leitungseinrichtung (4), einer Treibersi­ gnal-Leitungseinrichtung (6) bzw. einer Ausgabesignal-Lei­ tungseinrichtung (8) verbindbar ausgebildet sind, wobei die Übertragungssignal-Leitungseinrichtung (4), die Treibersignal-Leitungseinrichtung (6) und die Ausgabesignal- Leitungseinrichtung (8) insbesondere zum Zuführen des Über­ tragungssignals (W), eines Treibersignals (T) bzw. zum Ausge­ ben eines Ausgabesignals (A) zum Eingangsanschluss (12a), zum Steueranschluss (12b) bzw. vom Ausgangsanschluss (12c) der jeweiligen feldgesteuerten Halbleiterschalteinrichtung (12) ausgebildet sind.

5. Dekodiervorrichtung nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, dass eine Treibereinrichtung (14) vorgesehen ist, durch wel­ che das Treibersignal (T) generierbar und auf der Treibersi­ gnal-Leitungseinrichtung (6) ausgebbar ist.

6. Dekodiervorrichtung nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, dass die feldgesteuerte Halbleiterschalteinrichtung (12) je­ weils als Feldeffekttransistor vom p-MOS-Typ, insbesondere vom Anreicherungstyp, oder dergleichen ausgebildet ist.

7. Dekodiervorrichtung nach einem der vorangehenden Ansprüche 5 oder 6, dadurch gekennzeichnet, dass das von der Treibereinrichtung (14) generierte Treiber­ signal (T) bei Aktivierung ein im wesentlichen relativ nied­ riges elektrisches Potenzial (TL) und bei Nicht-Aktivierung ein im wesentlichen relativ hohes elektrisches Potenzial (TH) führt.

8. Dekodiervorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die Übertragungssignal-Treibereinrichtung (40) so ausge­ bildet ist, dass bei Nicht-Aktivierung einer jeweiligen feld­ gesteuerten Halbleiterschalteinrichtung (12) ein derartiges Übertragungssignal (W) generierbar und dem Eingangsanschluss (12a) davon zuführbar ist, dessen Zielpotenzial mit dem rela­ tiv niedrigen elektrischen Potenzial (TL) des Treibersignals (T) derart im wesentlichen übereinstimmt oder dieses unter­ schreitet, dass die jeweilige feldgesteuerte Halbleiter­ schalteinrichtung (12) aufgrund der sich zwischen dem jewei­ ligen Eingangsanschluss (12a) und dem jeweiligen Steueran­ schluss (12b) ausbildenden elektrischen Potenzialdifferenz (U_GS) nicht aktivierbar oder aktiviert ist.

9. Dekodiervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die feldgesteuerte Halbleiterschalteinrichtung (12) je­ weils als Feldeffekttransistor vom n-MOS-Typ, insbesondere vom Anreicherungstyp, oder dergleichen ausgebildet ist.

10. Dekodiervorrichtung nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, dass das von der Treibereinrichtung (14) generierte Treiber­ signal (T) bei Nicht-Aktivierung ein im wesentlichen relativ niedriges elektrisches Potenzial (TL) und bei Aktivierung ein im wesentlichen relativ hohes elektrisches Potenzial (TH) führt.

11. Dekodiervorrichtung nach Anspruch 10, dadurch gekennzeichnet,
dass die Übertragungssignal-Treibereinrichtung (40) so ausge­ bildet ist, dass bei Nicht-Aktivierung einer jeweiligen feld­ gesteuerten Halbleiterschalteinrichtung (12) ein derartiges Übertragungssignal (W) generierbar und dem Eingangsanschluss (12a) davon zuführbar ist, dessen Zielpotenzial mit dem rela­ tiv hohen elektrischen Potenzial (TH) des Treibersignals (T) derart im wesentlichen übereinstimmt oder dieses übersteigt,
dass die jeweilige feldgesteuerte Halbleiterschalteinrichtung (12) aufgrund der sich zwischen dem jeweiligen Eingangsan­ schluss (12a) und dem jeweiligen Steueranschluss (12b) aus­ bildenden elektrischen Potenzialdifferenz (U_GS) nicht akti­ vierbar oder aktiviert ist.

12. Dekodiervorrichtung nach einem der Ansprüche 6 bis 11, dadurch gekennzeichnet, dass die Überbertragungssignal-Treibereinrichtung (40) so ausgebildet ist, dass das generierte Übertragungssignal (W) bei Nicht-Aktivierung einer jeweiligen feldgesteuerten Halb­ leiterschalteinrichtung (12) vor Erreichen des Zielpotenzials temporär ein im wesentlichen neutrales elektrisches Zwischen­ potenzial, insbesondere ein auf Masse gelegtes Potenzial, führt.