DE10015964C2 - Lotband für flexible und temperaturfeste Lotverbindungen - Google Patents
Lotband für flexible und temperaturfeste LotverbindungenInfo
- Publication number
- DE10015964C2 DE10015964C2 DE10015964A DE10015964A DE10015964C2 DE 10015964 C2 DE10015964 C2 DE 10015964C2 DE 10015964 A DE10015964 A DE 10015964A DE 10015964 A DE10015964 A DE 10015964A DE 10015964 C2 DE10015964 C2 DE 10015964C2
- Authority
- DE
- Germany
- Prior art keywords
- film
- solder
- metal
- layer
- tape according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
- B23K1/0016—Brazing of electronic components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2746—Plating
- H01L2224/27462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29217—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/29224—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29239—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29244—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29247—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29255—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29263—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/29271—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/29324—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/29395—Base material with a principal constituent of the material being a gas not provided for in groups H01L2224/293 - H01L2224/29391
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/2954—Coating
- H01L2224/29599—Material
- H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29611—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
- H01L2224/83825—Solid-liquid interdiffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
Die vorliegende Erfindung betrifft ein Lotband für flexible
und temperaturfeste Lotverbindungen, insbesondere zur Verbin
dung eines Leistungshalbleiterbauelementes mit einem Kühlkör
per, nach dem Oberbegriff des Patentanspruches 1 bzw. 12 sowie
ein Verfahren zum Herstellen eines solchen Lotbandes.
Leistungshalbleiterbauelemente entwickeln im Betrieb be
trächtliche Wärmemengen, die erhebliche Temperatursteigerun
gen bewirken, die zu einer Zerstörung der Leistungshalbleit
terbauelemente führen können. Aus diesem Grund werden Lei
stungshalbleiterbauelemente mit Kühlkörpern ausgestattet, die
die in den Leistungshalbleiterbauelementen entwickelte Wärme
aufnehmen.
Leistungshalbleiterbauelemente bestehen zumeist aus Silizium,
während für die Kühlkörper vorzugsweise Kupfer verwendet
wird.
Wird nun ein Silizium-Leistungshalbleiterbauelement mit einem
Kupfer-Kühlkörper versehen, so treten infolge der durch die
unterschiedlichen Wärmeausdehnungskoeffizienten von Silizium
und Kupfer bedingten thermischen Fehlanpassung zwischen dem
Leistungshalbleiterbauelement und dem Kühlkörper im Halblei
terkörper des Leistungshalbleiterbauelementes große mechani
sche Spannungen auf, die zu Rißbildungen und Brüchen führen
können.
An der Lösung dieses Problemes wird seit vielen Jahren inten
siv gearbeitet. Dabei ist zu beachten, daß das Leistungshalb
leiterbauelement einerseits möglichst nahe an dem Kühlkörper
vorgesehen werden sollte, um eine gute Wärmeableitung zu dem
Kühlkörper gewährleisten zu können. Andererseits sollte aber
ein bestimmter Mindestabstand durch eine zwischen dem Lei
stungshalbleiterbauelement und dessen Kühlkörper vorgesehene
Verbindungsschicht eingehalten werden, damit diese die bei
der Verformung des Leistungshalbleiterbauelementes und des
Kühlkörpers auftretenden Scherspannungen aufnehmen kann.
Bisher werden verbreitet Keramik/Kupfer-Substrate (DCB-Sub
strate) eingesetzt, auf die ein Silizium-Leistungshalbleiter
bauelement mittels einer Blei-Zinn-Weichlot-Verbindungs
schicht aufgebracht wird, und die gegebenenfalls noch mit ei
nem zusätzlichen Kupfer-Kühlkörper auf der dem Leistungs
halbleiterbauelement gegenüberliegenden Seite versehen werden
können. Die Weichlot-Verbindungsschicht reagiert auf die auf
tretenden mechanischen Scherspannungen mit plastischer Ver
formung und trägt somit dazu bei, diese Scherspannungen abzu
bauen.
Obwohl die DCB-Substrate thermisch an Silizium angepaßt sind,
hat dieser Ansatz zur Lösung der oben aufgezeigten Problema
tik gewisse Nachteile: durch das DCB-Substrat und die Blei-
Zinn-Weichlot-Verbindungsschicht wird die Wärmeableitung aus
dem Leistungshalbleiterbauelement verschlechtert. Weiterhin
vermag die Weichlot-Verbindungsschicht höhere Betriebstempe
raturen im Bereich von 200°C, wie sie derzeit in der Elektro
nik gelegentlich gefordert werden, nicht auszuhalten, da
Weichlot in diesem Temperaturbereich zu fließen beginnt.
Damit Stabilität und Betriebssicherheit auch bei höheren Tem
peraturen gewährleistet sind, werden gelegentlich sogenannte
Diffusionslötverbindungen zwischen einem Leistungshalbleiter
bauelement und einem Kühlkörper, wie insbesondere einem DCB-
Substrat, eingesetzt. Bei solchen Diffusionslötverbindungen
ist aber die Lotnaht hart und extrem dünn, so daß die auftre
tenden mechanischen Spannungen nicht zuverlässig ausgeglichen
werden können und ein Ausfall des Leistungshalbleiterbauele
mentes nicht auszuschließen ist.
Derzeit wird als Verbindungsschicht, auch "Interposer" ge
nannt, zwischen einem Leistungshalbleiterbauelement und einem
Kühlkörper bevorzugt entweder eine etwa 100 µm dicke
Weichlotschicht oder eine etwa gleich dicke organische
Schicht aus Kunststoff eingesetzt. Unter Leistungshalbleiter
bauelement ist dabei gegebenenfalls auch eine integrierte
Schaltung zu verstehen, während ein Kühlkörper die Platte
bzw. das Board dieses Leistungshalbleiterbauelementes umfas
sen kann.
Eine derartige Weichlotschicht ist aber, wie bereits oben er
wähnt wurde, für Anwendungen in Temperaturbereichen um 200°C
und darüber ungeeignet, während eine organische Schicht für
die Wärmeableitung wenig geeignet ist.
Aus der US 53 24 987 ist es bekannt thermisch und elektrisch leitfähige Interposer
großflächig herzustellen und auf die benötigte Größe zurecht zuschneiden, Spalte 3, Zeile
31 bis 68. Dort werden Diamantstücke mit Gräben oder Löchern versehen und diese mit
Metall gefüllt, wobei die Wärmeausdehnung des Interposers an die des Halbleiterchips
angepasst ist. Es wird jedoch keine Anregung gegeben Hohlräume vorzusehen.
Die DE 198 21 544 A1 lehrt zwar für einen Laserbarren zu einer Wärmesenke hin ebenfalls
einen an den Laserbarren wärmeausdehnungsangepassten Interposer vorzusehen,
vergleiche das Abstract, und empfiehlt zur Wärmeanpassung Stege in der Form von Gräben
oder Hohlräumen vorzusehen. Jedoch bestehen diese Stege aus dielektrischem Material
und jedem Steg ist genau ein Laserelement in diesem bestimmten Barren zugeordnet,
sodaß die Bildung der Stege streng an die Ausgestaltung des Laserbarrens gebunden ist.
Das Vorsehen von Löchern in polymeren Platten und deren Auffüllen zur Herstellung eines
anisotrop leitfähigen Artikels in der Art eines Interposers ist aus der Druckschrift EP 02 13 774 A1
bekannt. Jedoch werden keine Anregungen gegeben Hohlräume vorzusehen oder
den Gegenstand mit weiteren Metallfilmen zu versehen.
An sich ist es aus der US 59 86 885 bekannt, Metallschäume bei der Montage von
Halbleiterbauelementen auf Unterlagen zu verwenden, wobei diese Druckschrift lediglich die
verbesserte Haftung des Verkaspelungsmaterials im schwammigen Metallschaum erwähnt.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Lotband
anzugeben, mit dem sich mechanisch stabile, elastisch ver
formbare hochtemperaturfeste Lotverbindungen von Leistungs
halbleiterbauelementen direkt mit ihren Kühlkörpern erreichen
lassen; außerdem soll ein Verfahren zum Herstellen eines sol
chen Lotbandes angegeben werden.
Diese Aufgabe wird bei einem Lotband bzw. einen Verfahren der eingangs genannten
Art erfindungsgemäß durch die in den Patentansprüchen
1 und 12 bzw. 9 und 13 genannten Merkmal gehört.
Das erfindungsgemäße Lotband bildet eine flexible Verbin
dungsschicht bzw. einen Interposer zwischen einem Leistungs
halbleiterbauelement und einem Kühlkörper bzw. Substrat. Die
se Metallfolie kann infolge ihrer unterbrochenen bzw.
"schwammigen" Ausführung in hervorragender Weise mechanische
Spannungen abbauen und gleichzeitig die geforderte hohe Tem
peraturstabilität und Wärmeableitung gewährleisten.
Wesentlich an der vorliegenden Erfindung ist also die Verwen
dung einer vielfach unterbrochenen bzw. "schwammigen" Metall
folie zwischen einem Leistungshalbleiterbauelement und dessen
Kühlkörper oder Substrat. Diese Metallfolie übernimmt die
Funktion des Interposers und kann infolge ihres filamentartigen
Aufbaues elastisch auf Scherspannungen reagieren, ohne
sich plastisch verformen zu müssen. Dennoch kann die Metall
folie eine hohe Wärmeleitfähigkeit sowie eine große elektri
sche Leitfähigkeit erreichen, wenn sie aus geeigneten Mate
rialien, wie insbesondere Kupfer, Aluminium, Silber, Gold,
Nickel, Chrom oder dergleichen besteht.
Das erfindungsgemäße Lötband läßt sich beispielsweise in der
folgenden Weise herstellen:
Eine etwa 30 bis 10 µm dicke organische Folie aus z. B. PET (Polyethylentetrafluorid), Polyimid, PVC (Polyvinylchlorid) wird einseitig mit einer dünnen Kupferschicht mit einer Schichtdicke von etwa 1 bis 5 µm kaschiert oder bedampft. In diese organische Folie werden sodann in dichtem Abstand mit einem Laser Löcher mit einem Durchmesser von etwa 10 bis 30 µm gebrannt. Der Abstand zwischen diesen Löchern kann in der gleichen Größenordnung liegen oder auch kleiner sein. Al ternativ kann die organische Folie aber auch mittels eines mechanischen Verfahrens perforiert werden. In jedem Fall en den die Löcher aber in oder an der Kupferschicht.
Eine etwa 30 bis 10 µm dicke organische Folie aus z. B. PET (Polyethylentetrafluorid), Polyimid, PVC (Polyvinylchlorid) wird einseitig mit einer dünnen Kupferschicht mit einer Schichtdicke von etwa 1 bis 5 µm kaschiert oder bedampft. In diese organische Folie werden sodann in dichtem Abstand mit einem Laser Löcher mit einem Durchmesser von etwa 10 bis 30 µm gebrannt. Der Abstand zwischen diesen Löchern kann in der gleichen Größenordnung liegen oder auch kleiner sein. Al ternativ kann die organische Folie aber auch mittels eines mechanischen Verfahrens perforiert werden. In jedem Fall en den die Löcher aber in oder an der Kupferschicht.
Mit Hilfe eines galvanischen Verfahrens werden sodann die Lö
cher in der organischen Folie mit Kupfer gefüllt. Die Galva
nik wird fortgesetzt, bis die Kupferschicht über die Löcher
hinaus wächst und schließlich einen galvanischen Kupferfilm
auf der der dünnen Kupferschicht gegenüberliegenden Seite der
organischen Folie bildet. Mit anderen Worten, die Galvanik
wird solange vorgenommen, bis die galvanisch erzeugte Kupfer
schicht oberhalb der Löcher wieder zusammenwächst.
Um ein Aufwachsen einer Kupferschicht auf der Unterseite der
durch Kaschierung oder Bedampfung aufgebrachten dünnen Kup
ferschicht zu verhindern, kann diese mit einem Stopplack be
schichtet oder mit einer Klebefolie abgedeckt werden. Auf ei
nen solchen Stopplack bzw. eine derartige Klebefolie kann
aber verzichtet werden, wenn während der Galvanik die Elektroden
im Elektrolyten so angeordnet sind, daß die Abschei
dung auf der Unterseite verhindert wird.
Die auf diese Weise erhaltene Anordnung wird sodann auf bei
den Seiten mit einer 1 bis 5 µm dicken Zinnschicht galvanisch
beschichtet, wodurch das erfindungsgemäße Lotband erhalten
wird.
Das Lotband kann bei Bedarf mit Hilfe eines Stanzprozesses
ohne weiteres in eine geeignete Form konfektioniert werden.
Wird es zwischen ein Leistungshalbleiterbauelement bzw. des
sen Chip und einen Kühlkörper oder ein Substrat gelegt, so
kann mit Hilfe eines Diffusionslötprozesses ohne weiteres die
gewünschte Verbindung zwischen Leistungshalbleiterbauelement
und Kühlkörper bzw. Substrat hergestellt werden.
Ein in der oben beschriebenen Weise konfektioniertes Lotband
kann gegebenenfalls bereits beim Hersteller von Leistungs
halbleiterbauelementen mit diesen verbunden werden, so daß es
ein Anwender gegebenenfalls ohne weiteres auf einem Kühlkör
per, beispielsweise der Karosserie eines Kraftfahrzeuges, be
festigen kann.
Um den relativ langsamen und teuren Laserprozeß oder das auf
wendige mechanische Perforieren der organischen Folie zu um
gehen, kann für diese Folie gegebenenfalls auch ein offenpo
riger Schaum verwendet werden, bei dem der Volumenanteil der
Poren den der Wände weit übersteigen kann. Beim Galvanisieren
werden dann die Poren mit Metall gefüllt, und die Wände bil
den die gewünschten lateralen Unterbrechungen, ohne die Wär
meleitung in vertikaler Richtung zwischen dem Leistungshalb
leiterbauelement und dessen Kühlkörper bzw. Substrat nennens
wert zu behindern.
In einem weiteren Ausführungsbeispiel der Erfindung kann für
die vielfach unterbrochene Metallfolie auch ein metallischer
Schaum eingesetzt werden, der beidseitig metallisiert ist.
Ein solches Lotband aus einer Metallfolie mit einer schaumar
tig vernetzten Struktur bildet eine flexible Zwischenschicht
zwischen dem Halbleiterkörper eines Leitungshalbleiterbauele
mentes und dem Kühlkörper, welche in hervorragender Weise bei
höheren Temperaturen auftretende mechanische Spannungen ab
baut und gleichzeitig eine gute Wärmeleitfähigkeit zeigt.
Die Herstellung dieses Lotbandes wird vorzugsweise wie folgt
vorgenommen:
Auf einen Metallfilm wird eine dünne, etwa 100 µm dicke, vor zugsweise aus Kunststoff bestehende Folie geklebt, die eine offenporige Struktur hat. Diese Folie ist vorzugsweise selbstklebend oder einseitig mit einem Kleber beschichtet. Die Poren der Folie haben vorzugsweise einen Durchmesser im Bereich zwischen 5 und 20 µm und sind miteinander verbunden.
Auf einen Metallfilm wird eine dünne, etwa 100 µm dicke, vor zugsweise aus Kunststoff bestehende Folie geklebt, die eine offenporige Struktur hat. Diese Folie ist vorzugsweise selbstklebend oder einseitig mit einem Kleber beschichtet. Die Poren der Folie haben vorzugsweise einen Durchmesser im Bereich zwischen 5 und 20 µm und sind miteinander verbunden.
Der auf diese Weise präparierte Metallfilm wird sodann in ei
nem Galvanikbad mit beispielsweise Kupfer oder Nickel me
tallisiert. Bei dieser Metallisierung wächst das Metall, also
insbesondere Kupfer oder Nickel, im Bereich der Poren auf dem
dünnen Metallfilm (aus beispielsweise ebenfalls Kupfer
und/oder Nickel) zu einem vielfach durch den Kunststoff un
terbrochenen metallischen Schaum auf, wobei die mit Metall
gefüllten Poren der Folie miteinander vernetzen, die Wände
der Folie aber gleichzeitig verhindern, daß diese Metall
schicht kompakt zusammenwächst.
Infolge des relativ geringen Volumenanteiles der Wände der
Folie im Verhältnis zum Volumen der Poren besteht die aufge
wachsene Metallschicht überwiegend aus festem Metall, das
durch die Kunststoffwände der Folie unterbrochen ist. Durch
den galvanischen Prozeß und die dreidimensionale Vernetzung
der aufgewachsenen Metallschicht wird außerdem sicherge
stellt, daß diese aufgewachsene Metallschicht in vertikaler
Richtung keine Unterbrechungen aufweist. Mit anderen Worten,
es sind eine hohe Wärmeleitfähigkeit und eine gute elektri
sche Leitfähigkeit der aufgewachsenen Metallschicht in verti
kaler Richtung zwischen dem Halbleiterkörper und einem Kühl
körper gewährleistet.
Die Metallschicht braucht nicht unbedingt bis zu der Ober
kante der Folie aufzuwachsen. Ihre Dicke hängt vielmehr von
der späteren Verwendung des Halbleiterbauelementes ab und
kann zwischen 10 und 30 µm liegen.
Nach dem oben beschriebenen galvanischen Prozeß wird die Fo
lie vorzugsweise mit einem geeigneten Lösungsmittel entfernt.
Dies ist ohne weiteres möglich, da die Wände der Folie eben
falls wie die Poren ein zusammenhängendes, nach oben offenes
Gerüst bilden.
Die auf diese Weise gebildete Metallschicht bzw. -folie kann
nun direkt verlötet, d. h. mit einer Lotschicht versehen wer
den. Diese Lotschicht sollte relativ dünn sein und eine
Schichtdicke in der Größenordnung von 2,5 µm aufweisen, damit
sich die Poren der aufgewachsenen Metallschicht nicht ver
schließen.
Ein geeignetes Lotverfahren ist das bereits erwähnte Diffusi
onslöten, mit dem sich bei niedrigen Fügetemperaturen sehr
hochtemperaturfeste Verbindungen erreichen lassen.
Die dünne Lotschicht kann auch auf der Metallschicht bei
spielsweise durch einen galvanischen Prozeß, stromlose Ab
scheidung, thermisches Verdampfen oder Sputtern von reinem
Zinn oder einer noch niedriger schmelzenden Legierung, wie
beispielsweise eutektischem Zinn/Indium aufgetragen werden.
Dies kann, speziell bei Massenprozessen, gegebenenfalls noch
vor Entfernung der Folie erfolgen.
Anstelle einer Kunststoffolie können auch keramische Werk
stoffe eingesetzt werden, von welchen ebenfalls Schäume mit
stark offenporiger Struktur bekannt sind. Mit anderen Worten,
bei dieser Variante wird ein Schaum auf der Basis eines kera
mischen Werkstoffes als dielektrische Schicht auf dem Wafer
abgeschieden und in gleicher Weise wie die Kunststoffolie in
ihren Poren galvanisch gefüllt. Dieser Keramikschaum braucht
nach der Füllung mit Metall, also insbesondere Kupfer
und/oder Nickel, nicht entfernt zu werden, da er die notwen
dige Temperaturfestigkeit aufweist. In diesem Fall kann die
Metallfüllung sogar bis über die Oberkante der durch den Ke
ramikschaum gebildeten Schicht hinauswachsen, so daß sich
schließlich eine geschlossene Oberfläche ergibt.
Eine andere Möglichkeit zur Bildung der schaumartig vernetz
ten Struktur für die Metallschicht besteht darin, auf den Me
tallfilm Kunststoffkugeln oder -körner aufzutragen und die
Hohlräume zwischen diesen Kugeln bzw. Körnern (im folgenden
kurz "Kugeln" genannt) mit Metall zu füllen. Dabei können Ku
geln unterschiedlicher Größe verwendet werden, um gegebenen
falls nach deren Entfernung Poren zu erhalten, deren Größe
sich stetig zwischen dem Halbleiterkörper und dem Kühlkörper
ändert. Die Kugeln sollten dabei aus einem Material bestehen,
das nicht galvanisiert wird und das sich leicht absetzt, also
in einer entsprechenden Galvanisiervorrichtung zu Boden
sinkt.
Eine solche Galvanisiervorrichtung ist vorzugsweise mit einem
Rührer versehen, der die Kugeln zunächst aufwirbelt. Nach Ab
schalten dieses Rührers setzen sich die Kugeln auf den Me
tallfilm ab, wobei die größeren Kugeln infolge ihres höheren
Gewichtes nach unten sinken. Sobald die Kugeln auf dem Me
tallfilm abgelagert sind, wird der galvanische Prozeß begon
nen, um die Hohlräume zwischen den Kugeln mit Metall, also
insbesondere Kupfer oder Nickel, zu füllen.
Um mit dem erfindungsgemäßen Lotband eine hohe Temperaturfe
stigkeit zu erreichen, ist es zweckmäßig, die organische Fo
lie nach der Galvanik zu entfernen. Dies geschieht zweckmäßigerweise
vor dem vollständigen Schließen der Löcher oder
durch eine derartige Gestaltung von diesen, daß genügend of
fene Stellen verbleiben, durch die die organische Folie mit
tels eines Lösungsmittels, wie beispielsweise Aceton, heraus
gelöst oder thermisch mit Hilfe eines Sauerstoffplasmas ve
rascht werden kann. Die Wärmeleitung wird durch die offenen
Stellen nicht nennenswert behindert, solange die Fläche der
Poren kleiner bleibt als der Querschnitt zwischen den Stegen
in der Folie.
Wie bereits eingangs erläutert wurde, kann für die Metallfo
lie anstelle von Kupfer auch Aluminium, Silber, Gold, Nickel,
Chrom und dergleichen verwendet werden, wobei für die Füllung
der Löcher nicht unbedingt das gleiche Material eingesetzt
werden muß wie für die die organische Folie bedeckenden Fil
me.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher
erläutert. Es zeigen:
Fig. 1
bis 4 Schnittdarstellungen, die schematisch die Herstel
lung des erfindungsgemäßen Lotbandes und dessen
Verwendung zwischen einem Leistungshalbleiterbau
element und einem Kühlkörper erläutern;
Fig. 5 eine schematische Schnittdarstellung eines Metall
filmes und einer teilweise mit Kupfer gefüllten Fo
lie;
Fig. 6 eine schematische Schnittdarstellung zur Erläute
rung der Gewinnung einer schaumartig vernetzten
Struktur mit Kugeln; und
Fig. 7 eine schematische Darstellung einer Vorrichtung zur
Erzeugung der schaumartig vernetzten Struktur mit
tels Kugeln.
Eine organische Folie 1 aus PET, Polyimid oder PVC mit einer
Schichtdicke d1 zwischen 30 und 100 µm wird einseitig mit ei
nem dünnen Metallfilm 2 aus vorzugsweise Kupfer mit einer
Filmdicke d2 von etwa 1 bis 5 µm kaschiert oder bedampft
(vgl. Fig. 1). Anstelle von Kupfer können auch Aluminium,
Silber, Gold, Nickel, Chrom und dergleichen verwendet werden.
In die Folie 1 werden sodann in dichtem Abstand d4 von 10 bis
30 µm oder darunter Löcher 3 mit einem Durchmesser d3 von 10
bis 30 µm mit Hilfe eines Lasers gebrannt. Die Löcher 3 kön
nen gegebenenfalls auch mechanisch durch Perforieren oder auf
sonstige Weise in die Folie 1 eingebracht werden. So ist es
beispielsweise auch möglich, anstelle der in Fig. 1 gezeigten
Folie 1 eine bereits mit Löchern perforierte Folie zu verwen
den und auf diese nachträglich den Film 2 aufzutragen.
In jedem Fall sollten die Löcher 3 an dem Metallfilm 2 oder
in diesem Metallfilm 2 enden. Die so erhaltene Anordnung ist
in Fig. 2 dargestellt.
Durch ein galvanisches Verfahren werden sodann die Löcher 3
mit Kupfer gefüllt. Die Galvanik wird solange durchgeführt,
bis sich auch auf der dem Film 2 gegenüberliegenden Oberflä
che der Folie 1 ein weiterer Kupferfilm 4 bildet und oberhalb
der nunmehr mit Kupfer gefüllten Löcher 3 wird zusammen
wächst.
Um das Aufwachsen einer entsprechenden Schicht auf der Unter
seite des Filmes 2 zu verhindern, kann dieser Film 2 mit ei
nem Stopplack beschichtet oder mit einer Klebefolie abgedeckt
werden. Noch zweckmäßiger ist es aber, in einem galvanischen
Bad durch geeignete Anordnung der Elektroden im Elektrolyten
dafür zu sorgen, daß auf der Unterseite des Filmes 2 keine
Abscheidung von Kupfer erfolgt.
Anstelle von Kupfer kann, wie bereits mehrmals erwähnt wurde,
gegebenenfalls auch Aluminium, Silber, Gold, Nickel, Chrom
und dergleichen verwendet werden, wobei die Löcher 3 bei
spielsweise mit Aluminium gefüllt werden können, selbst wenn
der Film 2 aus Kupfer besteht. Mit anderen Worten, die Löcher
3 müssen nicht mit dem gleichen Material gefüllt werden, aus
welchem der Film 2 gebildet ist. Ebenso kann unter Umständen
auch der Film 4 aus einem anderen Material wie das Material
der Löcher 3 und/oder das Material des Filmes 2 bestehen.
Schließlich wird die so erhaltene Anordnung auf beiden Seiten
mit einer Zinnschicht 5 bzw. 6 mit einer Schichtdicke d5 von
1 bis 5 µm beschichtet. Damit liegt die in Fig. 3 gezeigte
Lotfolie vor.
Diese Lotfolie kann sodann mit einem Stanzprozeß in eine ge
eignete Form konfektioniert und zwischen ein Leistungshalb
leiterbauelement 7 und einen Kühlkörper 8 gelegt werden. Die
Verbindung mit dem Leistungshalbleiterbauelement 7 und dem
Kühlkörper 8 wird dabei durch die bereits erwähnten Diffusi
onslötprozesse mit Hilfe der Zinnschichten 5 und 6 fertigge
stellt.
Um eine hohe Temperaturfestigkeit zu erreichen, sollte der
Rest der organischen Folie nach der Galvanik entfernt werden,
was vor dem vollständigen Schließen der Löcher 3 mittels des
Kupfers geschehen kann. Dies ist aber nicht zwingend erfor
derlich, solange genügend offene Stellen vorhanden sind,
durch die die organische Folie mittels eines Lösungsmittels,
wie beispielsweise Aceton usw., herausgelöst oder thermisch
mit einem Sauerstoffplasma verascht werden kann. Jedenfalls
wird auf diese Weise ein Lotband 9 erhalten, in welchem die
beiden Kupferfilme 2, 4 über die Kupferfüllungen der ehemali
gen Löcher 3 miteinander verbunden sind, während der Ort der
zuvor verbleibenden organischen Folie 1 Hohlräume 10 bildet
(vgl. Fig. 4).
Das erfindungsgemäße Lotband kann dünn ausgeführt werden, so
daß das Leistungshalbleiterbauelement 7 und der Kühlkörper 8
nahe beieinander angeordnet sind und eine gute Wärmeabfuhr
über das die ehemaligen Löcher 3 füllende Kupfer gewährlei
stet ist. Infolge der Hohlräume 10 kann das erfindungsgemäße
Lotband aber auch in hervorragender Weise mechanische Scher
spannungen elastisch aufnehmen, ohne sich plastisch zu ver
formen.
In Fig. 5 ist auf einen Metallfilm 2 eine offenporige Folie
11 aufgebracht, die aus Kunststoff, wie beispielsweise Poly
mer, oder Keramik besteht. Diese offenporige Folie 11 hat ei
ne schwammartige Struktur mit Hohlräumen 14 und mit Kunst
stoff- bzw. Keramikbereichen 15.
Die Hohlräume 14 sind zusammenhängend, so daß die gewünschte
offenporige Struktur vorliegt, während die Bereiche 15 eben
falls untereinander vernetzt sind. Diese Vernetzung kann
durch Verbindungen der Bereiche 15 in verschiedenen Ebenen
geschehen. Da Fig. 5 lediglich einen Schnitt in einer be
stimmten Ebene zeigt, ist hier die Vernetzung der Bereiche 15
untereinander nicht zu sehen.
Die Folie 11 wird auf den Metallfilm 2 vorzugsweise aufge
klebt, weshalb sie einseitig mit einem Kleber auf der dem Me
tallfilm 2 zugewandten Seite beschichtet ist oder selbstkle
bend sein kann. Die Poren, also Hohlräume 14, haben einen
Durchmesser im Bereich zwischen 5 und 20 µm und sind alle
miteinander verbunden.
Der auf diese Weise mit der Folie 11 präparierte Metallfilm 2
wird sodann in einem Galvanikbad mit beispielsweise Kupfer
oder Nickel metallisiert. Dabei wächst das Metall im Bereich
der Hohlräume 14 zu einem vielfach unterbrochenen metalli
schen Schaum 16 auf, wobei sich die mit dem Metall gefüllten
Hohlräume miteinander vernetzen und die Bereiche 15 der Folie
11 aber verhindern, daß eine durch den Schaum 16 gebildete
Metallschicht 17 kompakt zusammenwächst.
Durch den geringen Volumenanteil der Bereiche 15 im Verhält
nis zu dem Volumen der Hohlräume 14 besteht die Metallschicht
17 überwiegend aus Metall. Außerdem ist durch den galvani
schen Prozeß und die dreidimensionale Vernetzung des Schaumes
16 der Metallschicht 17 sichergestellt, daß diese Metall
schicht 17 in vertikaler Richtung nirgends unterbrochen ist.
Damit sind sowohl eine hohe Wärmeleitfähigkeit als auch eine
gute elektrische Leitfähigkeit der Metallschicht 17 in verti
kaler Richtung zwischen einem Halbleiterwafer und einem Kühl
körper gewährleistet, der auf der dem Halbleiterwafer gegen
überliegenden Oberfläche der Metallschicht 17 mittels einer
dünnen Lotschicht mit einer Schichtdicke von 2 bis 5 µm auf
getragen ist.
Die Metallschicht 17 muß nicht bis zu der Oberkante der Folie
11 aufwachsen. Vielmehr hängt ihre Dicke von der späteren
Verwendung des Halbleiterbauelementes ab und kann zwischen 10
und 30 µm liegen.
Nach dem galvanischen Prozeß wird die Folie 11 mittels eines
geeigneten Lösungsmittels wie z. B. Azeton entfernt, was ohne
weiteres möglich ist, da die Bereiche 15 der Folie 11 eben
falls wie die Hohlräume 14 ein zusammenhängendes und nach
oben offenes Gerüst bilden.
Fig. 6 zeigt ein weiteres Ausführungsbeispiel des erfindungs
gemäßen hochtemperaturfesten Lotbandes. Bei diesem Ausfüh
rungsbeispiel besteht die "Folie" 11 aus Kugeln 19 oder ku
gelähnlichen Gebilden unterschiedlicher Größe, die auf dem
Metallfilm 2 abgelagert sind. Die Hohlräume 14 zwischen den
Kugeln 19 sind, wie im Ausführungsbeispiel von Fig. 1 mit Me
tall gefüllt, so daß eine zusammenhängende Metallschicht 17
vorliegt.
Nach Herstellung der Metallschicht 17 werden die Kugeln 19
durch ein Lösungsmittel entfernt, was ohne weiteres möglich
ist, da die Kugeln 19 aneinandergrenzen und somit ein zusammenhängendes
Gerüst bilden. Schließlich wird auf die Metall
schicht 17 noch eine dünne Lotschicht 20 mit einer Schicht
dicke von 2 bis 5 µm aufgetragen, auf der dann ein Kühlkörper
21 aus beispielsweise Kupfer angebracht werden kann.
Das Entfernen der Folie 11 bzw. der Kugeln 19 ist nicht er
forderlich, wenn für diese ein hochtemperaturfestes Material,
wie beispielsweise Keramik, Glas oder Halbleiter verwendet
wird.
Fig. 7 zeigt noch eine Vorrichtung zur Herstellung der
hochtemperaturfesten Lotverbindung von Fig. 6: in einem Gal
vanikbad 12 befindet sich ein Rührer 13, mit dem die Kugeln
19 zunächst aufgewirbelt werden, bevor sie sich nach Abschal
ten des Rührers 13 auf dem Metallfilm 2 ablagern.
Durch Verwendung von Kugeln unterschiedlicher Größe kann eine
entsprechende Strukturierung der Metallschicht 17 erhalten
werden, da größere Kugeln 19 bevorzugt nach unten absinken
und sich die kleinen Kugeln in den unteren Zwischenräumen
zwischen den großen Kugeln ablagern. Nach Abschalten des Rüh
rers 13 wird mittels Elektroden 24, 25 die galvanische Ab
schaltung von Kupfer oder Nickel zur Bildung der Metall
schicht 7 vorgenommen.
Claims (16)
1. Lotband für flexible und temperaturfeste Lotverbindun
gen, insbesondere zur Verbindung eines Leistungshalbleiter
bauelementes (7) mit einem Kühlkörper (8), aus
einer vielfach unterbrochenen Metallfolie (9), die beid seitig mit einem Lotfilm (5, 6) belegt ist,
dadurch gekennzeichnet, dass
die Metallfolie (9) aus zwei voneinander beabstandeten Metallfilmen (2, 4) besteht, die miteinander über metallische Stege ver bunden sind, zwischen denen Hohlräume (10) vorgesehen sind.
einer vielfach unterbrochenen Metallfolie (9), die beid seitig mit einem Lotfilm (5, 6) belegt ist,
dadurch gekennzeichnet, dass
die Metallfolie (9) aus zwei voneinander beabstandeten Metallfilmen (2, 4) besteht, die miteinander über metallische Stege ver bunden sind, zwischen denen Hohlräume (10) vorgesehen sind.
2. Lotband nach Anspruch 1,
dadurch gekennzeichnet, dass
die Metallfolie (9) aus Kupfer, Aluminium, Silber, Gold,
Nickel, Chrom oder dergleichen besteht.
3. Lotband nach Anspruch 2,
dadurch gekennzeichnet, dass
die Metallfolie (9) aus mehreren der genannten Materia
lien besteht.
4. Lotband nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, dass
die Metallfilme (2, 4) in einem Abstand (d1) von 30 bis
100 µm voneinander angeordnet sind.
5. Lotband nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, dass
die Metallfilme (2, 4) eine Schichtdicke (d2) von 1 bis
5 µm aufweisen.
6. Lotband nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, dass
der Durchmesser (d3) der Stege zwischen 10 und 30 µm
liegt.
7. Lotband nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet, dass
der Abstand (d4) zwischen den Stegen unter 10 bis 30 µm
beträgt.
8. Lotband nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, dass
die Schichtdicke (d5) der Lotfilme (5, 6) 1 bis 5 µm be
trägt.
9. Verfahren zum Herstellen des Lotbandes nach einem der
Ansprüche 1 bis 8,
gekennzeichnet durch
die folgenden Verfahrensschritte:
- a) einseitiges Belegen einer organischen Folie (1) mit einem dünnen Metallfilm (2),
- b) Einbringen von Löchern (3) in die organische Folie (1) bis zu dem Metallfilm (2) bzw. in diesen hinein,
- c) galvanisches Auffüllen der Löcher (3) mit Metall und darüber hinaus, bis sich auf der dem Metallfilm (2) ge genüberliegenden Oberfläche der organischen Folie (1) ein weiterer Metallfilm (4) bildet und zusammenwächst,
- d) Beschichten der so erhaltenen Anordnung auf beiden Seiten mit einem Lotfilm (5, 6) und
- e) Entfernen der verbleibenden organischen Folie (1) zur Bildung von Hohlräumen (10).
10. Verfahren nach Anspruch 9,
dadurch gekennzeichnet, dass
die organische Folie aus Polyethylentetrafluorid, Polyi
mid oder Polyvinylchlorid gebildet ist.
11. Verfahren nach Anspruch 9 oder 10,
dadurch gekennzeichnet, dass
das Entfernen der verbleibenden organischen Folie mit
tels eines Lösungsmittels oder durch thermische Veraschung
erfolgt.
12. Lotband für flexible und temperaturfeste Lotverbindun
gen, insbesondere zur Verbindung eines Leistungshalbleiter
bauelementes (7) mit einem Kühlkörper (8), aus
einer vielfach unterbrochenen Metallfolie (9), die einseitig mit einem Metallfilm (2) versehen und beid seitig mit einem Lotfilm (5, 6) belegt, ist,
dadurch gekennzeichnet, dass
die Metallfolie (9) aus einem Metallschaum (16) besteht.
einer vielfach unterbrochenen Metallfolie (9), die einseitig mit einem Metallfilm (2) versehen und beid seitig mit einem Lotfilm (5, 6) belegt, ist,
dadurch gekennzeichnet, dass
die Metallfolie (9) aus einem Metallschaum (16) besteht.
13. Verfahren zum Herstellen des Lotbandes nach Anspruch 12,
gekennzeichnet durch
die folgenden Verfahrensschritte:
- a) Auftragen einer offenporigen Folie (11) auf einen Metallfilm (2),
- b) galvanisches Auffüllen der Hohlräume der Folie (11) mit Metall und
- c) Auftragen einer Lotschicht (20) auf die mit Metall gefüllte Folie (11).
14. Verfahren nach Anspruch 13,
dadurch gekennzeichnet, dass
für die Folie (11) Kunststoff oder Keramik verwendet
wird.
15. Verfahren nach Anspruch 13 oder 14,
dadurch gekennzeichnet, dass
die Folie (11) aus einer auf dem Metallfilm (2) abgela
gerten Schicht aus Kugeln oder Körnern (19) gebildet wird.
16. Verfahren nach Anspruch 15,
dadurch gekennzeichnet, dass
die Kugeln (19) mit unterschiedlicher Größe versehen
werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10015964A DE10015964C2 (de) | 2000-03-30 | 2000-03-30 | Lotband für flexible und temperaturfeste Lotverbindungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10015964A DE10015964C2 (de) | 2000-03-30 | 2000-03-30 | Lotband für flexible und temperaturfeste Lotverbindungen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10015964A1 DE10015964A1 (de) | 2001-10-18 |
DE10015964C2 true DE10015964C2 (de) | 2002-06-13 |
Family
ID=7637064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10015964A Expired - Fee Related DE10015964C2 (de) | 2000-03-30 | 2000-03-30 | Lotband für flexible und temperaturfeste Lotverbindungen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10015964C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010013610A1 (de) * | 2010-03-22 | 2011-09-22 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010027932A1 (de) * | 2010-04-19 | 2011-10-20 | Robert Bosch Gmbh | Verbundbauteil und Verfahren zum Herstellen eines Verbundbauteils |
US9420731B2 (en) * | 2013-09-18 | 2016-08-16 | Infineon Technologies Austria Ag | Electronic power device and method of fabricating an electronic power device |
DE102013219433B4 (de) * | 2013-09-26 | 2019-05-29 | Siemens Aktiengesellschaft | Elektronisches Leistungsmodul mit elastischen Kontakten und Stapelaufbau mit einem solchen Leistungsmodul |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1614218A1 (de) * | 1966-02-16 | 1970-06-25 | Philips Nv | Verfahren zur Herstellung einer Kontaktschicht fuer Halbleitervorrichtungen und nach diesem Verfahren erhaltene Halbleitervorrichtung |
EP0110307A2 (de) * | 1982-11-24 | 1984-06-13 | Samsung Electronics Co., Ltd. | Halbleiterwürfel-Hefttechnik und Verbindung dafür |
EP0213774A1 (de) * | 1985-08-05 | 1987-03-11 | Raychem Limited | Anisotrop elektrisch leitfähiger Gegenstand |
EP0504669A1 (de) * | 1991-03-18 | 1992-09-23 | Japan Gore-Tex, Inc. | Halbleiteranordnung mit Substrat |
US5324987A (en) * | 1993-04-14 | 1994-06-28 | General Electric Company | Electronic apparatus with improved thermal expansion match |
US5609287A (en) * | 1991-10-04 | 1997-03-11 | Mitsubishi Denki Kabushiki Kaisha | Solder material, junctioning method, junction material, and semiconductor device |
DE19507547C2 (de) * | 1995-03-03 | 1997-12-11 | Siemens Ag | Verfahren zur Montage von Chips |
US5854093A (en) * | 1995-09-21 | 1998-12-29 | Mcbride; Donald G. | Direct attachment of silicon chip to circuit carrier |
US5937277A (en) * | 1994-01-31 | 1999-08-10 | Fujitsu Limited | Semiconductor device with reliable electrodes of projecting shape and method of forming same |
US5986885A (en) * | 1997-04-08 | 1999-11-16 | Integrated Device Technology, Inc. | Semiconductor package with internal heatsink and assembly method |
DE19821544A1 (de) * | 1998-05-14 | 1999-12-16 | Jenoptik Jena Gmbh | Diodenlaserbauelement und Verfahren zu dessen Herstellung |
-
2000
- 2000-03-30 DE DE10015964A patent/DE10015964C2/de not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1614218A1 (de) * | 1966-02-16 | 1970-06-25 | Philips Nv | Verfahren zur Herstellung einer Kontaktschicht fuer Halbleitervorrichtungen und nach diesem Verfahren erhaltene Halbleitervorrichtung |
EP0110307A2 (de) * | 1982-11-24 | 1984-06-13 | Samsung Electronics Co., Ltd. | Halbleiterwürfel-Hefttechnik und Verbindung dafür |
EP0213774A1 (de) * | 1985-08-05 | 1987-03-11 | Raychem Limited | Anisotrop elektrisch leitfähiger Gegenstand |
EP0504669A1 (de) * | 1991-03-18 | 1992-09-23 | Japan Gore-Tex, Inc. | Halbleiteranordnung mit Substrat |
US5609287A (en) * | 1991-10-04 | 1997-03-11 | Mitsubishi Denki Kabushiki Kaisha | Solder material, junctioning method, junction material, and semiconductor device |
US5324987A (en) * | 1993-04-14 | 1994-06-28 | General Electric Company | Electronic apparatus with improved thermal expansion match |
US5937277A (en) * | 1994-01-31 | 1999-08-10 | Fujitsu Limited | Semiconductor device with reliable electrodes of projecting shape and method of forming same |
DE19507547C2 (de) * | 1995-03-03 | 1997-12-11 | Siemens Ag | Verfahren zur Montage von Chips |
US5854093A (en) * | 1995-09-21 | 1998-12-29 | Mcbride; Donald G. | Direct attachment of silicon chip to circuit carrier |
US5986885A (en) * | 1997-04-08 | 1999-11-16 | Integrated Device Technology, Inc. | Semiconductor package with internal heatsink and assembly method |
DE19821544A1 (de) * | 1998-05-14 | 1999-12-16 | Jenoptik Jena Gmbh | Diodenlaserbauelement und Verfahren zu dessen Herstellung |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010013610A1 (de) * | 2010-03-22 | 2011-09-22 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten |
DE102010013610B4 (de) * | 2010-03-22 | 2013-04-11 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten |
Also Published As
Publication number | Publication date |
---|---|
DE10015964A1 (de) | 2001-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1061783B1 (de) | Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat | |
DE69204553T2 (de) | Elektronische Schaltungen und deren Herstellung. | |
DE3685647T2 (de) | Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben. | |
DE10238320B4 (de) | Keramische Leiterplatte und Verfahren zu ihrer Herstellung | |
DE102005008491B4 (de) | Leistungs-Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE3924225C2 (de) | Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat | |
DE112005000952T5 (de) | Elektronik-Modul und Verfahren zur Herstellung desselben | |
DE10015962C2 (de) | Hochtemperaturfeste Lotverbindung für Halbleiterbauelement | |
EP2352709A2 (de) | Verbundmaterial, verfahren zum herstellen eines verbundmaterials sowie kleber oder bondmaterial | |
DE4318061A1 (de) | Verfahren zum Herstellen eines Metall-Keramik-Substrates | |
DE69018713T2 (de) | Verfahren zum Verbinden gegenüberliegender Paare von Detektor- und Auslesemikrochipkontakten in einer Hybriddetektoranordnung. | |
EP2170026B1 (de) | Metall-Keramik-Substrat für elektrische Schaltkreise- oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat | |
DE19956565B4 (de) | Verfahren zum Herstellen einer Wärmesenke für elektrische Bauelemente | |
WO2004102659A2 (de) | Verbundwerkstoff sowie elektrischer schaltkreis oder elektrisches modul | |
EP2108190B1 (de) | Elektronisches bauelementmodul und verfahren zu dessen herstellung | |
DE60033353T2 (de) | Elektronisches gerät und herstellung | |
WO2022012903A1 (de) | Verbindungselement, verfahren zum herstellen eines verbindungselements, anordnung umfassend ein verbindungselement und zwei damit verbundene bauteile sowie verfahren zum verbinden zweier bauteile mit einem verbindungselement | |
DE10015964C2 (de) | Lotband für flexible und temperaturfeste Lotverbindungen | |
EP2100331A1 (de) | Elektronisches bauelementmodul und verfahren zu dessen herstellung | |
DE10229711B4 (de) | Halbleitermodul mit Mikrokühler | |
EP3649834B1 (de) | Verfahren zur herstellung einer durchkontaktierung in einer aus einer keramik gefertigten trägerschicht und trägerschicht mit durchkontaktierung | |
DE102013102637B4 (de) | Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines derartigen Metall-Keramik-Substrates und Anordnung von derartigen Metall-Keramik-Substraten | |
DE102012110382A1 (de) | Substrat sowie Verfahren zum Herstellen eines Substrates | |
DE102016200062B4 (de) | Verfahren zur Ausbildung elektrisch leitender Durchkontaktierungen in keramischen Schaltungsträgern | |
DE10334634B3 (de) | Verfahren zum seitlichen Kontaktieren eines Halbleiterchips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |