DD283247A5

DD283247A5 - Analog-digital-wandler

Info

Publication number: DD283247A5
Application number: DD32845789A
Authority: DD
Inventors: Wolfgang Seiffert; Fred Berthold; Hans-Georg Rode; Simona Apitz; Martina Bohne; Enrico Zahn
Original assignee: Grotewohl Boehlen Veb
Priority date: 1989-05-10
Filing date: 1989-05-10
Publication date: 1990-10-03

Abstract

Die Erfindung betrifft einen Analog-Digital-Wandler mittlerer Geschwindigkeit und Genauigkeit. Der Analog-Digital-Wandler besteht aus einer Sample-and-Hold-Schaltung, zwei Komparatoren, einem Zaehler, einem schnellen Digital-Analog-Wandler, einem Auffangregister und logischen Gattern, wobei der Ausgang der Sample-and-Hold-Schaltung mit den Eingaengen zweier Komparatoren verbunden ist, deren Referenzeingaenge ueber Spannungsteiler mit dem Ausgang eines schnellen Digital-Analog-Wandlers verknuepft sind, wobei ein konstanter Spannungsabstand UU2U1 realisiert ist und die Ausgaenge der Komparatoren zum einen direkt und zum anderen ueber einen Negator mit den Freigabeeingaengen einer von einem Taktgenerator angesteuerten Torschaltung, deren Ausgaenge den Abwaerts- bzw. Aufwaertszaehleingang eines Zaehlers bilden, verbunden sind, wobei die Zaehlerausgaenge mit den Digitaleingaengen des Digital-Analog-Wandlers und den Eingaengen des Datenauffangregisters verknuepft sind und die Ausgaenge der Komparatoren mit den Eingaengen eines NAND verbunden sind, dessen Ausgang den Setzeingang des Auffangregisters und den Freigabeeingang der Sample-and-Hold-Schaltung bildet.{Analog-Digital-Wandler; Komparatoren; Sample-and-Hold-Schaltung; Zaehler; Auffangregister; logisches Gatter}

Description

Analog - Digital - Dandier Anwendungsgebiet der Erfindung

Die Erfindung betrifft einen Analcg-Digital-Wandler mittlerer Geschwindigkeit und Genauigkeit.

Er ist insbesondere für Anwendungen in Meßprozessen mit vorgegebenem Toleranz- bzw. MeÜgenauigkeitsbereich bei Abtastral:en von 50 ... 100 kHz und einer Auflösung bis zu 8 Bit einzusetzen.

Charakteristik des bekannten Standes der Technik

Für die Analog-Digital-Wandlung von Signalen werden eine Reihe von Verfahren und Schaltungsanordnungen benutzt, die z.B. in OO-WP 252 075, DD-WP 231 690 und DO-WP 232 792 beschrieben sind.

Im DO-WP 231698 z.B. ist ein schneller, hochauflösender Analog-Digital-Wandler ohne Differenzbildung am Analogeingang mit stufenweiser programmierbarer Au/lösving vorgestellt, der aus einem differenzbildenden n-Bit-Parallel-Analog-Oigital-Wandler, zwei Digital-Analog-Wandlern und einer Steuerschaltung aufgebaut ist. Die Wandlung erfolgt dardurch, daß die Digital-Analog-Wandler stets so programmiert werden, daß die analoge Eingangsspannung immer zwischen den Ausgangsspannungen der Digital-Analog-Wandler liegt. Dabei wird in jedem Zyklus die Differenz dieser Spannungen vermindert und auf diese Weise die Auflösung um η Bit gesteigert. Damit wird eine quasi sukzessive Approximation erreicht. Bei Unsetzungsraten im kHz-Bereich wird für diese Lösung erheblicher Aufwand nötig, so daß für die Anwendungen mit geringeren Genauigkeitsforderungen eine kostengünstigere und technisch sichere Lösung notwendig wird. Das ist insbesondere dann der Fall, wenn in einem Meßsystera für die Messung benötigte Schwellen vorhanden sind und eine Analog-Digital-Wandlung äer Meßsignale erforderlich ist.

Zi«l dar ErfiadMHg

Es ist Ziel der Erfindung einen Analog-Digital-Wandler mittlerer Unisetzgeschwindigkeit und -genauigkeit zuschaffen. der im Meßprozeß notwendige und in MeBsystem vorhandene Schwellenwerte für die Analog-Digital-Wandlung eines Meßsignals nutzen kann.

Erfinduni

Der Erfindung liegt die Aufgabe zugrunde, die in Meßeinrichtungen, insbesondere SchallemissionsmeBanlagen vorhandenen Meßschwellen so zu nutzen und zu ergänzen, daß eine Analog-Digital-Wandlung von Meßsignalen möglich wird.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß der Meßkette am Ausgang des Signalverstärkers eine Semple-and-Hold-Schaltung nachgeschaltet wird, deren Ausgang mit den Eingängen vorhandener oder anzuordnender Komparatoren verbunden wird. Die Referenzeingänge der Komparatoren werden über einen Spannungsteiler so mit dem Ausgang eines schnellen Digital-Analog-Wandlers verbunden, daß zwei Schwellen U. und U₂ mit konstantem kleinem Abstand U realisiert werden. Der Ausgang des Komparators, der die tiefer liegende Schwelle U. realisiert, wird mit dem Freigabeeingang einer aus logischen Gattern bestehenden Torschaltung verbunden, der Ausgang des die Schwelle U„ realisierenden Komparators stellt direkt einen zweiten Freigabeeingang der Torschaltung. Der dem ersten Komparator zuzuordnende Ausgang der Torschaltung ist mit dem Abwartszähleingang, der andere Ausgang mit dem Aufwartszähleingang eines .n-Bit-Zählers verbunden, die Ausgänge des Zählers bilden die Digitaleingänge des Digital-Analog-Wandlers und gleichzeitig den Digitalausgang des Analog-Digital-Wandlers.

Durch diese Anordnung wird erreicht, daß ein Signal durch die Sampleand-hold-Schaltung für den Zeitraum der Umsetzung gehalten wird, so daß an den Eingängen der Komparatoren ein Sign?! anliegt, dessen Pegel entweder U. unterschreitet, zwischen U. und U. liegt oder U„ überschreitet. Im ersten Fall wird der negierte Ausgang des die Schwelle U. realisierenden Komparators aktiv und gibt über die Torschaltung von einem Taktgenerator ankommende Impulse hoher Frequenz zum Abwartszähleingang

des Zählers, der nachfolgende Digital-Analog-Wandler setzt sukzessive die sich ändernden Zählerstände um, wodurch die Schwellen U. und U-, die durch den Ausgang des Digital-Anelog-Umwandler über Spannungsteiler realisiert sind solange abgesenkt werden, bis der vom Sample-and-HoId-Glied repräsentierte Signalpegel zwischen U. und U₂ liegt. Die damit verbundene Sperrung des Freigabeeingangs der Torschaltung löst die Übernahme des Digitalworts, das an den Zählerausgängen erscheint, in ein Auffangregister aus, gleichzeitig wird die Sample-and-Hold-Schaltung freigegeben. Analog dazu wird dann, wenn durch den Pegel die Schwelle U„ überschritten wird durch die Freigabe der Torschaltung der Aufwartszähleingang des Zählers bedient, so daß über die nachgeschaltete Digital-Analog-Wandlung die Schwellen solange angehoben werden, bis die Lage des Pegels zwischen U. und U„ hergestellt ist. Die erfindungsgemäße Funktion des Analog-Oigital-Wandlers ist gewährleistet, wenn die Taktfolge des den Zählers stellenden Takts größer als die Umsetzzeit des Digital-Analog-Wandlers ist und die Haltezeit der Sarapleand-Hold-Schaltung die maximale Angleichzeit der einzustellenden Schwellen übersteigt.

Ausführungsbeispiel

Anhand eines Beispiels und einer schematischen Zeichnung soll die Erfindung näher erläutert werden.

Dem Verstärker 1 der Meßschaltung schließt sich das Sample-and-Hold-Glied 2 an. Die nachgeschalteten Komparatoren 3 für die untere Schwelle U. und 4 für die obere Schwelle LL werden ihren Referenzeingängen durch die Widerstände R. und R- vom Ausgang des Digital-Analog-Wandlers 5 festgelegt. Ober den Negator 6 wird der erste Freigabeeingang der Torschaltung 7 von Ausgang des Komparators 3 bedient. Der Ausgang von Konparator 4 ist direkt mit dem zweiten Freigabeeingang der Torschaltung 7 verbunden. Der dem Komparator 3 zugeordnete Ausgang der Torschaltung 7 bedient den Eingang T_R (Abwartszähleingang). der andere Ausgang den Eingang T_y (Aufwärt szähleingang) des Zählers 8. Diesem sind der Digital-Analog-Wandler 5 und das Auffangregister 11 nachgeschaltet,

Das ΝΑΝΟ Gatter 10 wird aktiv, wenn durch das Inaktiv-Werden beider Ausgänge der Komparatoren 3 und 4 die erfindungsgemäße Lage des Pegels am Ausgang der Sanple-and-Hold-Schaltung 2 angezeigt wird. Dadurch wird die Übernahme des Standes des Zählers 5 in das Auffangregister 11 und die Übernahme des nächsten Analogwerts vom Verstärker 1 in die Schaltung 2 ausgelöst. Der Taktgenerator 9 stellt die für die Angleichung der Schwellen erforderlichen Taktimpulse für das Tor 7 und den Zähler 9 bereit.

Claims

Patentanspruch

Analog-Digital- Wandler bestehend aus einer Sample-and-Hold-Schaltung, zwei Komparatoren, einem Zähler, einem schnellen Oigital-Analog-Wandler, einem Auffangregister und logischen Gattern gekennzeichnet dadurch, daß

der Ausgang der Sample-and-Hold-Schaltung mit den Eingängen zweier Komparatoren verbunden ist, deren Referenzeingänge über Spannungsteiler mit dem Ausgang eines schnellen Digital-Analog-Wandlers verknüpft sind, wobei ein konstanter Spannungsabstand U = U„ - U. realisiert ist und die Ausgänge der Komparatoren zum Einen direkt und zuru Anderen über einen Negator mit den Freigabeeincjöngen einer von einem Taktgenerator angesteuerten Torschaltung, deren Ausgänge den Abwärts- bzw. Aufwartszähleingang eines Zählers bilden, verbunden sind, wobei die Zählerausgänge mit den Digitaleingängen des Digital-Analog-Wandlers und den Eingängen des Datenauf fangregisters verknüpft sind und die Ausgänge der Komparatoren mit den Eingängen eines NAND verbunden sind, dessen Ausgang den Setzei* jang des Auf.angregisters und den Freigabeeingang der Sample-and-Hold-Schaltung bildet.