DD205560A1 - Schaltungsanordnung zur rechnerkopplung mit "m von n"-vergleich - Google Patents

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur Rechnerkopplung, mit der Systeme, vor allem fuer hohe Zuverlaessigkeits- und/oder Sicherheitsanforderungen, realisiert werden koennen. Eine derartige Schaltungsanordnung ist ueberall dort einsetzbar, wo gleichartige Messwerte oder sonstige gleichartige Signale in digitaler Form von n verschiedenen Quellen nach dem "m von n"-Prinzip auf Uebereinstimmung geprueft werden. Ziel der erfindungsgemaessen Schaltungsanordnung ist es, eine sichere Informationsverarbeitung zu gewaehrleisten und darueber hinaus die Zuverlaessigkeit (Verfuegbarkeit) der Informationsverarbeitung zu erhoehen. Erfindungsgemaess werden Signale von n Datenquellen nach dem "m von n"-Prinzip verglichen und die Kopplung zu einem rechnerinternen Bus hergestellt. Die Rechnersignale werden auf einen externen Bus und/oder an periphere Geraete ausgegeben. Die Rechnersignale von n-parallel arbeitenden Einheiten werden in der Betriebsart " innerer Vergleich " auf Ubereinstimmung geprueft.

Description

*·** ί ι ο ο υ

Schaltungsanordnung zur Rechnerkopplung mit " m von η " - Vergleich

Anwendungsgebiet der Erfindung; Die Erfindung betrifft eine Schaltungsanordnung, mit der Systeme, vor allem für hohe Zuverlässigkeits- und/oder Sicherheitsanforderungen, realisiert werden können« Eine derartige Schaltungsanordnung ist überall dort einsetzbar, wo gleichartige Meßwerte oder sonstige gleichartige Signale in digitaler Porm von η verschiedenen Quellen nach dem " m von η "-Prinzip auf Übereinstimmung geprüft werden«

Charakteristik der bekannten technischen Lösungen Bekannt ist eine Schaltungsanordnung;-(DEr-CS 2612-, 100,)

:.Ur.

eine digitale Datenverarbeitung mit in zwei Kanälen vorgesehenen Baugruppen, die durch eine^ gemeinsame Taktstromversorgung schrittweise gesteuert werden. Bei jedem Verarbeitungsschritt wird außer mehreren Steuersignalen ein überwachungs impuls ausgegeben.*,'Dieser Üc e rw ac hung s impuls dient zum Abfragen von in Reihenschaltung vorgesehenen Vergleichern« Beim Vorhandensein von ordnungsgerechten Signalpaaren,wird der Überwachungsimpuls als Fehlerfreimeldung zum Auslösen der für den nächsten Verarbeitungsschritt erforderlichen Steuersignale und ein weiterer Überwachungsimpuls an die Taktstromversorgung ausgegeben* Nachteilig bei dieser Losung ist, daß zusätzliche Einrichtungen zur Takterzeugung und Taktübertragung erforderlich sind. V/eiterhin ist eine Digi-

£· η- a ι υ *j y

- 2 -

talrechnervorrichtung, bestehend aus zwei gegenseitig umschal tbaren Rechnerkombinationen bekannt (DE-OS 2915 401)» Der redundante Rechner in der Kombination dient nur zum Vergleich und ein Rechner arbeitet auf den Ausgang, wobei zwischen dem Ausgang des ersten Rechners und dem Ausgang des zweiten Rechners ein Bit-um-Eit-Vergleich durchgeführt wird. Die Anzahl der Gleichheit bzw, Ungleichheit wird gezählt, und bei einem bestimmten Stand erfolgt die Meldung und eine Umschaltung bzw, Blockierung der am technologischen Aggregat arbeitenden Zweirechnergruppe_s Bei komplexen Systemen mit mehr als einem Doppelrechnersystem ist diese Lösung ökonomisch aufwendig, da für jedes Doppelrechnersys-tem ein gleichartiges, redundantes System vorgesehen ist,

Weiterhin ist ein Mehrrechnersystem zur Steuerung von trassengebundenen Verkehrsmitteln bekannt (DE-AS 2725 922), bei dem alle Rechner die gleiche Information asynchron verarbeiten, wobei die Ergebnisinformationen zur Prüfung auf Fehler erst am Ende eines Rechenzyklus miteinander'verglichen werden. Zur Sicherstellung der asynchronen Arbeitsweise werden die Informationen den einzelnen Rechnern zeitlich versetzt zugeleitet* Die ausgegebenen Daten der einzelnen Rechner werden mittels einer Vergleichs- und Durchschal teinrichtung überprüft» Der Vergleich wird erst durch-. geführt, wenn die Mehrheit der Rechner zu einem Erge'bnis gelangt ist. Dies wird durch eine logische Schaltung durchgeführt, die nicht redundant aufgebaut ist, so daß Fehler, die innerhalb der logischen Schaltung auftreten können, nicht erfaßt werden,

Ziel der Erfindung.

Ziel der erfindungsgemäßen Schaltungsanordnung ist es, eine sichere Informationsverarbeitung zu gewährleisten und darüber hinaus die Zuverlässigkeit (Verfügbarkeit) der Informationsverarbeitung zu erhöhen,

/3

Darlegung des V/es ens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Eechnerkopplung zu entwickeln, die redundante Signale von η Datenquellen nach dem " m von η "- Prinzip vergleicht, die Kopplung zu einem rechnerinternen Bus herstellt, Rechnersignale auf einen externen Bus und/oder periphere Geräte ausgibt und Rechnersignale von parallel arbeitenden Einheiten in einem inneren Vergleich verknüpft* Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß der erste bidirektionale Anschluß eines Ein-/Ausgabe-Bausteins mit einem rechnerinternen Bus verbunden ist, der zweite bidirektionale Anschluß des Ein-/Ausgabe-Bausteins an einem Zweirichtungstor und einem Zwischenspeicher angeschlossen ist, wobei der Ausgang des Zweirichtungstores mit den Quellen QV bis Qn zusammengeschlossen ist. Der erste Eingang des Zweirichtungstores ist mit dem ersten Ausgang eines Datenvergleichers verknüpft* Am ersten Eingang des Datenvergleichers liegen die Daten der parallelen Einheiten an* Der zweite Eingang des Datenvergleichers ist mit einem Zwischenspeicher, einem gesteuerten Tor und den parallelen Einheiten verknüpft, wobei am gesteuerten Tor die Daten der Quelle Qi anliegen« Der dritte bidirektionale Anschluß des Ein-/Ausgabe·-· Bausteins ist mit der Steuersignallogik und einer Kopplungslogik verbunden* Der Ausgang der Steuersignallogik ist mit dem ersten bidirektionalen Anschluß einer shake-hand-Logik, dem 2'iwischenspeicher, dem zweiten Eingang des Zweirichtungstors, dem.dritten Eingang,des Datenvergleichers, dem gesteuerten Tor und dem ersten Eingang einer 7/artelogik zusammengeschlossen. De»r ready~Äusgang des- Sin-/Ausgabe-Bausteins ist an die Wartelogik, an den Zwischenspeicher und an der shake-hand-Logik angeschlossen« Der I-ready-Ausgang des Zwischenspeichers ist mit der shake-hand-Logik, an deren dritten bidirektionalen Anschluß die Signale der Quellen Q1 bis Qn anliegen und deren zweiter bidirektionaler Anschluß mit den parallelen Einheiten verbunden ist_o Der ready"- Ausgang der shake-hand-Logik ist

/4

mit der Wartelogik, deren erster Ausgang an den rechnerinternen Bus und deren zweiter Ausgang an den £in-/Ausgabe-Baustein angeschlossen ist, verbunden» Der erste Ausgang der shake-hand-Logik ist mit dem ersten Eingang einer Fehlerbewertungslogik, deren Ausgang an den Ein-/Ausgabe-Baustein angeschlossen ist, verknüpft, wobei der zweite Eingang der Fehlerbewertungslogik mit dem Ausgang der Kopplungslogik, deren aweiter bidirektionaler Anschluß mit den parallelen Einheiten und deren dritter bidirektionaler Anschluß mit den Quellen Q 1 bis Qn verbunden ist, zusammengeschlossene, Der zweite Ausgang der shake-hand-Logik ist mit dem Zweirichtungstor verknüpft, und der dritte Ausgang der shake-hand-Logik ist an den Datenvergleicher angeschlossen, wobei der zweite Ausgang des Datenvergleichers mit dem dritten Eingang der Fehlerbewertungslogik verbunden ist»

In weiterer Ausgestaltung der Erfindung ist der vierte bidirektionale Anschluß der shake-hand-Logik mit einer ersten Zeitlogik und der vierte bidirektionale Anschluß der Kopplungslogik mit einer zweiten Zeitlogik verbunden,, Die erste und die zweite Zeitlogik ist erforderlich, wenn die Informationen von den Datenquellen Q1 bis Qn asynchron einlaufen» Der Zwischenspeicher und das gesteuerte Tor sind nicht erforderlich, wenn keine parallel arbeitenden Einheiten vorhanden sind. Der Dateneingang Qi und -ausgänge Q1 bis Qn können zu einer bidirektionalen Verbindung zusammengefaßt sein, wenn alle zu koppelnden Rechner bzw« anderen Einrichtungen bidirektionale Anschlüsse besitzen»

Die bidirektionalen Verbindungen zwischen den Blöcken der Schaltungsanordnung sind entweder unabhängige unidirektionale Verbindungen in beiden angegebenen Richtungen oder echte bidirektionale Verbindungen»

AusführungsbeisOJel

Die Erfindung soll nachstehend an einem Ausführungsbeispiel

Ζ4 I 1 ο ό

näher erläutert werden.

Die beiliegende Zeichnung zeigt:

Pig_o1 : Schaltungsanordnung zur Rechnerkopplung mit " m von η ' - Vergleich

Die erfindungsgemäße Schaltungsanordnung (Pig»1) dient zum Aufbau einer Anschlußkarte für einen Rechner eines Mehrrechnersystems und organisiert im Zusammenspiel mit dem angeschlossenen Rechner den Aufbau einer Datenübertragungsstrecke und die Übertragung von Datenwörtern« Pur Einsatzfälle mit gefordertem hohen Zuveriässigkeitsniveau ist ein Vergleich von η Eingangsdaten (davon n-1 Reserve) mit je 1-Bit möglich, während die Ausgabe von Informationen einkanalig erfolgt» Arbeiten η parallele Einheiten den gleichen Algorithmus ab, stehen damit auch η Ausgabesignale zur Verfügung«,

Die Schaltungsanordnung ist über einen Ein-/Ausgabe-Baustein 1 mit dem rechnerinternen Bus verbundene Wenn im Gesamtsystem keine Datenübertragung, für die die erfindungsgemäße Schaltungsanordnung benötigt wird, gewünscht wird, sind alle Signale zwischen der erfindungsgemäßen Schaltungsanordnung und den möglichen Kopplungsparthern inaktiv ο Wird von einer Rechneranordnung eine Datenübertragung von bzw« zu einer anderen Rechneranordnung des Systems gewünscht (Kopplungspartner), sendet erstere ein Kopplungssignal aus, das die Adresse des zu rufenden Partners enthalte Die gerufene Rechneranordnung erwidert den Ruf durch Senden eines Quittungssignals, das ebenfalls eine Quittierungsadresse enthalten kann«, Die Verknüpfung der Ruf- und Quittungssignale in der Steuersignallogik 10 ergibt die für jede Kopplung spezifischen Steuersignale, die die einzelnen Datenwege in der Schaltungsanordnung blockieren oder öffnen« Damit ist die Datenübertragung eröffnet und zwei Partner des Systems gekoppelt« Nachfolgend beginnt die wortweise Datenübertragung (i¥ort je 1-Bit) über die gekoppelte Strecke, mit Hilfe von shake-hand-Signalen, die als ready-

Signale von dem jeweiligen iüin-/Ausgabe-Baustein 1 der verbundenen Rechneranordnungen ausgegeben v/erden« Nach Sin-/Ausgabe eines Datenwortes über den Ein-/Ausgabe~ Baustein 1 ist das zugehörige ready-Signal aktiv und damit auch über die Wartelogik 6 das ?/artesignal» Die Rechneranordnung wartet auf das ready⁺-Signal seines Kopplungspartners, das das Wartesignal in den inaktiven Zustand bring und die Rechneranordnung damit das nächste Datenwort ein-/ ausgeben kann u»s«f_β bis zum Ende der Datenübertragung* Die Dauer des Y/ar te zustand es wird in der Wartelogik 6 überwacht, bei Überschreitung der festgelegten Zeit dieser Zustand beendet und über den Ein-/Ausgabe-Baustein 1 dem Rechner gemeldet«

In dem Datenvergleicher 3, in der shake-hand-Logik 8 und in der Kopplungslogik- 11 findet ein Vergleich der jeweils zusammengehörenden η Signale statt und die Auswahlsignale (" m von η "- Mehrheitsentscheid) werden in der oben beschriebenen Weise weiter verarbeitet« Voraussetzung dafür ist, daß jeweils η Rechner parallel arbeiten und redundante Informationen liefern (Datenquellen Q1 bis Qn), Treffen diese η Informationen zeitlich verschoben ein, z«B„ durch unterschiedliche Signallaufzeiten, zeitlich versetzte Programmabarbeitung, bzw· unterschiedliche Programmversionen in der Rechneranordnung, im Beispiel aus den Quellen Q1 bis Qn bestehend, wird diese Zeit durch die Zeitlogik 9*1 bzw» 9·2 in einem festgelegten Intervall ausgeglichen» Bei .einer Zeitüberschreitung wird das zu diesem Zeitpunkt gebildete Auswahlsignal ausgegeben und ein Fehlersignal zur Fehlerbewertungslogik 7 geführte Im Falle, daß vor Ablauf der festgelegten Zeit drei gleiche Eingangssignale anliegen, wird das gebildete Auswahlsignal unverzögert ausgegeben.» Die Fehlerbewertungslogik 7 erfaßt alle Einzelfehler aus dem Datenvergleicher 3> der shake-hand-Logik 8 und der Kopplungslogik 11 und speichert sie bis zur Registrierung durch den Rechner zur zentralen Meldung» Bei zwei und

mehr registrierten unterschiedlichen Einzelfehlern erfolgt die Bildung eines Mehrfachfehlersignals, das Z₀B₀ eine Unterbrechung auslöst oder zumindest eine Wiederholung des Programmlauis veranlaßt.

Eine weitere Betriebsart ist zur Erhöhung der Zuverlässig- -- keit und/oder Sicherheit bei mehreren parallel arbeitenden Rechnern vorgesehen. Es werden programmgemäß festgelegte Informationen aus den redundanten Rechnern miteinander verglichen. Dazu erfolgt in jedem Rechner die Ausgabe eines 1-Bit Datenwortes und Einsρeieherung im Zwischenspeicher 5» Im zweiten Schritt wird dieses Datenwort über die internen Verbindungen zwischen den parallel arbeitenden Einheiten zu dem Datenvergleicher 3 der parallelen Einheiten gegeben und dort verglichen. Signale, die eventuell von den externen Datenquellen anliegen, werden durch das gesteuerte Tor 4 in dieser Betriebsart blockiert«, Für diese Betriebsart existieren entsprechende shake-hand- Signale ( ready und I-ready) wie in der zuerst beschriebenen Betriebsart. Das Signal I-ready stellt dabei die Bereitschaftsmeldung für die Betriebsart " innerer Vergleich " dar«·. In Fig.··· 1 sind diese Signalwege durch die Bezeichnung ⁿ parallele Einheiten " gekennzeichnet. Für den beschriebenen " inneren Vergleich " v/erden damit die gleichen Schaltungseinheiten genutzt wie für die externe Datenübertragung* Mit der Betriebsart." innerer Vergleich " kann auch problemlos der Wiederangleicht eines reparierten Rechners zur Wiedereingliederung in die parallele Arbeitsweise erfolgen_o Dazu erhält der anzugleichende Rechner über seine Singangsyergleicher die aktuellen Daten der anderen parallel arbeitenden Einheiten und kann damit seinen Arbeitsspeicher füllen.

Ist die betrachtete Rechneranordnung selbst Datenquelle, wird mit den spezifischen Steuersignalen das Zweirichtungstor auf Ausgabe geschaltet, so daß über den Ein-/Ausgabe-Baustein 1 ein 1-Bit Datenwert einkanalig ausgegeben werden kann«

f A -4 f*

4 I Io

Bei der Betriebsart " innerer Vergleich " wird über das Zweirichtungstor 2 der Ausgabeweg gesperrt« Sind die redundanten Rechnersysteme durch bidirektionale Busieitungen gekoppelt, sind die in Pig. 1 angegebenen unidirektionalen Bin- und Ausgangsleitungen entsprechend ihrer logischen Zusammengehörigkeit zu verbinden. Mit Hilfe der kopplungsartspezifischen Steuersignale von der Steuersignallogik TO werden die durch diese Verbindung möglichen ungewollten Signalwege unterbrochen* Die in Pig« 1 eingetragenen bidirektionalen Verbindungen zwischen den einzelnen dargestellten Blöcken bestehen aus unidirektionalen Verbindungen in beiden angegebenen Richtungen oder sind " echte " bidirektionale Verbindungen, Eine zweckmäßige Realisierungsvariante der Daten- und Steuersignalvergleicher ist der Einsatz eines programmierbaren Pestwertspeichers, mit dessen Hilfe sowohl die Bildung der Auswahl- als auch der Fehlersignale erfolgt*

Claims (1)

1. ι 1 s^ 1 I j

   Erfindungsanspruch

   1. Schaltungsanordnung zur Reclmerkopplung mit " m von η "-Vergleich, dadurch gekennzeichnet, daß der erste bidirektionale Anschluß eines Sin-/Ausgäbe-Bausteins (1) mit einem rechnerinternen Bus verbunden ist, der zweite bidirektionale Anschluß des Ein-/Ausgabe-Bausteins (1) an einem Zweirichtungstor (2) und einem Zwischenspeicher^) angeschlossen ist, wobei der Ausgang des Zweirichtungstores (2) mit den Quellen Q1 bis Qn zusammengeschlossen ist, der erste Eingang des Zweirichtungstores (2) mit dem ersten Ausgang eines Datenvergleichers (3) verknüpft ist und am ersten Eingang des Datenvergleichers (3) die Daten der parallelen Einheiten anliegen, der zweite Eingang des Datenvergleichers (3) mit einem Zwischenspeicher (5)» einem gesteuerten Tor (4) und den parallelen Einheiten verknüpft ist, wobei am gesteuerten Tor (4) die Daten der Quelle Qi anliegen, der dritte bidirektionale Anschluß des Ein-/Ausgabe-Bausteins (1) mit der Steuersignallogik (10) und einer Kopplungslogik (11) verbunden ist, der Ausgang der Steuersignallogik (10) mit dem ersten bidirektionalen Anschluß einer shake—hand-Logik (S), d,em Zwischenspeicher (5), dem zweiten Eingang des Zweirichtungstors (2), dem dritten Eingang des Datenvergleichers (3)? dem gesteuerten Tor (4) und dem ersten Eingang einer Wartelogik (6) zusammengeschlossen ist, der ready-Ausgang des Ein-/Ausgabe-Bausteina, (1) an die. Wartel.ogik (6), an den. Zwischenspeicher (5) und an der shake-hand-Logik (8) angeschlossen ist, der 1-ready-Ausgang. des" Zwischenspeichers-^ (5), mit der shake-hand-Logik (S), an deren dritten bidirektionalen Anschluß die Signale der Quellen Q1 bis Qn anliegen und deren zweiter bidirektionaler Anschluß mit den parallelen Einheiten verbunden ist, zusammengeschlossen, der ready'-Ausgang der shake-hand-Logik (S) mit der V/artelogik (6), deren erster Ausgang an den rechnerinternen Bus und deren zweiter Ausgang an den Ein-/Ausgabe-Baustein (1) ang es" chi ο ssen ist, verbunden ist, der erste

   *- ' ^f> t U O '{J - 10 -

   Ausgang der shake-hand-Logik (8) mit dem ersten Eingang einer Fehlerbewertungslogik (7), deren Ausgang an den Ein-/Ausgabe-3austein (1) angeschlossen ist, verknüpft ist, wobei der zweite Eingang der Pehlerbewertungslogik (7) mit dem Ausgang der Kopplungslogik (11),- deren zweiter bidirektionaler Anschluß mit den parallelen Einheiten und deren dritter bidirektionaler Anschluß mit den Quellen QI bis Qn verbunden ist, zusammengeschlossen ist, der zweite Ausgang der shake-hand-Logik (8) mit dem Zweirichtungstor (2) verknüpft ist und der dritte Ausgang der shake-hand-Logik (δ) an den Datenvergleicher (3) angeschlossen ist, wobei der zweite Ausgang des Datenvergleichers (3) mit dem dritten Eingang der Pehlerbewertungslogik (7) verbunden ist.

   ο Schaltungsanordnung zur Rechnerkapplung mit " m von η "-Vergleich nach Punkt 1, dadurch gekennzeichnet, -daß der vierte bidirektionale Anschluß der shake-hand-Logik (8) mit einer ersten Zeitlogik (9*1) und der vierte bidirektionale Anschluß der Kopplungslogik (11) mit einer zweiten Zeitlogik (9*2) verbunden ist«

   Hierzu 1 Seite Zeichnung