DD143843B1 - THRESHOLD SWITCH WITH CONSTANT DELAY TIME - Google Patents
THRESHOLD SWITCH WITH CONSTANT DELAY TIME Download PDFInfo
- Publication number
- DD143843B1 DD143843B1 DD21304379A DD21304379A DD143843B1 DD 143843 B1 DD143843 B1 DD 143843B1 DD 21304379 A DD21304379 A DD 21304379A DD 21304379 A DD21304379 A DD 21304379A DD 143843 B1 DD143843 B1 DD 143843B1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- output
- operational amplifier
- input
- gate
- diode
- Prior art date
Links
Description
21 3 ОД 321 3 ОД 3
Schwe11wertschalter mit konstanter VerzögerungszeitFloat value switch with constant delay time
Anwendungsgebiet der ErfindungField of application of the invention
Die Erfindung betrifft Schwellwertschalter mit konstanter Verzögerungszeifc für Überwachungseinrichtungen. Sie ist vorzugsweise geeignet für den Netzschutz und den Maschinenschutz, bei denen die zu überwachende Meßgröße (vorzugsweise Strom) nach sprunghafter Veränderung Ausgleichsvorgängen unterliegt und die schließlich in den zu überwachenden Zustand übergeht». Sie betrifft insbesondere überwachungseinrichtungen, die dreipolig ausgeführt sind und für die PhasensaLektion nicht erforderlich ist (z. B. Hochstromanregungen des unabhängigen Überstromzeitscnutzes). Bei Anwendung von Stronv/andlern kann zudem, in Verbindung mit Zeitkonstanten des zu überwachenden Systems, infolge Sättigungsverhalten der Wandler, eine vorübergehende Reduzierung des durch den Wandler abgebildeten EingangsStroms auftreten. Die Ausgleichsvorgänge können somit sowohl zu einer vorübergehenden Erhöhung und folgender Reduzierung der abgebildeten Meßgröße führen.The invention relates to threshold value switches with constant delay time for monitoring devices. It is preferably suitable for network protection and machine protection, in which the measured variable to be monitored (preferably current) is subject to compensatory processes after a sudden change and which finally changes to the state to be monitored ». In particular, it relates to monitoring devices which are designed with three poles and are not required for the phase sequence (eg high-current excitations of the independent overcurrent timeout). In addition, with the use of current converters, in conjunction with time constants of the system to be monitored, due to saturation behavior of the transducers, a temporary reduction in the input current imaged by the converter may occur. The balancing operations can thus lead both to a temporary increase and subsequent reduction of the measured variable shown.
Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions
Bekannt sind Schwellwertschalter, die eine bestimmte Ansprechzeit aufweisen, welche durch ein besonderes Zeitgiied gebildet wird. So wird zum Beispiel in der OS 2 4-53 933 ein elektroni-э sches Meßrelais mit einem Zeitglied beschrieben, das mit der Netzfrequenz intermittierend beaufschlagt und so allmählich zurückgestellt wird.Known threshold switches that have a certain response time, which is formed by a special Zeitgiied. Thus, for example, in OS 2 4-53 933 an electronic measuring relay with a timer is described, which is acted upon intermittently with the network frequency and so gradually reset.
Bekannt ist insbesondere, daß das Zeitglied nach Ablauf der Ansprechzeit (Zeitverzögerung) nur dann eine Durchschaltung vor-It is known, in particular, that the timer can only be switched through after the response time (time delay) has elapsed.
-ö. I)EZ.-o. I) EZ.
213 ОД 3 _2_213 ОД 3 _ 2 _
nimmt, wenn die Anregung fortdauert; das wird durch eine UND-Verknüpfung des direkten und des verzögerten Signals erzielt. Derartige Zeitglieder werden durch einfache oder periodische' Kondensatoraufladungen nach überschreiten der Ansprechschwelle gebildet. (ASG Katalog Meßrelais-Schutsrelais in Einschubtechnik) Die bekannten Lösungen berücksichtigen, daß dynamische Vorgänge in zu überwachenden Systemen nicht zu Abschaltungen führen," wenn die statische Meßgröße nicht den Schwellwert erreicht. Sie berücksichtigen jedoch nicht, daß hierbei in Wandlern Sättigungserscheinungen auftreten können, wodurch die Meßgröße nach einer ersten Überschreitung des Schwellwertes wieder zeitweise auf unkritische v7erte absinken kann. Erfolgt z. B. ein vorübergehender Rückgang der übertragenen Meßgröße, infolge TCandlersättigung, so wird durch die UND-Verknüpfung eine Anregung vermieden} beim 7/iedererscheinen der Meßgröße wird die Einrichtung neu beaufschlagt, d. h. das Zeitglied wird von neuem wirksam. Die Anregung wird also mindestens insgesamt um die Verzögerung durch das Zeitglied und um die Dauer der Wandlersättigung verzögert.takes if the suggestion continues; this is achieved by ANDing the direct and delayed signals. Such timers are formed by simple or periodic capacitor charging after exceeding the threshold. The known solutions take into account that dynamic processes in systems to be monitored do not lead to shutdowns "when the static measured variable does not reach the threshold value, but they do not take into account that saturation phenomena can occur in transducers If, for example, there is a transient decrease in the transmitted measured variable as a result of TCandler saturation, an excitation is avoided by the AND operation The device is newly applied, ie the timer is effective again, so the excitation is delayed at least in total by the delay through the timer and by the duration of the converter saturation.
Nachteilig ist die Addition der Verzögerungs- und Sättigungszeiten, wodurch eine erforderliche Schnellabschaltung verzögert wird.A disadvantage is the addition of the delay and saturation times, whereby a required rapid shutdown is delayed.
Die Ansprechzeiten sind nicht konstant, sondern bei Wandlersättigungen unvorhersehbar verlängert.The response times are not constant but unpredictably prolonged at saturation.
Die nicht konstante Ansprechzeit ist außerdem für den Einsatz in Staffelzeiuen für den Selektivschutz ungünstig, da hier konstante Ansprechzeiten Voraussetzung sind.The non-constant response time is also unfavorable for use in staggering for the selective protection, since constant response times are a prerequisite.
Ziel der ErfindungObject of the invention
Die Erfindung hat das Ziel, eine konstante Zeitverzögerung einzuhalten unabhängig davon, ob innerhalb der Verzögerungszeit ein Rückgang der Meß spannung durch Y.'andlersättigung erfolgt oder nicht sowie einen möglichst geringen Auf wand zu erzielen.The invention aims to comply with a constant time delay regardless of whether or not within the delay time, a decrease in the measuring voltage by Y.'andlersättigung and to achieve the lowest possible on wall.
21 3 ОД 321 3 ОД 3
Darlegung des Wesens der ErfindungExplanation of the essence of the invention
Der Erfindung liegt die Aufgabe zugrunde, einen Schwellwertschalter mit konstanter Verzögerungszeit zu entwickeln, dessen durch ein Zeitglied erzeugte Verzögerungezeit nicht durch vorübergehenden Rückgang der Meßspannung innerhalb der Verzögerungszeit beeinflußt werden kann.The invention has for its object to develop a threshold with a constant delay time, the delay time generated by a timer can not be influenced by a temporary decrease in the measured voltage within the delay time.
Aufgabe ist weiterhin, daß als Meßspannungen Gleichspannungen, Wechselspannungeii oder pulsierende Gleichspannung anwendbar sind·It is furthermore an object that DC voltages, AC voltage or pulsating DC voltage are applicable as measuring voltages.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß einem als unverzögerten. Schwellwertschalter wirksamen Operationsverstärker ein Zeitglied und ein getri^gerter Schaltverstärker mit einem negierenden und einem nicht negierenden Ausgang nachgeschaltet ist. Eine Meßspannung ist auf den invertierenden Eingang und eine Referenzspannung auf den nichtinvertierenden Eingang des Operationsverstärkers geführt, weiterhin sind der Ausgang des Operationsverstärkers und ein bezüglich des Eingangs nicht negierter Ausgang des Schaltverstärkers mit den Eingängen eines ODER-Gliedes und dessen Ausgang sowie die Referenzspannungsquelle mit den Eingängen eines UliD-Gliedes verbunden. Der Ausgang dieses UND-Gliedes ist mit dem nicht invertierenden Eingang des Operationsverstärkers verknüpft. Das Zeitglied bewirkt nach einer bestimmten Verzögerungszeit ein Durchschalten des Schaltverstärkers und ist weiterhin so aufgebaut, daß mit dem Rückgang der Beaufschlagung durch den Operationsverstärker die sofortige Rückkehr in den Ausgangszustand vollzogen wird. Die Aufgabe kann auch dadurch gelöst werden, daS der Ausgang des Operationsverstärkers und der bezüglich des Eingangs nicht negierte Ausgang des Schaltverstärkers mit den Eingängen eines NOR-Gliedes verbunden sind und daß dessen Ausgang so.vie die Meßspannungsquelle mit den Eingängen eines ODER-Gliedes verbunden sind. Dessen Ausgang ist mit dem invertierenden Eingang des Operationsverstärkers verbunden.According to the invention the object is achieved in that one as undelayed. Threshold value effective operational amplifier, a timer and a trated gerging amplifier with a negative and a non-negating output is connected downstream. A measuring voltage is fed to the inverting input and a reference voltage to the non-inverting input of the operational amplifier, further the output of the operational amplifier and a non-negated output of the switching amplifier with the inputs of an OR gate and its output and the reference voltage source with the inputs connected to a UliD member. The output of this AND gate is linked to the non-inverting input of the operational amplifier. The timer causes after a certain delay time a switching of the switching amplifier and is further constructed so that with the decrease in the application of the operational amplifier, the immediate return to the initial state is completed. The object can also be achieved in that the output of the operational amplifier and the output of the switching amplifier not negated with respect to the input are connected to the inputs of a NOR gate and that its output so.vie the Meßspannungsquelle are connected to the inputs of an OR gate , Its output is connected to the inverting input of the operational amplifier.
Diese logischen Rückkopplungen auf den Eingang des nicht invertierenden bzw. auf den Eingang' de*s invertierenden Eingangs des Operationsverstärkers bewirken nach einer ersten Überschreitung der Referenzspannung eine Selbsthaltung des eingenommenenThese logic feedbacks to the input of the non-inverting or to the input 'de * s inverting input of the operational amplifier cause after a first exceeding of the reference voltage latching of the occupied
213 ОД 3 -4-213 ОД 3 -4-
Schalt zustande s des Operationsverstärkers bis zum Ablauf der Verzögerungs2eit und eine Ausgabe der Ausgangssignale dann, wenn zu diesem Zeitpunkt die Referenzspannung weiterhin überschritten istφ Mit Rückgang der Meßspannung erfolgt eine Umkehrung der Ausgangssignale unmittelbar. Ist nach Ablauf der Verzögerungszeit die Referenzspannung unterschritten, so entsteht lediglich an den Ausgängen des erfindungsgemäßen Schwellwertschalters ein Nadelimpuls, der durch geringfügige Dämpfungsmaßnahmen unwirksam gemacht v/erden kann· Gemäß einer Ausführungsvariante wird die Aufgabe mit geringstem Aufwand dadurch gelöst, daß der Ausgang eines Operationsverstärkers über einen Widerstand mit der Basis eines Transistors und dessen Kollektor mit dem positiven Pol einer Spannungsquelle verbunden ist. Der Emitter ist über eine Diode in Flußrichtung und einen Kondensator mit dem negativen Pol der Spannungsquelle verbunden· Parallel zum Kondensator ist ein Spannungsteiler geschaltet, dessen Verbindungspunkt der beiden Widerstände einen an sich bekannten ziveistufigen getriggerten Schaltverstärker ansteuert. Der Ausgang des Operationsverstärkers sowie der nicht negierte Ausgang des Schaltverstärkers ist mit der Reihenschaltung von zwei Widerständen verbunden, dessen Verbindungspunkt über eine Diode in Plußrichtung mit dem nicht invertierenden Eingang des Operationsverstärkers verbunden ist· Der Ausgang des Operationsverstärkers ist weiterhin über einen Schaltwiderstand, einen Lastwiderstand und einer Diode in Sperr-Richtung mit dem nicht invertierenden Eingang des Operationsverstärkers verbunden. Der Verbindungspunkt der beiden Widerstände ist über eine Diode in Sperr-Richtung mit einem Bezugspotential für Meß- und Referenzspannung verbunden. Der nicht invertierende Eingang des Operationsverstärkers ist weiterhin über eine Diode in Sperr-Richtung mit diesem Bezugspotential verbunden. Die Meßspannungsquelle ist mit dem invertierenden Eingang und die Referenzspannungsquelle ist über einen Vorwidorstand mit dem nicht invertierenden Eingang des Operationsverstärkers verbunden. Der Innenwiderstand der Meßspannungsquelle ist vorzugsweise gleich dem Vorwiderstand.Switching state s of the operational amplifier until the expiration of the delay 2eit and an output of the output signals, if at this time, the reference voltage is still exceeded with a decrease in the measured voltage, a reversal of the output signals occurs immediately. If, after the delay time has passed, the reference voltage is undershot, the result is merely a needle pulse at the outputs of the threshold switch according to the invention, which can be rendered ineffective by slight damping measures. According to one embodiment variant, the object is achieved with the least possible effort by switching over the output of an operational amplifier a resistor is connected to the base of a transistor and its collector is connected to the positive pole of a voltage source. The emitter is connected via a diode in the flow direction and a capacitor to the negative pole of the voltage source · Parallel to the capacitor, a voltage divider is connected, the connection point of the two resistors drives a known zivistufigen triggered switching amplifier. The output of the operational amplifier and the non-negated output of the switching amplifier is connected to the series connection of two resistors whose connection point is connected via a diode in the direction of the non-inverting input of the operational amplifier · The output of the operational amplifier is further via a switching resistor, a load resistor and a diode in the reverse direction connected to the non-inverting input of the operational amplifier. The connection point of the two resistors is connected via a diode in the blocking direction to a reference potential for measuring and reference voltage. The non-inverting input of the operational amplifier is further connected via a diode in the reverse direction with this reference potential. The measuring voltage source is connected to the inverting input and the reference voltage source is connected via a Vorwidorstand with the non-inverting input of the operational amplifier. The internal resistance of the measuring voltage source is preferably equal to the series resistor.
21 3 ОД 3 _5_21 3 ОД 3 _ 5 _
Wird ein Arbeitswiderstand für den negierenden Ausgang des Schaltverstärkers durch, ein Relais ersetzt, so ist erfindungsgemäß parallel zum Relais die Reihenschaltung eines Kondensators und einer Diode angeordnet. Parallel zum Kondensator ist ein Widerstand geschaltet. Die Flußrichtung der Diode entspricht hierbei der Flußrichtung des Relaisstrozaes. Schaltmaßnahmen zur Vermeidung der Induktionsspannungen sind allgemein bekannt und hier nicht dargestellt,If a load resistor for the negative output of the switching amplifier, replaced by a relay, according to the invention, the series connection of a capacitor and a diode is arranged parallel to the relay. A resistor is connected in parallel with the capacitor. The direction of flow of the diode in this case corresponds to the direction of flow of Relaisstrozaes. Switching measures to avoid the induced voltages are well known and not shown here,
Ausführungsbeispielembodiment
Die Erfindung soll anhand von Ausführungsbeispielen näher erläutert werden: Es bedeuten:The invention will be explained in more detail with reference to exemplary embodiments:
Fig· 1: Blockschema 1 der ErfindungFIG. 1: Block diagram 1 of the invention
Fig· 2: Funktion des Zeitgliedes, Blockierungszeit t« Fig· 3: Funktion des UND-GliedesFig. 2: Function of the timer, blocking time t "Fig. 3: Function of the AND gate
Fig. 4: Blockschema 2 der Erfindung mit gleichartiger WirkungFig. 4: Block diagram 2 of the invention with similar effect
Fig· 5: Funktionsablauf für kurzfristige Überschreitung der ReferenzspannungFIG. 5: Function sequence for short-term exceeding of the reference voltage
Fig· 6ί Funktionsablttuf für langfristige Überschreitung der ReferenzspannungFig. 6ί Funktionsablttuf for long-term exceeding the reference voltage
Fig· 7: Stromlaufplan zum Blockschema 1 Fig· 8: Schaltaiaßnahme für RelaisausgangFig. 7: Circuit diagram for the block diagram 1 Fig. 8: Schaltaiaßnahme for relay output
Das Blockschema 1 der Erfindung (Fig. 1) enthält einen unverzögerten Schwellwertschalter 2, bestehend aus einem Operationsverstärker 19 rait Hystereseaufschaltung. Dessen Ausgang 13 ist über ein Zeitglied 3 ait einem Schaltverstärker 4, mit einem negierten Ausgang 12 und einem nicht negierten Ausgang 11, verbunden. Die Ausgänge 13 des Schwellwertschalters 2 und 11 des Schaltverstärkers 4 sind mit den Eingängen eines ODER-Gliedes 5 verbunden, dessen Ausgang und der einer Referenzspannungsquelle 1 mit den Eingängen eines UHD-Gliedes 6 verknüpft sind. Der Ausgang* 15 dieses UND-Gliedes 6 ist mit dem nicht invertierenden Eingang 10 des Operationsverstärkers verbunden. Die MeßSpannungsquelle 14 ist mit dem invertierenden Eingang 9 des Operationsverstärkers verbunden· Hinsichtlich der Rückgangszeit und des Aufwandes vorteilhafteBlock diagram 1 of the invention (FIG. 1) contains an instantaneous threshold value switch 2, consisting of an operational amplifier 19 with hysteresis connection. Its output 13 is connected via a timer 3 ait a switching amplifier 4, with a negated output 12 and a non-negated output 11. The outputs 13 of the threshold switch 2 and 11 of the switching amplifier 4 are connected to the inputs of an OR gate 5 , whose output and a reference voltage source 1 are connected to the inputs of a UHD element 6. The output * 15 of this AND gate 6 is connected to the non-inverting input 10 of the operational amplifier. The measuring voltage source 14 is connected to the inverting input 9 of the operational amplifier · With regard to the reduction time and the cost advantageous
21 3 (U 3 -6-21 3 (U 3 -6-
hoch.be laste te Wandler werden, nach anfänglich richtiger übertragung der ersten Amplitude, bei durch Netzzeitkonstanten verlagerten Kurzschlußströmen vorübergehend gesättigt, wodurch eine Reduzierung eintritt.After the initially correct transmission of the first amplitude, transducers are temporarily saturated, with short-circuit currents displaced by mains time constants, whereby a reduction occurs.
Die erfindungsgemäße Lösung benutzt diese erste Amplitude für den Start des Zeitgliedes, dessen Zeitablauf durch vorübergehende Reduzierungen nicht unterbrochen werden kann.The solution according to the invention uses this first amplitude for the start of the timer whose timing can not be interrupted by temporary reductions.
Fig. 2 zeigt die Funktion des Zeitgliedes 3· Bei Rückgang des Ausgangssignals A 13 folgt nach einer Blokkierungszeit t-g die Aktivierung des Ausgangs signals A 11 des Schaltverstärkers 4; steht das Ausgangssignal A 13 wieder an, so folgt gleichzeitig die Rückstellung des Zeitgliedes, d. h· Rückgang des Ausgangssignals A 11.Fig. 2 shows the function of the timer 3 · When the output signal A 13 falls after a blocking time t-g follows the activation of the output signal A 11 of the switching amplifier 4; If the output signal A 13 is restored, then the reset of the timer follows at the same time, ie. h · Decrease of the output signal A 11.
Fig· 3 zeigt die Funktion des UND-Gliedes 6. Liegt die UND-Bedingung nicht vor, so ist das Ausgangs signal A 15 negativ bezüglich eines Bezugspotentials M für Meß- und Referenzspannung; hierdurch wird mit Sicherheit auch bei fallender Meßspannung im Falle der fehlenden ГОШ-Bedingung ein Ausgangssignal A 13 = O erzielt. Beim Vorliegen der UND-Bedingung ist das Ausgangssignal A 15 mit der Referenzspannung R identisch.Fig. 3 shows the function of the AND gate 6. If the AND condition is not present, the output signal A 15 is negative with respect to a reference potential M for measuring and reference voltage; As a result, an output signal A 13 = O is certainly achieved even in the case of a falling measuring voltage in the case of the missing ГОШ condition. When the AND condition is present, the output signal A 15 is identical to the reference voltage R.
Fig. 4 zeigt ein weiteres Blockschema 2 zur erfindungsgemäßen Lösung der Aufgabe. Statt eines UND-Gliedes, dessen Ausgang den nicht invertierenden Eingang 10 des Operationsverstärkers 19 beaufschlagt, tritt ein ODER-Glied 8. Dessen Ausgang ist mit dem invertierenden Eingang 9 des Operationsverstärkers 19 und dessen Eingänge mit der Meß Spannungsquelle 14 sowie mit dem Ausgang eines NOR-Gliedes 7 verbunden, das anstelle eines ODJSR-Gliedes 5 tritt·4 shows a further block diagram 2 for solving the problem according to the invention. Instead of an AND gate whose output is applied to the non-inverting input 10 of the operational amplifier 19, an OR gate 8 occurs. Its output is connected to the inverting input 9 of the operational amplifier 19 and its inputs to the measuring voltage source 14 and to the output of a NOR Member 7, which occurs in place of an ODJSR member 5 ·
Fig· 5 zeigt den Funktionsablauf für den Fall, daß eine letzte Überschreitung der Referenzspannung innerhalb der Blockierungszeit des Zeitgliedes 3 stattfindet; fcan^ tB im A 11, t-Diagramm« Das Diagramm R-E 14, t zeigt die Schaltbedingungen für den Operationsverstärker 19» dessen Ausgangssignal A I3 das A ІЗ» t-Diagramm zeigt. Das Ausgangssignal A 11 (Ausgangssignal der gesamten Einrichtung) tritt nach der Blockierungszeit tß auf (A 11, t-Diagramm). Zunächst ist die ODER-Bedingung, durch Ausgang 12 und 11 gesteuert, nicht erfüllt und das AusgangssignälFIG. 5 shows the functional sequence for the case in which a last exceeding of the reference voltage takes place within the blocking time of the timer 3; fc at t ^ B in A 11, t-diagram "The diagram RE 14, t denotes the switching conditions for the operational amplifier 19 'whose output signal A I3 shows the ІЗ A» t-diagram. The output signal A 11 (output signal of the entire device) occurs after the blocking time t ß (A 11, t-diagram). First, the OR condition, controlled by outputs 12 and 11, is not met and the output signal
213 ОД 3213 ОД 3
А 5 schaltet das UND-Glied б gemäß Funktionsdiagramm Fig. 3 auf ein negatives Potential Δ.15· Das A 15 - E 14, t-Diagramm zeigt die weitere Schaltbedingung für den Operationsverstärker 19» wodurch das ursprüngliche R-E 14-Diagramm aufgehoben istφ Ersichtlich ist, daß ein Rückgang der Meßspannung bis auf Null diesen Zustand der Selbsthaltung nicht beeinflussen kann. Innerhalb der Blockierungszeit tß kann daher die Meßspannung E 14-, etwa durch Sättigung eines Wandlers, nach einer ersten Überschreitung der Referenzspannung in beliebiger Weise bis zum Verschwinden zurückgehen, ohne den durch Selbsthaltung gekennzeichneten Schaltzustand zu verändern· Nach Ahlauf der Blockierungszeit t£ erfolgt die Ansteuerung des Schaltverstärkers 4, dessen Ausgangssignal A 11 aktiviert wird. Der Ausgang des ODER-Gliedes 5 (& 5t t-Diagramm) bewirkt, daß das Ausgangsßignal A '15 wieder das Potential der Referenzspannung R annimmt (Funktion des UND-Gliedes 6, Fig. 3)« Das E 14-R t-Diagramm ist wieder gültig. Da jedoch inzwischen die Referenzspannung R wieder unterschritten ist, wird entsprechend dem R-E 14, t-Diagramm das Ausgangssignal A I3 aktiviert. Gemäß der Funktion des Zeitgliedes 3i Fig. 2, erfolgt der sofortige Rückgang des Signals A 11 des Schaltverstärkers 4. Die Anordnung ist in den Ausgangszustand zurückgekehrt. In Fig. 5 ist der logische Ablauf der Schaltzustände zeitgleich stark gedehnt dargestellt; der über die Zeit Δ-t entstehende Impuls des Ausgangssignals A ist <1 ms (Nadelimpuls) und kann für folgende Einrichtung durch geringfügige Dämpfungsmaßnahmen unwirksam gemacht werden.А 5 switches the AND gate б according to functional diagram Fig. 3 to a negative potential Δ.15 · The A 15 - E 14, t-diagram shows the further switching condition for the operational amplifier 19 »whereby the original RE 14 diagram is lifted φ is that a decrease in the measured voltage to zero can not affect this state of latching. Within the blocking time t ß therefore, the measuring voltage E 14, such as by saturation of a transducer, to go back to a first exceeding of the reference voltage in an arbitrary manner until disappearance without changing the switching state characterized by latching · After Ahlauf blocking time t £ carried the Control of the switching amplifier 4, the output signal A 11 is activated. The output of the OR gate 5 (& 5 t t-diagram) causes the Ausgangssignal A '15 again assumes the potential of the reference voltage R (function of the AND gate 6, Fig. 3) "The E 14-R t- Chart is valid again. However, since the reference voltage R has now fallen below again, according to the RE 14, t-diagram, the output signal A I3 is activated. According to the function of the timer 3i Fig. 2, the immediate fall of the signal A 11 of the switching amplifier 4 takes place. The arrangement has returned to the initial state. In Fig. 5, the logic flow of the switching states is simultaneously shown greatly stretched; the resulting over the time .DELTA.-t pulse of the output signal A is <1 ms (needle pulse) and can be made ineffective for the following device by slight attenuation measures.
Ist etwa ein Kurzschlußstrom infolge von Netzzeitkonstanten verlagert und wird lediglich hierdurch eine Überschreitung der Referenzspannung R bewirkt, so erfolgt keine Anregung, d. h. kein Ausgangssignal A 11.If, for example, a short-circuit current is displaced as a result of mains time constants and if this causes the reference voltage R to be exceeded, then no excitation takes place; H. no output signal A 11.
Fig. 6 zeigt den Funktionsablauf für den Fall, daß eine letzte Überschreitung der Referenzspannung in beliebiger Zeit nach der Blockierungszeit tß des Zeitgliedes 3 stattfindet; tan > tB im E £4, t-Diagramm·Fig. 6 shows the functional sequence for the case that a last exceeding of the reference voltage in any time after the blocking time t ß of the timer 3 takes place; t an > t B in the E £ 4, t-diagram
Die Funktion- nach einer ersten Anregung zeigt Fig. 5· Nach Ablauf der Blockierungszeit tß erfolgt die iiktivierung des Ausgangs 11 des Schaltverstärkers 4. Über den Ausgang 5 erfolgtThe function after a first excitation is shown in FIG. 5. After the blocking time t β has elapsed, the output 11 of the switching amplifier 4 is deactivated
213 ОД 3213 ОД 3
die Gleichsetzung von 15 mit R (wie Fig. 5). Da hier jedoch die Schaltbedingung (R-14, t-Diagramm)' für den Operationsverstärker fortbesteht, ändert sich das Ausgangssignal 13 nicht und der bereits aktivierte Ausgang 11 des Schaltverstärkers bleibt bestehen. Erfolgt nach t > t-r, Rückgang von Signal Ethe equation of 15 with R (as in FIG. 5). Since, however, the switching condition (R-14, t-diagram) 'for the operational amplifier continues to exist here, the output signal 13 does not change and the already activated output 11 of the switching amplifier persists. If after t> t-r, signal E declines
an .оto .O
(E 14, t-Diagramm), so bewirkt die Schaltbedingung (R-E 14, t-Diagramm) für den Operationsverstärker 19 die Aktivierung des Ausgangs 13» wodurch zufolge des Funktionsdiagramms für das Zeitglied 3i Fig. 2, die sofortige Rückstellung von Signal A 11 erfolgt. Die Anregung erfolgte somit über die Zeit ^eTT fc-r,· Bewirkt also nach Ablauf der Blockierungszeit der sta-(E 14, t-diagram), the switching condition (RE 14, t-diagram) for the operational amplifier 19 causes the activation of the output 13 », thus according to the functional diagram for the timer 3i Fig. 2, the immediate return of signal A 11th he follows. The excitation thus took place over time ^ eTT fc-r, ie, after the blocking time has elapsed, causes
βη Jjβη yy
tionäre Wer des Kurzschlußstromes eine Überschreitung der Referenzspannung R, so erfolgt nach Ablauf der Blockierungszeit tg eine Anregung.If the short-circuit current exceeds the reference voltage R, an excitation occurs after the blocking time tg has elapsed.
Das Blockschema 2, Fig. 4, weist bezüglich der Ausgangssignale A 11 und 12 die gleichen Funktionen (Fig. 5, Fig. 6) wie die des Blockschemas 1 in Fig. 1 auf·Block diagram 2, FIG. 4, has the same functions (FIGS. 5, 6) as those of block diagram 1 in FIG.
Fig. 7 zeigt den Stromlaufplan des ersten Blockschemas. Der Ausgang 13 eines Operationsverstärkers 19, der mit einer stabilisierten Spannung Ug betrieben wird, ist über einen Widerstand 25 mit einem Zeitglied 3 verbunden, dessen Eingang die Basis eines Transistors 26 ist. Dessen Kollektor ist mit einer Spannung + Ug beaufschlagt und der Emitter über eine Diode 27 und einen Kondensator 28 mit dem negativen Pol der Betriebsspannung - Ug verbunden. Farallel zum Kondensator 28 ist die Reihenschaltung der Widerstände, 29 und 30 angeordnet. Der Verbindungspunkt ist an die Basis des Transistors 31» gegebenenfalls über einen nicht dargestellten Emitterfolger, geführt. Dieser ist Bestandteil eines an sich bekannten getriggerten Schaltverstärkers mit einem Koppelwiderstand 33 und den Arbeitswiderständen 32 und 36, einem Basiswiderstand 34 sowie einem Transistor 35· Die Meßspannungsquelle 14 und die Referenzspannungsquelle 1 beziehen sich auf ein Bezugspotential M; den Unterschied zum Potential - U„ erzeugt der Widerstand 41 oder andere Bauelemente. Der unverzögerte Schwellwertschalter entsteht durch eine Hystereseaufschaltung auf den nicht invertierenden Eingang des Operationsverstärkers 19. Der ausgang ist über einen Schaltwiderstand 21, einen ArbeitswiderstandFig. 7 shows the circuit diagram of the first block diagram. The output 13 of an operational amplifier 19, which is operated with a stabilized voltage Ug, is connected via a resistor 25 to a timer 3 whose input is the base of a transistor 26. Whose collector is subjected to a voltage + Ug and the emitter connected via a diode 27 and a capacitor 28 to the negative pole of the operating voltage - Ug. Farallel to the capacitor 28, the series connection of the resistors 29 and 30 is arranged. The connection point is guided to the base of the transistor 31 »optionally via an emitter follower, not shown. This is part of a known triggered switching amplifier with a coupling resistor 33 and the load resistors 32 and 36, a base resistor 34 and a transistor 35 · The measuring voltage source 14 and the reference voltage source 1 refer to a reference potential M; the difference to the potential - U "creates the resistor 41 or other components. The undelayed threshold is created by a Hystereseaufschaltung on the non-inverting input of the operational amplifier 19. The output is a switching resistor 21, a load resistor
21 3 ОД 3 _9 _21 3 ОД 3 _ 9 _
und einer Diode 24· in Sperr-Richtung mit dem Eingang 10 des Operationsverstärkers 1у verbunden.and a diode 24 in the reverse direction is connected to the input 10 of the operational amplifier 1u.
Eine Kompensationsdiode 23 ist zwischen dem Verbindungspunkt der Widerstände 21 und 22 und dem Bezugspotential M in Sperr-Richtung geschaltet. Das ODER-Glied 5 und das UND-Glied б (Pig· 1) werden durch die Verbindung des Ausgangs 13 des Operationsverstärkers und des Kollektors des Transistors 31 mit der Reihenschaltung der Widerstände 37 und. 3S» dessen Verbindungspunkt über eine Diode 39 in Sperr-Richtung mit dem nicht invertierenden Eingang 10 des Operationsverstärkers verbunden ist und durch eine Diode 40, die in Flußrichtung das Bezugspotential M mit dem Eingang 10 verbindet, dargestellt. Die Referenzspannungsquelle 1 ist über einen Vorwiderstand 20 mit dem nicht invertierenden Eingang 10 des Operationsverstärkers verbunden.A compensation diode 23 is connected between the connection point of the resistors 21 and 22 and the reference potential M in the reverse direction. The OR gate 5 and the AND gate б (Pig · 1) are connected by the connection of the output 13 of the operational amplifier and the collector of the transistor 31 with the series circuit of the resistors 37 and. 3S »whose connection point is connected via a diode 39 in the reverse direction with the non-inverting input 10 of the operational amplifier and by a diode 40 which connects the reference potential M in the flow direction with the input 10, is shown. The reference voltage source 1 is connected via a series resistor 20 to the non-inverting input 10 of the operational amplifier.
Der Kondensator 28 ist normalerweise über den Emitterfolger 26 mit einer stabilisierten Spannung Ug verknüpft, da der Eingang 10 das höhere Potential aufweist. Überschreitet das Eingangssignal E 14- die Referenzspannung R, so weist der Ausgang I3 das Potential von - Ug auf und der Kondensator 28 entlädt sich über die Widerstände 29 und 30 sowie über die Basis-Emitter-Strecke des Transistors 31· Nach Ablauf der durch U„ und durch die Parameter der genannten Elemente bestimaten Blockierungszeit, wird der bis dahin durchgeschaltete Transistor y\ stromlos und der Schaltverstärker 4 schaltet infolge der Triggerung (Widerstand 33) plötzlich um.The capacitor 28 is normally connected via the emitter follower 26 with a stabilized voltage Ug, since the input 10 has the higher potential. Exceeds the input signal E 14- the reference voltage R, the output I3 has the potential of - Ug and the capacitor 28 discharges through the resistors 29 and 30 and via the base-emitter path of the transistor 31 · After the passage through U "And by the parameters of said elements bestimaten blocking time, the previously switched through transistor y \ is de-energized and the switching amplifier 4 switches due to the triggering (resistor 33) to suddenly.
Nimmt der Ausgang I3 das Potential Ug an, so wird über den Emitterfolger 26 der Kondensator durch die niederohaiige Betriebsspannungsquelle Ug momentan aufgeladen. Es kann also nur dann der Schaltverstärker 4- betätigt werden^ wenn zu diesem Zeitpunkt noch die Bedingung E 14· R besteht; anderenfalls wird das Zeitglied vorher zurückgestellt und die Beaufschlagung dec Schaltverstärkers 4- unterbleibt. Die Funktion dee Zeitgliedes, Fig. 2, ist erfüllt. EOrmalerweise sperren die Dioden 39 und 4-0, d. h. im A 15 t-Diagramm (Fig. 5) ist das Ausgangssignal A I5 = E.If the output I3 assumes the potential Ug, then the capacitor is charged momentarily via the emitter follower 26 by the low-ohmic operating voltage source Ug. Thus, only the switching amplifier 4- can be actuated ^ if the condition E 14 · R still exists at this time; otherwise the timer is reset in advance and the application of the switching amplifier 4- is omitted. The function dee timer, Fig. 2, is fulfilled. Typically, diodes 39 and 4-0, d. H. in the A 15 t diagram (Figure 5), the output signal A is I5 = E.
Überschreiten nun die Meßspannungen 14- die Referenzspannung R, so nehmen die Ausgangssignale A I3 und A 11 das Potential derIf the measured voltages 14- now exceed the reference voltage R, then the output signals A I3 and A 11 take on the potential of
213 ОД 3213 ОД 3
negativen Betriebsspannung - U« an· Dadurch werden die Dioden 39 und 40 leitend. Das Potential des nicht invertierenden Eingangs 10 des Operationsverstärkers 19 sinkt somit um die Flußspannung der Diode 40 unter dessen Bezugspotential M, wodurch das Ausgangssignal A 15 das Potential - A 15(A 15» t-Diagramm, Fig. 5) annimmt. Jetzt kann auch das Meßspannungssignal E 14 = 0 die eingeleitete Blockierung nicht aufheben (A 13 - E 14, t_Diagramm)· Die Funktion des UND-Gliedes 6 ist erfüllt.negative operating voltage - U << on. This causes the diodes 39 and 40 to become conductive. The potential of the non-inverting input 10 of the operational amplifier 19 thus decreases by the forward voltage of the diode 40 below its reference potential M, whereby the output signal A 15, the potential - A 15 (A 15 »t-diagram, Fig. 5) assumes. Now also the measuring voltage signal E 14 = 0 can not cancel the initiated blocking (A 13 - E 14, t_Diagramm) · The function of the AND gate 6 is fulfilled.
Fig· 8 zeigt eine Schaltmaßnahme für ein Ausgangsrelais 42 anstelle des Arbeitswiderstandes 36, um Nadelimpulse bezüglich der magnetischen Durchflutung zu dämpfen. Parallel zur Wicklung des Relais 42 ist die Reihenschaltung eines Kondensators 45 und einer Diode 44 in Flußrichtung angeordnet. Parallel zum Kondensator 45 ist ein Widerstand 43 geschaltet» Ein Hadelimpuls führt zunächst zur Aufladung des Kondensators 45, ohne daß infolge der Induktivität der Relaisspule 42 ein Magnetfeld aufgebaut wird. Die Diode 44 verhindert eine nachträgliche Wirkung des Kondensators auf die Relaisspule; diee Ableitung erfolgt dann über den Widerstand 43·Figure 8 shows a switching action for an output relay 42 in place of the load resistor 36 to dampen spike pulses with respect to the magnetic flux. Parallel to the winding of the relay 42, the series connection of a capacitor 45 and a diode 44 is arranged in the flow direction. Parallel to the capacitor 45, a resistor 43 is connected »A Hadelimpuls initially leads to the charging of the capacitor 45, without due to the inductance of the relay coil 42, a magnetic field is established. The diode 44 prevents a subsequent effect of the capacitor on the relay coil; This derivation then takes place via the resistor 43 ·
Die Erfindung gestattet den Einsatz magnetisch hochbelasteter Gerätewandler in Stromanregungen des Überstromzeitschutzes für den selektiven ßetzschutz in Staffelzeitsystemen. Hochbelastete Wandler erhöhen die Rückgangszeit nach Anregeströmen auf kleinste Einstellwerte nicht, wenn Anregeströme z. B· thermische Grenzströme sind· Kleine Rückgangszeiten gestatten entsprechend kleine Staffelzeiten für kurzfristige Betätigung der Lastschalter. Hochbelastete Wandler haben weiter den Vorteil des geringen Aufwandes. Geringbelastete Gerätewandler erfordern weit höheren Aufwand und übertragen verlagerte Kurzschlußströme vollständig, so daß Anregeverzögerungen zur Vermeidung von Fehlanregungen erforderlich sind·The invention allows the use of magnetically highly loaded device transducers in current excitations of the overcurrent protection for the selective fusing protection in staggering time systems. Highly loaded converters do not increase the reduction time after start-up currents to the smallest setting values when starting currents eg. B · thermal limit currents are · small downtimes allow correspondingly small stagger times for short-term operation of the circuit breaker. Highly stressed converters also have the advantage of low cost. Low-load device transducers require much more effort and transfer shifted short-circuit currents completely, so that delay in order to avoid false excitations are required ·
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD21304379A DD143843B1 (en) | 1979-05-22 | 1979-05-22 | THRESHOLD SWITCH WITH CONSTANT DELAY TIME |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD21304379A DD143843B1 (en) | 1979-05-22 | 1979-05-22 | THRESHOLD SWITCH WITH CONSTANT DELAY TIME |
Publications (2)
Publication Number | Publication Date |
---|---|
DD143843A1 DD143843A1 (en) | 1980-09-10 |
DD143843B1 true DD143843B1 (en) | 1982-12-29 |
Family
ID=5518257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD21304379A DD143843B1 (en) | 1979-05-22 | 1979-05-22 | THRESHOLD SWITCH WITH CONSTANT DELAY TIME |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD143843B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5936405A (en) * | 1982-08-23 | 1984-02-28 | Mitsubishi Electric Corp | Input amplifying circuit |
NL190750C (en) * | 1984-06-21 | 1994-08-01 | Unilever Nv | Nickel aluminate catalyst, its preparation and the hydrogenation of unsaturated organic compounds therewith. |
DE4006504A1 (en) * | 1990-03-02 | 1991-09-05 | Telefunken Electronic Gmbh | CIRCUIT ARRANGEMENT FOR OPTO-SCHMITT-TRIGGER |
-
1979
- 1979-05-22 DD DD21304379A patent/DD143843B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DD143843A1 (en) | 1980-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0060331B1 (en) | Short-circuit protection device for a direct current actuator | |
DE2912171C2 (en) | DC / DC converter working as a switching regulator | |
DE2602880A1 (en) | ELECTROMAGNETIC CONTROL SYSTEM WITH REVERSE DETECTOR | |
DE2232625B2 (en) | Regulated DC voltage converter | |
DE2524642A1 (en) | DRIVER ARRANGEMENT FOR A SWITCHING TRANSISTOR | |
EP0279268B1 (en) | Proximity switch free from interferences by parasitic fields | |
AT410619B (en) | METHOD FOR DETECTING AND / OR LIMITING THE SHORT CIRCUIT STATES OF A SWITCHING CONVERTER | |
DE3440538C1 (en) | Proximity switch | |
DE2423258A1 (en) | Current supply cct. for electromagnetic elements - has series power transistor controlled by complementary transistor coupled via diode | |
DE3204234C2 (en) | Circuit arrangement for controlling a relay | |
DE10297610T5 (en) | Drive unit for an electromagnetic device | |
DE2311340B1 (en) | Circuit to shorten the switch-on time of inductive loads | |
DE4430049C1 (en) | Circuit arrangement for undervoltage detection | |
DE2943062A1 (en) | RESPONSE RELAY WITH HIGH THRESHOLD STABILITY | |
DD143843B1 (en) | THRESHOLD SWITCH WITH CONSTANT DELAY TIME | |
EP0638985B1 (en) | DC-DC converter | |
DE2928227C2 (en) | DC converter with protection circuit | |
DE3131490A1 (en) | Proximity switch | |
DE4137204A1 (en) | AC switch monitor with AC voltage detector and evaluator - has reference input in detector and specified start time for actual signal interrogation | |
EP0509343A2 (en) | Method for operating a switching regulator and its arrangement | |
EP0203419A1 (en) | Primary switching power supply | |
DE19857327B4 (en) | Current sensor with overcurrent detection | |
DE2511718A1 (en) | Overload protection unit - designed mainly for electronic assemblies consisting of power transistors | |
DE1188132B (en) | Toggle circuit arrangement based on the Schmitt trigger principle | |
DE1203863B (en) | DC power supply system with two-point voltage regulation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENJ | Ceased due to non-payment of renewal fee |