CN85100049B - 模型法码速调整方法及调整装置 - Google Patents
模型法码速调整方法及调整装置Info
- Publication number
- CN85100049B CN85100049B CN85100049A CN85100049A CN85100049B CN 85100049 B CN85100049 B CN 85100049B CN 85100049 A CN85100049 A CN 85100049A CN 85100049 A CN85100049 A CN 85100049A CN 85100049 B CN85100049 B CN 85100049B
- Authority
- CN
- China
- Prior art keywords
- output
- time slot
- positive
- negative
- justification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
模型法码速调整装置是同步/准同步兼容的一种正/零/负码速调整设备。它利用抖动谱变换原理,有效地去除了正/零/负码速调整的基本抖动,因而具有很小的输出抖动。在国际电信联盟建议的各次群正/零/负码速调整帧结构上,采用本发明可将输出抖动由百分之百单位码元减小到百分之几单位码元,而设备量仅与正码速调整基本相当,可广泛用于各种数字通信传输***,获得优良的性能。
Description
本发明是一种用于数字通信多路复接的码速调整装置及调整方法。
在脉码调制(PCM)数字通信中,常常需要将低次群数字流复接成高次群数字流,以便实现高效率的光纤、微波或卫星数字传输。由于各低次群通常各据独立时钟源,因而进行复接时先需采用码速调整以实现同步。国际电报电话咨询委员会(CCITT)建议的码速调整(或称脉冲塞入)方法共有两种:一种是正码速调整;一种是正/零/负码速调整。并对这两种方法给出了不同的帧结构安排。CCITT规定的正/零/负码速调整帧结构包括:高次群、低次群的标称速率及其各自的容差范围;高次群数字流的数据结构形式,数据结构形式包括帧频、最大码速调整率、向各低次群提供的其标称速率与低次群标称速率相等的时隙K(K的速率为复接速率fK),K中包括一个用于正码速调整的时隙P;向各低次群提供用于负码速调整的时隙N等。
较之于目前准同步复接多采用的正码速调整而言,正/零/负码速调整具有正码速调整所不具有的准同步/同步兼容,准同步/数字交换兼容,帧结构对称,组网灵活等重要优点。但是,已有的正/零/负码速调整方法都会产生很大的难以去除的脉冲塞入基本抖动,从而具有较大的输出抖动。如西德提出的用于PCM30D***的利用数字钟恢复的正/零/负码速调整方法,其输入无抖动时的输出抖动最大峰峰值为100ui%以上(“利用数字钟恢复的正/零/负码速调整***的固有抖动”,Eigenjitter Von Positiv-Null-Negativ-Stopfsystemen mit digitaler Taktruckgewinnung,《FREQUENZ》,33(1979),12.)。该正/零/负码速调整***,调整端是由一个调整器、缓冲存储器、塞入指令形成电路,相加器等电路组成。如图1所示。高次群定时***A向调整器提供K(包括P)和N时隙,调整器根据低次群的实际速率fi与复接速率fk之差,或进行正调整,或进行负调整、或进行不调整,得到相应的K-P″或K+N″作为缓冲存储器的同步读出时钟,并将调整位置送塞入指令形成电路;低次群时钟B将低次群信息C写入缓冲存储器,缓冲存储器上读出的低次群信息与塞入指令形成电路形成的调整指示信息经相加器得到与高次群同步的数字传输信息流G送到恢复端。恢复端是由指令检测电路、载信时隙恢复电路、缓冲存储器数字钟平滑器(或锁相环)等电路组成,如图2所示。指令检测电路从接收到的高次群数字流D中检测出本低次群码速调整指示,载信时隙恢复电路据此恢复出实际载有低次群信息的时隙K-P″或K+N″,作为缓冲存储器的写入时钟,将D中该低次群码写入缓冲存储器;并且将载信时隙K-P″或K+N″送到数字钟平滑器(或锁相环)进行匀滑后作为缓冲存储器的读出时钟,读出该低次群信息F。这种正/零/负码速调整***的调整过程是:当低次群实际速率fi低于复接速率fk时,则将位置P上的某些时隙废除掉不用,(***处于正调整状态)使实际传信息的速率与低次群速率相等,实现同步;当低次群实际速率高于复接速率时,则调用N位置上的某些时隙来传信息;(***处于负调整状态)使实际传信息的速率与低次群速率相等,达到同步,当低次群实际速率与复接速率正好相等或者在两次相邻调整的间隔期间***处于不调整即零调整状态。由此可见,虽有正、零、负三种调整的可能,但实际上仍然只是由一个调整器完成的一个单向调整,即要么总是只作正调整,要么总是只作负调整,要么总是不调整,其调整速率等于低次群速率fi与复接速率fk之差值,由于在规定的容差范围内,这个差值可能很小,甚至趋于零,也就是调整速率f调可能是极低频。又因为在码速调整过程中,每调整一次就意味着瞬时增加或减小一个传输信息的时隙,这就相当引入一个单位间隔(100ui%)的相位跳变,也即相位抖动,通常称之为基本抖动。由前所述不难看出基本抖动的频率fg等于调整频率f调,也即等于实际低次群速率fi与复接速率fk之差,即fg=fk-fi,抖动峰-峰幅度为100ui%,同理由于fk与fi可能无限接近,而基本抖动频率fg的频谱可扩展到极低频,以致零频附近,由于此种码速调整器在码速恢复端是采用数字钟平滑器(或锁相环)去除抖动的,而任何数字钟平滑器或锁相环对相位抖动均具有低通特性。这样就产生了较大的、速率很低的落入码速恢复锁相环通带之内的基本抖动难以去除。
抖动是数字通信***的重要技术指标,各种通信业务对抖动指标的要求是很严格的。同时,抖动在***中是积累的,因而限制了复接次数,也就影响了传输距离,因为***的总抖动必须不大于CCITG703建议规范150ui%最大容限。正/零/负码速调整虽然具有重要的优点,但由于已有的正/零/负码速调整方法输出抖动太大,因而严重影响业务传输质量,难于进入CCITTG703建议规范的数字网,从而限制了正/零/负码速调整在数字网中的应用。
本发明的目的是解决正/零/负码速调整的输出抖动太大的问题。是要去除其基本抖动,从而使其输出抖动很小。
本发明基于频谱变换原理,采用在实现同步之前,先在正/零/负帧结构上进行一次模型参数为Mo的固定速率的第一调整,然后再进行实现同步的第二调整,并在这两次调整之间进行去相关处理的方法,提高正/零/负码速调整基本抖动频率,将基本抖动谱从难以去除的零频附近变换到容易去除的中心频率为Mo的较高频带上,在码速恢复时采用两级平滑的方法去除基本抖动,使输出端仅存较小的等候抖动,从而达到降低输出抖动的目的。
为提高基本抖动频率,变换抖动谱,首先设计要变换到的频带的中心频率M0,以便使第一调整过程受固定频率M0的附加控制,即首先在正/零/负码速调整帧结构的负(或正)调整位置上进行固定速率为Mo的负(或正)调整,也就是按照固定速率M0调用帧结构N时隙的某些位置N′来传信息,(或废除帧结构P时隙的某些位置P′,使其不传信息),显然经过这次对帧结构的固定速率的负(或正)调整不可能实现低次群与高次群的同步,只是为第二调整提供了K+N′(或K-P′)时隙,其速率为fk+Mo(或fk-Mo),在此基础上再根据低次群实际速率fi(即低次群定时B的频率)与第一调整提供的时隙的速率fk+Mo(或fk-Mo)之差进行一次正调整(或负调整),实现了同步。显然第一调整的调整速率为Mo,第二调整的调整速率为Mo+fg,由此可见适当设计Mo,第一、二调整的调整速率均提高了。
但是,如果在第一调整后随即进行第二调整,不难看出在第一调整发生过负(或正)调整的那个N′(或P′)瞬时,最容易在第二调整出现调整要求,在该瞬时又发生正(或负)调整,使两次调整密切相关,也就是说第二调整速率Mo+fg中将有一部分位置(这部分的位置速率为Mo)仅起抵销第一调整(其速率为Mo)的作用,而实际独立调整部分的速率仍为fg,即仍达不到变换抖动谱的目的,为此在两次调整之间要进行去相关处理,将第一调整每次调整引起的相位突变平均分配到调整周期内的每一个码元上,使之成为一均匀脉冲序列,这样第二调整的正(或负)调整就与N′(或P′)位置无关。相对于第一调整的负(或正)调整而言,第二调整的正(或负)调整序列是独立的随机序列。只有这样,适当选择Mo,才能达到提高调整端抖动频率,变换抖动谱的目的。
Mo的设计是灵活的,首先Mo应设计在码速恢复锁相环的噪声通带之外,Mo应大大小于帧频,并且Mo与帧频的比值为一简单分式,以便简化电路,Mo的设计还要考虑频率容差范围和抑制抖动的要求。
例如:采用CCITT G753建议的三次群帧结构,fk与fi的标称速率为8448KHZ,P和N的速率为16KHZ,帧频f帧为16KHZ,fk的频率容差为20ppm,fi的容差为30ppm,假设码速恢复锁相环的噪声通常为30HZ。
取Mo=640HZ,
Mo<<f帧,Mo/f帧=640HZ/16000HZ=1/25为一简单分式:
fg的最大值为8448KHZ×(20+30)×10-6=400HZ,
即|fg|在0~400HZ范围内变化。则Mo+fg>30保证了在频率容差范围内。且Mo在锁相环噪声通带之外,满足抖动抑制要求。
由前述可知本发明有两个同时存在的调整过程,分别产生频率为Mo(第一调整产生的)和频率为Mo+fg(第二调整产生)的两种基本抖动,若将这两种基本抖动同时送入一个锁相环去除抖动,那么由于锁相环鉴相器的非线性,显然将产生差频抖动分量,而这个差频为|Mo|-fg-Mo|=fg,它正是难以去除的低频抖动,为避免这种非线性影响,在用锁相环去抖动之前先进行前置平滑。
本发明码速调整端电路由第一调整器①、第二调整器②、相关器③、缓冲器④、调整转移电路⑤、缓冲存储器⑥、塞入指令形成电路⑦、相加器⑧等组成,如图3所示。高次群定时***A向第一调整器①提供K(包括P)和N时隙,第一调整器①进行固定速率为Mo的负(或正)调整,输出载信时隙K+N′(或K-P′)分别送至调整转移电路⑤和相关器③,调整位置送至塞入指令形成电路⑦。相关器③为一普通锁相环,它将由固定速率的负调整N′(或正调整P′)引入的每个相位突变平均分配到其调整周期的每个码元上,即将第一调整过程的塞入脉冲进行匀滑,输出一均匀的载信时隙脉冲序列E,显然这一均匀序列的速率为fk+Mo(或fk-Mo),送至缓冲器④,缓冲器④由两个分相器组成(分相的级数应能容许最大输入抖动),分相器的输入分别为低次群定时B和相关器③输出的均匀序列E,分相器的输出作为第二调整器②的鉴相信号,第二调整器②根据低次群的实际速率fi与相关器③输出速率fk+Mo(或fk-Mo)之差对相关器③输出E进行速率为Mo+fg的正(或负)调整,其输出分别送至塞入指令形成电路⑦和调整转移电路⑤,调整转移电路⑤由简单的门电路构成,它将第二调整器②的调整信号传递到缓冲存储器⑥的读出控制端,缓冲存储器⑥的写入端由低次群定时B写入低次群信码C,读出端按规定的帧结构形式和两个调整过程的调整结果(K+N′-P′)读出低次群信码并和塞入指令形成的塞入指示相加合成发码G。码速恢复端由指令检测电路⑨、相关检测电路⑩、载信时隙恢复电路、前置平滑器、缓冲存储器、锁相环等组成,如图4所示。它的特点是增设了相关检测电路⑩在载信时隙恢复电路与锁相环之间设置了前置平滑器。前置平滑器是为避免锁相环非线性影响而设置的。
前置平滑器的输入为均匀序列(定时)E(此定时可以用已有的定时,也可以从收定时中重新产生)和从载信时隙恢复电路来的第二调整序列,定时E是第一调整器①输出经相关器③平滑后的均匀序列。前置平滑器的输出送至锁相环(此锁相环为常规锁相环)去除抖动,即再次平滑。前置平滑器由D触发器和门电路构成,其输入为E和P′(或N′),输出为E-P′(或E+N′)其速率fk+Mo-(Mo+fg)(或fk-Mo+(Mo+fg))等于低次群速率fi。相关检测电路⑩是为了进一步提高抗滑码能力,利用第一调整过程具有固定规律的特点,采用相关检测电路⑩从收码D中检测出或校验从指令检测电路⑨送入的第一调整的N′(或P′)送载信时隙恢复电路。相关检测电路⑩由计数器和门电路构成,可采用如下逻辑:当个别传输误码将有调整误传为无调整时,由调整的相关性,仍将这个位置判为有调整;若误码将某位置上的无调整误传为有调整,则只有当这个位置之后连续两个相关位置上都发生相关误码,才引起一次误判。
本发明的模型参数、相关器、相关检测电路可设计为各支路公用以减小设备量。本发明可利用正/零/负码速调整中帧结构对称的特点,既能实现n-1次群到n次群复接,也可实现n-2次群到n次群的直接复接并只作一次码速调整,也可n-2到n,n-1到n混合复接,以使组网灵活和减小设备量。
已用本发明研制了具有基群跨接功能的三次群复接器,可允许四个8448kb/3二次群复接,也可允许16个2048kb/s基群直接复接,只经一次码速调整,也可以二次群、基群混合复接。并具有同步/准同步兼容功能。帧结构采用CCITTG753建议的正/零/负码速调整帧结构,所得到的最大输出抖动峰峰值在基群和二次群支路上均不大于3ui%,其余指标也均满足CCITT有关建议。
本发明保持了正/零/负码速调整可兼容同步,兼容交换,帧结构对称,组网灵活等重要优点,而又有效地去除了基本抖动,仅存很小的等候抖动。在CCITTG745,G753,G754等建议的二、三、四次群帧结构上,输入无抖动时的支路输出抖动最大峰峰值都将不大于百分之几个ui,优于通常的正/零/负码速调整(100ui%),也优于CCITT建议的正码速调整(20ui%-35ui%),其它特征也都满足CCITT有关规定。其设备量仅与正码速调整基本相当。可广泛用于光纤、微波数字传输***,数字交换复用***,综合业务网中,获得数字网发展所需要的***性能,满足多种业务的传输质量要求并能容许长距离通信更多次数的数字转接。
附图说明:
图1 利用数字钟恢复的正/零/负码速调整***调整端原理框图
图2 利用数字钟恢复的正/零/负码速调整***恢复端原理框图
图3 码速调整端原理方框图
图4 码速恢复端原理方框图
Claims (6)
1、一种正/零/负码速调整方法,其特征在于:
在码速调整时,先在正/零/负帧结构上进行一次模型参数为M0的固定速率的第一调整,此调整可为负(或正)调整,提供时隙K+N′(或K-P′)经相关处理,将第一调整每次调整引起的相位突变平均分配到调整周期的每个码元上,使之成为一均匀脉冲序列E,然后再根据低次群实际速率与第一调整提供的时隙速率之差进行一次正(或负)的第二调整,实现同步,第一调整的调整速率为M0,第二调整的调整速率为M0+fg;
在码速恢复时,先将第一调整提供时隙K+N′(或K-P′)经相关平滑后得到的均匀序列E和载信时隙恢复的第二调整序列P′(或N′)进行前置平滑,输出为E-P′(或E+N′),再将E-P′(或E+N′)经锁相环去除抖动,即再次平滑。
2、一种正/零/负码速调整装置,其特征在于:
在调整端,第一调整器①与第二调整器②之间接有相关器③和缓冲器④,两个调整器的输出经调整转移电路⑤送至缓冲存储器⑥的一个读出控制端,两个调整器的调整位置分别送至塞入指令形成电路⑦,高次群定时***A提供时隙作为第一调整器①的输入,低次群定时B分别接至缓冲器④、第二调整器②和缓冲存储器⑥,低次群信码C接至缓冲存储器⑥,塞入指令形成电路⑦与缓冲存储器⑥的输出经相加器⑧后输出发码G;
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN85100049A CN85100049B (zh) | 1985-04-01 | 1985-04-01 | 模型法码速调整方法及调整装置 |
JP61075368A JPS62202623A (ja) | 1985-04-01 | 1986-04-01 | ビツト速度調正の方法と装置 |
EP86104448A EP0197492A3 (en) | 1985-04-01 | 1986-04-01 | A method and an apparatus for modeling bit rate justification |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN85100049A CN85100049B (zh) | 1985-04-01 | 1985-04-01 | 模型法码速调整方法及调整装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN85100049A CN85100049A (zh) | 1986-08-27 |
CN85100049B true CN85100049B (zh) | 1987-11-25 |
Family
ID=4790845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN85100049A Expired CN85100049B (zh) | 1985-04-01 | 1985-04-01 | 模型法码速调整方法及调整装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0197492A3 (zh) |
JP (1) | JPS62202623A (zh) |
CN (1) | CN85100049B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4764941A (en) * | 1987-05-22 | 1988-08-16 | American Telephone And Telegraph Company, At&T Bell Laboratories | Digital frame synchronizer |
SE466474B (sv) * | 1990-07-10 | 1992-02-17 | Ericsson Telefon Ab L M | Faslaasningskrets foer jitterreducering i digitalt multiplexsystem |
DE4101270A1 (de) * | 1991-01-17 | 1992-07-23 | Siemens Ag | Verfahren zur uebertragung von digitalsignalen |
FI95636C (fi) * | 1992-02-14 | 1996-02-26 | Nokia Telecommunications Oy | Desynkronisaattori ja menetelmä osoitinvärinän vaimentamiseksi desynkronisaattorissa |
CN1045855C (zh) * | 1992-10-15 | 1999-10-20 | 清华大学 | 数字式正/零/负码速调整方法和装置 |
US8297742B2 (en) | 2010-03-19 | 2012-10-30 | Fujifilm Corporation | Bonded circuits and seals in a printing device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3830981A (en) * | 1973-04-02 | 1974-08-20 | Bell Northern Research Ltd | Pulse stuffing control circuit for reducing jitter in tdm system |
-
1985
- 1985-04-01 CN CN85100049A patent/CN85100049B/zh not_active Expired
-
1986
- 1986-04-01 EP EP86104448A patent/EP0197492A3/en not_active Withdrawn
- 1986-04-01 JP JP61075368A patent/JPS62202623A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JPS62202623A (ja) | 1987-09-07 |
EP0197492A3 (en) | 1988-01-07 |
CN85100049A (zh) | 1986-08-27 |
EP0197492A2 (en) | 1986-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4841551A (en) | High speed data-clock synchronization processor | |
US6449315B2 (en) | Serial line synchronization method and apparatus | |
CA1289249C (en) | Parallel transmission system | |
CA1170334A (en) | Bit synchronizer | |
US5237590A (en) | Timing extraction circuit and communication system utilizing the same | |
CA1147876A (en) | Resynchronizing circuit for time division multiplex system | |
US4524462A (en) | System for jointly transmitting high-frequency and low-frequency digital signals over a fiber-optical carrier | |
CN85100049B (zh) | 模型法码速调整方法及调整装置 | |
SE8201154L (sv) | Telekommunikationssystem for overforing av datainformation medelst en digital vexel | |
WO1988005236A1 (en) | High speed data-clock synchronization processor | |
US5138634A (en) | Altered-length messages in interrupted-clock transmission systems | |
US4486740A (en) | DC Cancellation in ternary-coded data systems | |
US5430733A (en) | Digital transmission system for multiplexing and demultiplexing signals | |
EP0241622B1 (en) | An efficient transmission mechanism integrating data and non coded information | |
JPH02181536A (ja) | ネットワークからの直列に受信される信号をデコードするための装置 | |
US4498167A (en) | TDM Communication system | |
US5276859A (en) | Accelerated token ring network | |
EP0124576B1 (en) | Apparatus for receiving high-speed data in packet form | |
US5781587A (en) | Clock extraction circuit | |
KR910006000B1 (ko) | 고속 데이타-클럭동기프로세서 | |
CA1078929A (en) | Digital regenerator having improved noise immunity | |
CA1245306A (en) | Real time network receiver system fast settling amplifier | |
JPS60226249A (ja) | デ−タ伝送方式 | |
CN85100120B (zh) | 正码速调整减小抖动的方法及装置 | |
JP2616622B2 (ja) | フレーム相関装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SE01 | Entry into force of request for substantive examination | ||
PB01 | Publication | ||
C06 | Publication | ||
C13 | Decision | ||
GR02 | Examined patent application | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |