CN2849967Y - 凸块接合结构 - Google Patents
凸块接合结构 Download PDFInfo
- Publication number
- CN2849967Y CN2849967Y CN 200520118808 CN200520118808U CN2849967Y CN 2849967 Y CN2849967 Y CN 2849967Y CN 200520118808 CN200520118808 CN 200520118808 CN 200520118808 U CN200520118808 U CN 200520118808U CN 2849967 Y CN2849967 Y CN 2849967Y
- Authority
- CN
- China
- Prior art keywords
- metal coupling
- chip
- layer
- metal
- bond structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
一种凸块接合结构，用以电性连接一芯片以及一承载器，芯片具有至少一芯片接垫与一暴露出芯片接垫的保护层，且承载器具有至少一承载接垫与一暴露出承载接垫的焊罩层。凸块接合结构包括一第一金属凸块、一第二金属凸块与一中间金属层。第一金属凸块配置于芯片接垫上，且第一金属凸块相对于保护层的表面具有一第一高度。第二金属凸块配置于承载接垫上，且第二金属凸块相对于焊罩层的表面具有一第二高度。中间金属层配置于第一金属凸块与第二金属凸块之间，其中第一金属凸块与第二金属凸块之间的最短距离、第一金属凸块的第一高度与第二金属凸块的第二高度的总和小于60微米，且中间金属层的熔点同时小于第一金属凸块的熔点与第二金属凸块的熔点。
Description
技术领域
本实用新型是有关于一种接合结构，且特别是有关于一种凸块接合结构。
背景技术
在半导体产业中，集成电路(integrated circuits，IC)的生产，主要可分为三个阶段：集成电路设计(IC design)、集成电路的制作(ICprocess)及集成电路的封装(IC package)。在集成电路的制作中，裸芯片(die)系经由晶圆(wafer)制作、电路设计、多道光罩制作以及切割晶圆等步骤而完成。晶圆具有一主动面(active surface)，其泛指晶圆的具有主动元件(active device)的表面。当晶圆内部的集成电路完成之后，晶圆的主动面更配置有多个芯片接垫(die pad)，并且晶圆的主动面更由一保护层(passivation layer)所覆盖。保护层暴露出每一芯片接垫，以使最终由晶圆切割所形成的裸芯片，可经由芯片接垫而向外电性连接于一承载器(carrier)。承载器例如为一导线架(leadframe)或一封装基板(package substrate)，而芯片可以打线接合(wire bonding)或覆晶接合(flip chip bonding)的方式连接至承载器上，使得芯片的芯片接垫可电性连接于承载器的接点，以构成一芯片封装体。
就覆晶接合技术(flip chip bonding technology)而言，通常在形成晶圆的表面芯片接垫之后，会在芯片接垫上进行制作凸块，以作为芯片电性连接外部的基板的用。由于这些凸块通常以面阵列的方式排列于芯片的主动面上，使得覆晶接合技术适于运用在高接点数及高接点密度的芯片封装结构，例如已普遍地应用于半导体封装产业中的覆晶/球格阵列式封装(flip chip/ball grid array)。此外，相较于打线接合技术，由于这些凸块可提供芯片与承载器之间较短的传输路径，使得覆晶接合技术可提升芯片封装体的电性效能(electrical performance)。
请参阅图1所示，是现有习知的一种覆晶封装体的剖面示意图。现有习知的覆晶封装体(flip chip package)100包括一芯片110、一基板120、多个焊料凸块(solder bump)130、多个凸块底金属层(under bumpmetallurgic，UBM)140与一底胶层(underfill)150。芯片110具有一主动面112以及多个芯片接垫114，而这些芯片接垫114配置于主动面112上。此外，芯片110更具有一保护层116，其包括一子保护层116a与一应力缓冲层(stress buffer layer，SBL)116b，而子保护层116a及应力缓冲层116b覆盖于主动面112上，用以保护芯片110，并分别暴露出每一芯片接垫114。
这些凸块底金属层140分别位于这些芯片接垫114与这些焊料凸块130之间。每一凸块底金属层140可包括一粘着层(adhesion layer)、一阻障层(barrier layer)以及一沾锡层(wetting layer)，其依序形成在芯片接垫114上。这些凸块底金属层140乃是用以提高焊料凸块130与芯片接垫114之间的接合强度，并防止电移(electro-migration)的现象。
基板120具有一基板面122、多个基板接垫124与一焊罩层126。这些基板接垫124配置于基板面122上，且焊罩层126配置于基板面122上，并暴露出这些基板接垫124。每一芯片接垫114与相对应的基板接垫124经由这些焊料凸块130的其中的一而相电性连接。这些焊料凸块130的材质例如为含铅焊料或无铅焊料(lead free solder)。
底胶层150位于芯片110与基板120之间，且包覆这些焊料凸块130。底胶层150用以保护这些焊料凸块130，并可同时缓冲基板120与芯片110之间在受热时，两者所产生的热应变(thermal strain)的不匹配的现象。
然而，上述的覆晶封装体100在长期使用之后，这些焊料凸块130(特别是无铅焊料的焊料凸块)的靠近芯片接垫114的一侧容易发生裂缝(crack)，因而导致覆晶封装体100的可靠度下降。此外，这些焊料凸块130(特别是无铅焊料的焊料凸块)的靠近基板接垫124的一侧亦容易发生裂缝，亦会导致覆晶封装体100的可靠度下降。
发明内容
本实用新型的目的就是在提供一种凸块接合结构，用以提升芯片与承载器之间的接合可靠度。
基于上述目的，本实用新型提出一种凸块接合结构，用以电性连接一芯片以及一承载器，芯片具有至少一芯片接垫与一暴露出芯片接垫的保护层，且承载器具有至少一承载接垫与一暴露出承载接垫的焊罩层。凸块接合结构包括一第一金属凸块、一第二金属凸块与一中间金属层。第一金属凸块配置于芯片接垫上，且第一金属凸块相对于保护层的表面具有一第一高度。第二金属凸块配置于承载接垫上，且第二金属凸块相对于焊罩层的表面具有一第二高度。中间金属层配置于第一金属凸块与第二金属凸块之间，其中第一金属凸块与第二金属凸块之间的最短距离、第一金属凸块的第一高度与第二金属凸块的第二高度的总和小于60微米，且中间金属层的熔点同时小于第一金属凸块的熔点与第二金属凸块的熔点。
基于上述，由于第一金属凸块与中间金属层之间以及第二金属凸块与中间金属层之间的接合面积较大，使得这两个接合面之间的接合强度较高，因此本实用新型的凸块接合结构具有较高的可靠度。此外，本实用新型的凸块接合结构不同于传统设计，其第一金属凸块与第二金属凸块的延伸可将芯片接垫与承载接垫的面积相对地缩小，进而增加芯片或承载器上的布线密度。另外，由于本实用新型的凸块接合结构的高度小于60微米，因此可以减少本实用新型的凸块接合结构的厚度。再者，当中间金属层的材质采用焊料时，中间金属层仅需经过一次回焊，因此可减少制作凸块接合结构以将芯片接合至承载器所需要的时间。
为让本实用新型的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1是现有习知的一种覆晶封装体的剖面示意图。
图2是本实用新型较佳实施例的一种芯片封装体的剖面示意图。
图3是图2的芯片与承载器接合前的剖面示意图。
100：现有习知覆晶封装体
110、210：芯片 112、212：主动面
114、214：芯片接垫 116、216：保护层
116a、216a：子保护层 116b、216b：应力缓冲层
120：基板 122：基板面
124：基板接垫 126、226：焊罩层
130：焊料凸块 140：凸块底金属层
150、240：底胶层 200：本实用新型的芯片封装体
220：承载器 222：承载面
224：承载接垫 230：凸块接合结构
232：第一金属凸块 232a、234a：凹陷
232b：第一薄膜 234：第二金属凸块
234b：第二薄膜 236：中间金属层
238：介面金属层
H1：第一高度
H2：第二高度
H3：第一金属凸块与第二金属凸块之间的最短距离
具体实施方式
请参阅图2所示，其是本实用新型较佳实施例的一种芯片封装体的剖面示意图。本实施例的芯片封装体200包括一芯片210、一承载器220与多个凸块接合结构230，芯片210与承载器220藉由这些凸块接合结构230而互相电性连接。在本实施例中，芯片封装体200例如为覆晶封装体，且承载器220例如为封装基板。芯片210具有一主动面212、多个芯片接垫214与一保护层216。这些芯片接垫214配置于主动面212上，且保护层216配置于主动面212上，并暴露出这些芯片接垫214。在本实施例中，保护层216例如包括一子保护层216a与一应力缓冲层216b，而应力缓冲层216b配置于子保护层216a之上，且应力缓冲层216b的材质例如为苯环丁烯(BenzoCycloButene，BCB)。此外，承载器220具有一承载面222、多个承载接垫224与一焊罩层226。这些承载接垫224配置于承载面222上，且焊罩层226亦配置于承载面222上，并暴露出这些承载接垫224。
每一凸块接合结构2 30包括一第一金属凸块232、一第二金属凸块234与一中间金属层236。第一金属凸块232配置于与其对应的芯片接垫214上，且第一金属凸块232相对于保护层216的表面具有一第一高度H1。此外，第二金属凸块234配置于与其对应的承载接垫224上，且第二金属凸块234相对于焊罩层226的表面具有一第二高度H2。另外，中间金属层236配置于第一金属凸块232与第二金属凸块234之间，其中第一金属凸块232与第二金属凸块234之间的最短距离H3、第一金属凸块232的第一高度H1与第二金属凸块234的第二高度H2的总和小于60微米，且中间金属层236的熔点同时小于第一金属凸块232的熔点与第二金属凸块234的熔点。
就尺寸而言，第一金属凸块232的第一高度H1例如大于等于5微米且小于等于25微米，而第二金属凸块234的第二高度H2例如大于等于5微米且小于等于25微米。此外，第一金属凸块232与第二金属凸块234之间的最短距离H3例如大于等于1微米，更佳者可大于等于5微米。换言之，第一高度H1与第二高度H2两者的比例介于0.2至5之间，以数学式表示则为0.2≤H1/H2≤5。另外，由于第一高度H1、第二高度H2以及第一金属凸块232与第二金属凸块234之间的最短距离H3的总和小于60微米，因此最短距离H3小于50微米。
就物理特性而言，第一金属凸块232的熔点与中间金属层236的熔点的差例如大于等于摄氏50度，而第二金属凸块234的熔点与中间金属层236的熔点的差例如大于等于摄氏50度。就材料而言，第一金属凸块232的材质例如包括铜或镍或金，而第二金属凸块234的材质例如包括铜或镍或金，且中间金属层236的材质例如包括焊料。
为了利用例如回焊(reflow)的方式使得中间金属层236呈熔融状态，以接合第一金属凸块232与第二金属凸块234，中间金属层236的熔点乃是设定同时小于第一金属凸块232的熔点与第二金属凸块234的熔点，因此，在使得中间金属层236呈熔融状态的过程中，第一金属凸块232与第二金属凸块234并不会与中间金属层236一起熔融。
请参阅图2与图3所示，图3是图2的芯片与承载器接合前的剖面示意图。为了将第一金属凸块232连接至第二金属凸块234，可在第二金属凸块234的表面上预先形成上述的中间金属层236，如图3所示。接着，再将中间金属层236升温使其呈熔融状态之后，将位在固态的第二金属凸块234的表面的液态的中间金属层236接触固态的第一金属凸块232的表面，使得第一金属凸块232及第二金属凸块234藉由中间金属层236而相互连接，最后冷却液态的中间金属层236，以将的固化，如图2所示。然而，在另一实施例中，中间金属层234亦可预先形成在第一金属凸块232的表面上，并藉由中间金属层236来连接第一金属凸块及232及第二金属凸块234，但这并未以图式来表现。
请再参阅图2所示，就外型而言，当以电镀的方式将第一金属凸块232与第二金属凸块234分别形成于芯片接垫214与承载接垫224时，第一金属凸块232可具有一凹陷232a，其面朝向第二金属凸块234，而第二金属凸块234亦可具有一凹陷234a，其面朝向第一金属凸块232。换言之，第一金属凸块232的凹陷232a与第二金属凸块234的凹陷234a彼此相对。值得注意的是，凹陷232a及凹陷234a之间将可形成一可容纳局部中间金属层236的空间，且凹陷232a及凹陷234a可分别增加第一金属凸块232及第二金属凸块234的表面积。
每一凸块接合结构230更可包括一介面金属层238，其位于与其对应的芯片接垫214与第一金属凸块232之间。介面金属层238的功能类似图1的现有习知覆晶封装体的凸块底金属层(UBM)130。
第一金属凸块232更可包括一第一薄膜232b，其位于第一金属凸块232的与中间金属层236相接合的表面上，用以提升第一金属凸块232与中间金属层236的接合性，而第一薄膜232b的材质例如包括有机材料或金。此外，第二金属凸块234亦可包括一第二薄膜234b，其位于第二金属凸块234的与中间金属层236相接合的表面上，用以提升第二金属凸块234与中间金属层236的接合性，而第二薄膜234b的材质亦例如包括有机材料或金。
本实施例的芯片封装体200更可包括一底胶层240，其位于芯片210与承载器220之间，且底胶层240包覆这些凸块接合结构230，用以保护凸块接合结构230，并可在芯片210运作而产生高温时，用以缓冲承载器220与芯片210之间所产生的热应变的不匹配的现象。
综上所述，本实用新型的凸块接合结构具有下述优点：
(一)由于第一金属凸块与中间金属层之间以及第二金属凸块与中间金属层之间的接合面积较大，使得这两个接合面之间的接合强度较高，因此本实用新型的凸块接合结构具有较高的可靠度；
(二)本实用新型的凸块接合结构不同于传统设计，其第一金属凸块与第二金属凸块的延伸可将芯片接垫与承载接垫的面积相对地缩小，进而增加芯片或承载器上的布线密度；
(三)由于本实用新型的凸块接合结构的高度小于60微米，因此可以减少本实用新型的凸块接合结构的厚度；
(四)当中间金属层的材质采用焊料时，中间金属层仅需经过一次回焊，因此可减少制作凸块接合结构以将芯片接合至承载器所需要的时间。
虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟习此技艺者，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，因此本实用新型的保护范围当视后权利要求所界定为准。
Claims (10)
1、一种凸块接合结构，用以电性连接一芯片以及一承载器，其特征在于该芯片具有至少一芯片接垫与一暴露出该芯片接垫的保护层，且该承载器具有至少一承载接垫与一暴露出该承载接垫的焊罩层，该凸块接合结构包括：
一第一金属凸块，配置于该芯片接垫上，且该第一金属凸块相对于该保护层的表面具有一第一高度；
一第二金属凸块，配置于该承载接垫上，且该第二金属凸块相对于该焊罩层的表面具有一第二高度；以及
一中间金属层，配置于该第一金属凸块与该第二金属凸块之间，其中该第一金属凸块与该第二金属凸块之间的最短距离、该第一金属凸块的该第一高度与该第二金属凸块的该第二高度的总和小于60微米，且该中间金属层的熔点同时小于该第一金属凸块的熔点与该第二金属凸块的熔点。
2、根据权利要求1所述的凸块接合结构，其特征在于其中所述的第一金属凸块的该第一高度大于等于5微米且小于等于25微米。
3、根据权利要求1所述的凸块接合结构，其特征在于其中所述的第二金属凸块的该第二高度大于等于5微米且小于等于25微米。
4、根据权利要求1所述的凸块接合结构，其特征在于其中所述的第一金属凸块与该第二金属凸块之间的最短距离大于等于1微米。
5、根据权利要求1所述的凸块接合结构，其特征在于其中所述的第一金属凸块的熔点与该中间金属层的熔点的差大于等于摄氏50度。
6、根据权利要求1所述的凸块接合结构，其特征在于其中所述的第二金属凸块的熔点与该中间金属层的熔点的差大于等于摄氏50度。
7、根据权利要求1所述的凸块接合结构，其特征在于其中所述的第一金属凸块更包括一第一薄膜，位于该第一金属凸块的与该中间金属层相接合的表面上，且该第一薄膜的材质包括有机材料或金。
8、根据权利要求1所述的凸块接合结构，其特征在于其中所述的第二金属凸块更包括一第二薄膜，位于该第二金属凸块的与该中间金属层相接合的表面上，且该第二薄膜的材质包括有机材料或金。
9、根据权利要求1所述的凸块接合结构，其特征在于其中所述的第一金属凸块的材质包括铜或镍或金，且该第二金属凸块的材质包括铜或镍或金。
10、根据权利要求1所述的凸块接合结构，其特征在于其中所述的中间金属层的材质包括焊料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200520118808 CN2849967Y (zh) | 2005-09-08 | 2005-09-08 | 凸块接合结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200520118808 CN2849967Y (zh) | 2005-09-08 | 2005-09-08 | 凸块接合结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2849967Y true CN2849967Y (zh) | 2006-12-20 |
Family
ID=37522447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200520118808 Expired - Lifetime CN2849967Y (zh) | 2005-09-08 | 2005-09-08 | 凸块接合结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2849967Y (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106960833A (zh) * | 2016-01-11 | 2017-07-18 | 爱思开海力士有限公司 | 具有凸块接合结构的半导体封装 |
| CN108428671A (zh) * | 2017-02-15 | 2018-08-21 | 财团法人工业技术研究院 | 电子封装结构 |
| US11114387B2 (en) | 2017-02-15 | 2021-09-07 | Industrial Technology Research Institute | Electronic packaging structure |
-
2005
- 2005-09-08 CN CN 200520118808 patent/CN2849967Y/zh not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106960833A (zh) * | 2016-01-11 | 2017-07-18 | 爱思开海力士有限公司 | 具有凸块接合结构的半导体封装 |
| CN106960833B (zh) * | 2016-01-11 | 2019-09-06 | 爱思开海力士有限公司 | 具有凸块接合结构的半导体封装 |
| CN108428671A (zh) * | 2017-02-15 | 2018-08-21 | 财团法人工业技术研究院 | 电子封装结构 |
| US11114387B2 (en) | 2017-02-15 | 2021-09-07 | Industrial Technology Research Institute | Electronic packaging structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101245114B1 (ko) | 열 싱크로의 열 전도를 강화하기 위하여 야금 본드를 통합한 집적 회로 디바이스 | |
| US7554201B2 (en) | Tin-bismuth (Sn-Bi) family alloy solder and semiconductor device using the same | |
| US7382049B2 (en) | Chip package and bump connecting structure thereof | |
| US8552545B2 (en) | Manufacturing method for semiconductor device, semiconductor device and semiconductor chip | |
| US7187078B2 (en) | Bump structure | |
| JP6013705B2 (ja) | 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法 | |
| US8101514B2 (en) | Semiconductor device having elastic solder bump to prevent disconnection | |
| TWI451822B (zh) | 電路板、半導體裝置及製造半導體裝置的方法 | |
| KR101153693B1 (ko) | 반도체 장치 | |
| TW201225210A (en) | Semiconductor device and method of forming high routing density interconnect sites on substrate | |
| JP2006261641A (ja) | 半導体パッケージ・アセンブリ | |
| TWI414049B (zh) | 半導體裝置之製造方法 | |
| US20150108638A1 (en) | Package on Package Structure and Method of Manufacturing the Same | |
| CN2838038Y (zh) | 半导体封装物 | |
| CN101894814A (zh) | 焊料凸块ubm结构 | |
| US20070182019A1 (en) | Semiconductor device and manufacturing method for the same | |
| JP2007511101A (ja) | Ｌｏｗ−ｋ誘電体含有半導体デバイスと共に使用される電子パッケージング材料 | |
| CN2849967Y (zh) | 凸块接合结构 | |
| KR20080079742A (ko) | 반도체 장치의 범프 구조물 | |
| US20090200362A1 (en) | Method of manufacturing a semiconductor package | |
| US8525330B2 (en) | Connecting member for connecting a semiconductor element and a frame, formed of an Al-based layer and first and second Zn-based layers provided on surfaces of the Al-based layer | |
| US9601374B2 (en) | Semiconductor die assembly | |
| CN1851912A (zh) | 芯片封装体 | |
| JP2003318363A (ja) | 突起電極接合型半導体装置およびその製造方法 | |
| CN2864992Y (zh) | 芯片封装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Expiration termination date: 20150908 Granted publication date: 20061220 |
|
| EXPY | Termination of patent right or utility model |