CN2655309Y - 一种上电时序控制电路 - Google Patents

Abstract

本实用新型提供了一种上电时序控制电路，包含一个或一个以上的含控制端的被控开关电路，该被控开关电路的输入端与输入电源相连，每个被控开关电路的输出端与一个需要供电的电路相连，还包括：一个多路输出端的时序控制芯片，时序控制芯片的电源输入端与输入电源相连，时序控制芯片各路输出端与各个的被控开关电路的控制端相连；还包括电源故障检测电路，其各个输入端分别与各个被控开关电路的输出端相连，该电源故障检测电路的一个或多个输出端与时序控制芯片的相应的一个或多个控制端相连。该实用新型使上电时序控制电路更为简洁，并且各路上电时序参数调整更方便。

Description

一种上电时序控制电路

技术领域

本实用新型涉及电源的智能控制技术领域，特别是指一种上电时序控制电路。

背景技术

电源是电子产品的动力来源，电子产品的上电启动过程，是电源失效率较高的阶段，对电子产品的质量和可靠性有较大影响。在电信***中，设备单板所采用的电子芯片越来越复杂，单板对电源电压的需求也越来越复杂。在上电启动过程中，对于有多个电源输入的设备，要求各个输入电源有严格的上电时序，若上电时序不当，不仅会影响单板器件和整个***的可靠性，甚至会造成单板上的器件栓锁和单板永久性损坏。

图1为上电时序控制电路的原理图。各路输入电源Vin_1到Vin_N各自串连一个开关器件，如MOS管；上电时序控制芯片组提供N路控制信号，各自输入到MOS管的使能端控制N个MOS管按照一定时序依次闭合，实现N路电源按照一定时序依次输出。

目前，上电时序控制芯片组一般由多个延时功能的电子器件组成。如图1，为由N个LT1422芯片组成上电时序控制芯片组。当设备上电时，Vin电信号传送到N片LT1422芯片的ON端口，启动N片LT1422芯片，LT1422根据各自芯片的TIMER端口所接电容参数的不同，控制其GATE端发出控制信号的时间不同，从而实现上电的时序控制。如图中所给出的两片LT1422所接的电容C5、C6。

目前，组成上电控制芯片组的各个芯片能控制的功能单元数量较少，如，一个LT1422芯片仅支持1路GATE输出。若需要控制多个电路电源的时序上电，则需要使用多个芯片，不仅成本较高，而且硬件实现电路较为复杂。另外，若进行上电的时序参数调整，必须调整对应芯片外部的阻容参数，如上例所述的电容C5、C6，需要对硬件进行更改，不方便灵活。

实用新型内容

有鉴于此，本实用新型提供一种上电时序控制电路。使上电时序控制电路更简洁，时序参数调整更方便。

该上电时序控制电路，包含一个或一个以上的含控制端的被控开关电路，该被控开关电路的输入端与输入电源相连，每个被控开关电路的输出端与一个需要供电的电路相连，还包括：一个多路输出端的时序控制芯片，时序控制芯片的电源输入端与输入电源相连，时序控制芯片各路输出端与各个的被控开关电路的控制端相连。

其中，所述时序控制芯片可以为PLD、CPLD或FPGA。

其中，该电路所述被控开关电路可为含使能端的电源转换器件，其输入端与输入电源相连，输出端与一个需要供电的电路相连，使能端与时序控制芯片的一个输出端相连。

其中，该电路所述被控开关电路可为电源转换器件和与之串连的含使能端的开关器件，电源转换器件的输入端与输入电源相连，开关器件的输出端与一个需要供电的电路相连，开关器件的使能端与时序控制芯片的一个输出端相连。

其中，所述时序控制芯片包含一个控制端，则所述电路进一步包括：多输入端单输出端的电源故障检测电路，其各个输入端分别与各个被控开关电路的输出端相连，该电源故障检测电路的输出端与时序控制芯片的控制端相连。其中，所述电源故障检测电路包括：与被控开关电路的数目相同的三极管和一个合路器件，每个三极管的基极与被控开关电路的输出端相连，各个三极管的集电极与参考电压并联后连接到一个合路器件，合路器件输出端与时序控制芯片的控制端相连。所述合路器件为或门器件。

其中，所述时序控制芯片包含与被控开关电路的数目相同的控制端，所述电路进一步包括：多输入端多输出端的电源故障检测电路，电源故障检测电路的各个输入端分别与被控开关电路的输出端相连，各个输出端分别与时序控制芯片的各个控制端相连。其中，所述电源故障检测电路包括：与被控开关电路的数目相同的三极管，每个三极管的基极为电源故障检测电路的一个输入端与被控开关电路的输出端相连，每个三极管的集电极与参考电压并联后分别与时序控制芯片的各个控制端相连。

其中，所述上电时序控制电路进一步包括：多路输入端多路输出端的升压隔离电路，各路输入端分别与时序控制芯片各路输出端相连，升压隔离电路各路输出端分别与各路被控开关电路的输入端相连。其中，所述升压隔离电路包括：与被控开关电路的数目相同的三极管，每个三极管的基极与时序控制芯片输出端相连，每个三极管的集电极与参考电压并联后与各路被控开关电路的输入端相连。

由上述方法可以看出，本实用新型采用一片时序控制芯片实现了多路上电时序的控制。根据逻辑器件的I/O管脚数量，可逻辑编程控制多个输入电路的时序，不需要使用多个专门的时序控制芯片。并且省去了原有的延时用的各组阻容，使电路更简单，降低了控制电路的成本；通过逻辑编程来对上电时序进行控制，上电时序参数的调整，仅通过修改相应的代码即可实现，而不需更改控制电路的其他器件，操作方便灵活。另外，通过检测电路控制时序控制芯片的控制信号的输出，可以方便的控制电源开关器件断开电源的输出，以保护使用该电源的设备。

附图说明

图1为利用LT1422芯片组成的上电时序控制芯片组进行上电时序控制电路的原理图。

图2为本实用新型上电时序控制电路的原理图。

图3为升压隔离电路。

图4为电源故障检测电路。

具体实施方式

复杂可编程逻辑器件(CPLD)可以根据各路电源输出的时序要求预先进行逻辑编程，来实现CPLD的N个输出端口V1_K1到V1_KN按所需的时序要求输出控制信号。以电源转换器件和与之串连的含使能端的开关器件为被控开关电路为例，其中电源转换器件为直流变压器DC/DC_N，开关器件为MOS管，并以CPLD作为时序控制芯片，对N路电源进行上电时序控制为例，对本实用新型进行详细说明。

如图2所示，本实用新型的CPLD除了必要的电源输入端口连接电源Vin和晶振输入端口连接晶振外，还包括N路输出端口V1_K1到V1_KN和一路控制端口Vcon。其中，N路输出端口用于输出控制信号，控制端口Vcon接收电源故障检测电路的输出信号，用于控制CPLD芯片输出端口是否可以输出控制信号。

如图2所示，本实用新型上电时序控制电路中，设备电源Vin连接CPLD的电源输入端口为芯片供电，CPLD的N路信号的输出端口V1_K1到V1_KN，连接到N路输入的升压隔离电路的输入端，升压隔离电路的N路输出端口V2_K1到V2_KN，连接N路电源的开关器件MOS管的使能端。另外，本实用新型将N路电源的输出端口Vout_1到Vout_N并联连接到一个N路输入一路输出的电源故障检测电路的输入端口，电源故障检测电路的输出接入CPLD的控制端口Vcon。

设备上电后，电压经过电源模块DC/DC_0转换为设备输入电压Vin，各路电源分别经过各自电源转换模块DC/DC_1到DC/DC_N将输入电源Vin转换为各路使用的电源Vin_1到Vin_N。此时各MOS管使能端尚未收到控制信号，因此各路电源输出处于高阻状态。同时，输入电源Vin启动CPLD，CPLD根据预先的逻辑编程，N个输出端口V1_0到V1_N顺序输出控制信号。如在延时X1毫秒后，CPLD输出端口V1_K1输出控制信号；延时X2毫秒后，CPLD输出端口V1_K2输出控制信号；依次延时XN毫秒后，CPLD输出端口V1_KN输出控制信号。在上电结束后，由电源故障检测电路检测各路电源输出Vout_1到Vout_N是否有故障，若有，则CPLD响应电源故障检测电路输入CPLD控制端口Vcon的信号，响应控制输出信号V2_K1到V2_KN。

CPLD各路输出接入升压隔离电路的N路输入端口，对CPLD的各路控制信号V1_0到V1_N进行放大。图3为N路升压隔离电路图其中的一路，采用一个三极管组成的电路对控制信号进行隔离和电平转换。如图3，CPLD输出与参考电压V33和电阻R1组成的串连电路并联，而后串连一个电阻Rb，接到三极管Q1基极；其Q1的集电极即升压隔离电路的输出与MOS管的使能端相连，同时Q1的集电极并联一个参考电压V_mos，其中该电压的电位足以使能MOS管导通；Q1的射极接地。当CPLD控制信号输出高阻的时候，或者CPLD控制信号输出高电平的时候，V33为Q1基极提供电压，使Q1的集电极和发射极导通，Q1的集电极为低电平，因此MOS管处于关闭状态；当CPLD输出的控制信号为负电平时，Q1的集电极和射极从导通态变为断开，集电极电压为参考电压V_mos，因此控制MOS管闭合导通。

图2中的电源故障检测电路，各路电源输出端并连电源故障检测电路输入端，电源故障检测电路的一路输出串连到时序控制芯片的使能端口。当设备上电结束后，电源故障检测电路判断各路是否有故障，当某路故障，电源故障检测模块控制CPLD的控制信号的输出，断开各路或部分电路的MOS管，以保护设备。图4为其中的一路检测电路，输入端串连电阻R连接到Q1的基极，当接入输入端的被检测电源有电流时，使Q1的集电极和发射极导通，Q1集电极即输出端为低电平，表示该路电源工作正常；反之，当输入端没有电流时，Q1的集电极和发射极截止，Q1输出端输出高电平，表示该路电源断路故障。N路检测电路的各路输出端通过一个合路器件进行相或后，变为一路输出连接到CPLD控制端口，如本例采用或门器件。因此当有一路故障时，输入CPLD控制端的信号为高电平，此时，CPLD输出端口V1_0到V1_N输出高电平信号或停止控制信号的输出，以断开所有的MOS管。另外，电源故障检测电路也可以不通过合路器件，而保持N路输出，将N路输出与CPLD另外设置的N路输入端口相连，CPLD的这N路输入端口分别控制CPLD的N路输出端口V1_0到V1_N输出的信号。这样，CPLD可以根据各路的电源故障检测电路输出的信号，经过逻辑编程，对各路的输出信号V1_0到V1_N进行分别控制，实现只切断部分电源通路或全部电源通路上的MOS管。

本实用新型通过CPLD驱动MOS管控制电源的顺序开启，另外，被控开关电路也可以仅采用含使能端的直流变压器DC/DC_N，则CPLD也可以控制DC/DC_N的使能端来控制电源的开启，即CPLD顺序输出控制信号，输入到各电源模块DC/DC的使能端来控制各路电压的上电时序，而省去MOS。原理相同，不再详述。另外，定时功能不仅由CPLD实现，也可由可编程逻辑器件(PLD)、现场可编程逻辑器件(FPGA)等可编程逻辑器件实现；实现的原理与效果相同，不再详述。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (11)

1、一种上电时序控制电路，包含一个或一个以上的含控制端的被控开关电路，该被控开关电路的输入端与输入电源相连，每个被控开关电路的输出端与一个需要供电的电路相连，其特征在于，所述上电时序控制电路进一步包括：

一个多路输出端的时序控制芯片，时序控制芯片的电源输入端与输入电源相连，时序控制芯片各路输出端与各个的被控开关电路的控制端相连。

2、根据权利要求1所述的上电时序控制电路，其特征在于，所述时序控制芯片为PLD、CPLD或FPGA。

3、根据权利要求1所述的上电时序控制电路，其特征在于，所述被控开关电路为含使能端的电源转换器件，其输入端与输入电源相连，输出端与一个需要供电的电路相连，使能端与时序控制芯片的一个输出端相连。

4、根据权利要求1所述的上电时序控制电路，其特征在于，所述被控开关电路为电源转换器件和与之串连的含使能端的开关器件，电源转换器件的输入端与输入电源相连，开关器件的输出端与一个需要供电的电路相连，开关器件的使能端与时序控制芯片的一个输出端相连。

5、根据权利要求1所述的上电时序控制电路，其特征在于，所述时序控制芯片包含一个控制端，所述电路进一步包括：多输入端单输出端的电源故障检测电路，其各个输入端分别与各个被控开关电路的输出端相连，该电源故障检测电路的输出端与时序控制芯片的控制端相连。

6、根据权利要求5所述的上电时序控制电路，其特征在于，所述电源故障检测电路包括：与被控开关电路的数目相同的三极管和一个合路器件，每个三极管的基极与被控开关电路的输出端相连，各个三极管的集电极与参考电压并联后连接到一个合路器件，合路器件输出端与时序控制芯片的控制端相连。

7、根据权利要求6所述的上电时序控制电路，其特征在于，所述电源故障检测电路中的合路器件为或门器件。

8、根据权利要求1所述的上电时序控制电路，其特征在于，所述时序控制芯片包含与被控开关电路的数目相同的控制端，所述电路进一步包括：多输入端多输出端的电源故障检测电路，电源故障检测电路的各个输入端分别与被控开关电路的输出端相连，各个输出端分别与时序控制芯片的各个控制端相连。

9、根据权利要求8所述的上电时序控制电路，其特征在于，所述电源故障检测电路包括：与被控开关电路的数目相同的三极管，每个三极管的基极为电源故障检测电路的一个输入端与被控开关电路的输出端相连，每个三极管的集电极与参考电压并联后分别与时序控制芯片的各个控制端相连。

10、根据权利要求1所述的上电时序控制电路，其特征在于，所述上电时序控制电路进一步包括：多路输入端多路输出端的升压隔离电路，各路输入端分别与时序控制芯片各路输出端相连，升压隔离电路各路输出端分别与各路被控开关电路的输入端相连。

11、根据权利要求10所述的上电时序控制电路，其特征在于，所述升压隔离电路包括：与被控开关电路的数目相同的三极管，每个三极管的基极与时序控制芯片输出端相连，每个三极管的集电极与参考电压并联后与各路被控开关电路的输入端相连。

Images