CN107992179B - 一种多处理器平台的上下电和复位控制装置 - Google Patents

Abstract

本发明公开了一种多处理器平台的上下电和复位顺序控制装置，包括FPGA、第一电源控制模块和第一电源转换模块；FPGA接收第一电源控制模块发出的上电信号后，按照设定的上电控制逻辑依次输出电压控制信号，第一电源转换模块根据接收的电压控制信号将外部供电电源转换为相应的工作电压以控制多处理器平台上电；FPGA根据设定的复位控制逻辑依次输出复位信号，多处理器平台依次执行复位操作；FPGA接收第一电源控制模块发出的下电信号后，按照下电控制逻辑依次输出电压控制信号，第一电源转换模块根据接收的电压控制信号控制多处理器平台下电；本发明通过FPGA灵活控制多处理器平台的上、下电和复位顺序，使新研制的主板在调试中可以节省大量时间和精力，避免设计风险。

Description

一种多处理器平台的上下电和复位控制装置

技术领域

本发明属于自动化控制技术领域，更具体地，涉及一种多处理器平台的上下电和复位控制装置。

背景技术

一些嵌入式***应用中为了追求更高性能，常常采用多个芯片组成多处理器平台的架构，比如TI公司发布的一款高性能DSP芯片--C6713芯片，由此涉及到多处理器平台中各芯片与***模块的上电时序及复位问题。在设计多处理器平台的主板的过程中，控制主板上电及复位时序主要是通过选用带有可编程上电时序的电源芯片或通过调节电阻和电容的充放电延迟的方法来实现，带上电时序的电源芯片是通过配置特定容值的电容来实现的，电容选定后想要改变需要解焊复装；这些方法一方面需要额外的成本，另一方面存在控制不灵活的弊端，尤其是对于新研发的主板进行调试时，由于需要匹配合适的电容电阻，会非常耗时且存在匹配失败需要频繁拆焊复装的风险，甚至会因为匹配失败而损坏整个主板，带来严重后果。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种多处理器平台的上下电和复位控制装置，使用现场可编程门阵列(Field－Programmable Gate Array，FPGA)来灵活控制多处理器平台主板的上电、下电和复位顺序，可得新研制的主板在调试中可以节省大量时间和精力，并避免电容电阻不匹配损坏主板。

为实现上述目的，按照本发明的一个方面，提供了一种多处理器平台的上下电和复位顺序控制装置，包括FPGA、第一电源控制模块和第一电源转换模块；

第一电源控制模块的输入端与外部供电电源相连，输出端与FPGA的输入端相连；FPGA的第一输出端与第一电源转换模块的第一输入端相连，第二输出端与多处理器平台的第一输入端相连；第一电源转换模块的第二输入端与外部供电电源相连，其输出端与多处理器平台的第二输入端相连；

通过FPGA设定多处理器平台上各模块的复位控制逻辑，并根据多处理器平台上各模块的不同工作电压分别设定其上电和下电控制逻辑；

FPGA接收第一电源控制模块发出的上电信号后，按照设定的上电控制逻辑依次输出电压控制信号，第一电源转换模块根据接收的不同电压控制信号将外部供电电源转换为相应的工作电压以控制多处理器平台依次上电；上电完成后，FPGA根据设定的复位控制逻辑依次输出复位信号，多处理器平台依次执行复位操作；

FPGA接收第一电源控制模块发出的下电信号后，按照设定的下电控制逻辑依次输出电压控制信号，第一电源转换模块根据接收的不同电压控制信号控制多处理器平台依次下电。

优选的，上述上下电和复位顺序控制装置，还包括第二电源转换模块和第二电源控制模块；

第二电源控制模块的输入端连接外部电源，其输出端分为两路，一路与第一电源转换模块的第二输入端相连，另一路与第二电源转换模块的输入端相连，第二电源转换模块的输出端与第一电源控制模块的输入端相连；

第二电源控制模块用于驱动第二电源转换模块将外部供电电源转换为FPGA的工作电源。

优选的，上述上下电和复位顺序控制装置，其特征在于，所述处理器为C6713芯片。

优选的，上述上下电和复位顺序控制装置，多处理器平台的工作电压包括28V，5V，3.3V，1.8V和±15V，第一电源转换模块将28V DC电源转换为5V工作电源，再将5V工作电源转换为3.3V，1.8V和±15V的工作电源；

第二电源转换模块将28V DC电源转换为FPGA所需的3.3V工作电源。

优选的，上述上下电和复位顺序控制装置，多处理器平台主板上电的电压顺序为：28V、5V、3.3V、1.8V、±15V。

优选的，上述上下电和复位顺序控制装置，多处理器平台主板的复位顺序为：处理器、FLASH、CPLD、通信电路。

优选的，上述上下电和复位顺序控制装置，多处理器平台主板下电的电压顺序为：±15V、1.8V、3.3V、5V、28V。

优选的，上述上下电和复位顺序控制装置，多个处理器同时进行复位。

优选的，上述上下电和复位顺序控制装置，其通信电路包括以太网模块、422模块和CAN模块，所述太网模块、422模块和CAN模块同时进行复位。

优选的，上述上下电和复位顺序控制装置，多处理器平台的上电、复位和下电顺序，以及信号脉宽可通过修改FPGA的控制逻辑来实现。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：

(1)本发明提供的一种多处理器平台的上下电和复位控制装置，根据多处理器平台上各模块具备不同工作电压的特点，利用FPGA设定上下电和复位控制逻辑，控制多处理器平台主板的上下电和复位顺序，使用灵活，使得新研制的多处理器平台主板在调试中可以节省大量时间和精力，并可避免电容电阻不匹配而损坏主板；

(2)本发明提供的一种多处理器平台的上下电和复位控制装置，通过修改FPGA的上下电和复位控制逻辑即可调整平台主板的上下电和复位顺序，以及信号脉宽，解决了多处理器平台主板上各模块的电压上电时间间隔、复位脉宽不确定的问题。

附图说明

图1是本发明实施例提供的上下电和复位控制装置的组成框图；

图2是本发明实施例提供的上下电和复位控制装置的具体信号传递图；

图3是本发明实施例提供的上下电和复位控制装置的上电时序图；

图4是本发明实施例提供的上下电和复位控制装置的下电时序图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

图1是本发明实施例提供的多处理器平台的上下电和复位控制装置的组成框图；如图1所示，本发明实施例提供的一种多处理器平台的上下电和复位控制装置，包括第一电源转换模块、FPGA、第二电源转换模块、第二电源控制模块和第一电源控制模块；

其中，第二电源控制模块的输入端与外部28V DC电源相连，其输出端分为两路，一路与第一电源转换模块的第一输入端相连，另一路与第二电源转换模块的输入端相连，第二电源转换模块的输出端与第一电源控制模块的输入端相连，第一电源控制模块的输出端与FPGA的输入端相连，FPGA的第一输出端与第一电源转换模块的第二输入端相连，第二输出端与多处理器平台的第二输入端相连；第一电源转换模块的输出端与多处理器平台的第一输入端相连。

C6713芯片是TI公司发布的一款高性能DSP芯片，本实施例以由C6713芯片构成的多处理器平台为例，说明本发明提供的上下电和复位控制装置的工作原理。

第一电源转换模块采用DC-DC转换芯片实现，DC-DC转换芯片将28V DC电源转换为C6713多处理器平台主板上各模块所需的工作电源；

利用FPGA的可编程功能设定换为C6713多处理多处理器平台上各模块的复位控制逻辑，并根据C6713多处理器平台上各模块的不同工作电压分别设定其上电和下电控制逻辑；

第二电源转换模块采用电源芯片实现，用于将28V DC电源转换为FPGA工作电源；

第二电源控制模块为电源开关1，用于驱动电源芯片为FPGA提供工作电源；

第一电源控制模块用于驱动FPGA根据设定的上下电和复位控制逻辑输出上下电及复位控制信号，包括电源开关2和电源开关3；其中，电源开关2用于驱动FPGA根据设定的上电和复位控制逻辑输出上电及复位控制信号，上电时开启，下电时关闭；电源开关3用于驱动FPGA根据设定的下电控制逻辑输出下电控制信号，下电时开启，上电时关闭。

C6713多处理器平台的工作电源包括28V，5V，3.3V，1.8V和±15V，DC-DC转换芯片先将28V DC电源转换为5V工作电源，再将5V工作电源分别转换为3.3V，1.8V和±15V的工作电源；

FPGA的工作电源为3.3V，电源芯片将28V DC电源转换为FPGA所需的3.3V工作电源；

通过FPGA设定C6713多处理器平台主板的上电、复位和下电控制逻辑，根据设定的上电及复位控制逻辑控制C6713多处理器平台主板上各模块的上电顺序和复位顺序；根据设定的下电控制逻辑控制C6713多处理器平台主板各模块的下电顺序；

其中，C6713多处理器平台主板的上、下电顺序根据各模块的工作电源进行设定，上电的电压顺序为：28V、5V、3.3V、1.8V、±15V；C6713多处理器平台主板上各模块的复位顺序为：C6713芯片、FLASH、复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)、通信电路，其中，CPLD和通信电路统称为C6713芯片的***电路，通信电路包括以太网模块、422模块和CAN模块；主板上的多个C6713芯片可同时进行复位，通信电路中的以太网模块、422模块和CAN模块同时进行复位；C6713多处理器平台主板下电的电压顺序为：±15V、1.8V、3.3V、5V、28V；C6713多处理器平台主板的多个C6713芯片和各***电路的上下电和复位顺序，以及信号脉宽可通过修改FPGA程序来实现。

图2是本实施例提供的C6713多处理器平台的上下电和复位过程中具体信号传递图，详细信号定义如下：

PWR_ON#--主板上电按钮信号

PWR_OFF#--主板下电按钮信号

PWR_OFF_GD#--主板下电成功信号

DSP0_RESET#--DSP0复位信号

DSP1_RESET#--DSP0复位信号

DSPN_RESET#--DSPN复位信号

FLASH0_RESET#--NAND FLASH0复位信号

FLASHj_RESET#--NAND FLASHj复位信号

NET_RESET#--网口复位信号

422_RESET#--422通信复位信号

CAN_RESET#--CAN通信复位信号

CPLD_RESET#--CPLD复位信号

DSP0_1V8_EN--DSP0 1.8V电压控制信号

DSP1_1V8_EN--DSP1 1.8V电压控制信号

DSPN_1V8_EN--DSPN 1.8V电压控制信号

DSP0_3V3_EN--DSP0 3.3V电压控制信号

DSP1_3V3_EN--DSP1 3.3V电压控制信号

DSPN_3V3_EN--DSPN 3.3V电压控制信号

PHER_3V3_EN--***电路3.3V电压控制信号

PHER_5V_EN--***电路5V电压控制信号

PHER_±15V_EN--***电路±15V电压控制信号

具体的上电、下电及复位流程如下：

上电：打开电源开关1，电源芯片将28V供电电源转换为FPGA所需的3.3V工作电源，FPGA上电并加载程序；打开电源开关2，电源开关2发送PWR_ON#给FPGA，FPGA检测到PWR_ON#的低电平后按设定好的上电及复位控制逻辑去控制各电压的上电顺序，并按照顺序为各C6713芯片和***电路进行复位。

上电时序图如图3所示，FPGA输出***电路5V电压控制信号给DC-DC转换芯片，DC-DC转换芯片在检测到***电路5V电压控制信号的高电平后将28V供电电源转换为5V工作电源，主板上的***电路进行5V电压上电；

FPGA输出***电路3.3V电压控制信号给DC-DC转换芯片，DC-DC转换芯片在检测到***电路3.3V电压控制信号的高电平后先将28V供电电源转换为5V工作电源，再将5V工作电源转换为3.3V工作电源，主板上的***电路进行3.3V电压上电。

***电路上电完成后，FPGA输出DSP 3.3V电压控制信号给DC-DC转换芯片，DC-DC转换芯片在检测到DSP 3.3V电压控制信号的高电平后先将28V供电电源转换为5V工作电源，再将5V工作电源转换为3.3V工作电源，主板上N个C6713芯片中的I/O接口进行3.3V电压上电；需要指出的是，***电路和C6713芯片3.3V工作电压上电顺序可通过FPGA的程序设定进行调换，即可先进行C6713芯片的3.3V电压上电，再进行***电路的3.3V电压上电。

FPGA输出DSP 1.8V电压控制信号给DC-DC转换芯片，DC-DC转换芯片在检测到DSP1.8V电压控制信号的高电平后先将28V供电电源转换为5V工作电源，再将5V工作电源转换为1.8V工作电压，主板上N个C6713芯片的处理器内核进行1.8V电压上电；

N个C6713芯片上电完成后，FPGA输出***电路±15V电压控制信号DC-DC转换芯片，DC-DC转换芯片在检测到***电路±15V电压控制信号的高电平后先将28V供电电源转换为5V工作电源，再将5V工作电源转换为±15V工作电压，主板上的***电路进行±15V电压上电。

复位：多处理器平台主板上各模块上电完成后，FPGA输出DSP复位信号给平台主板上的C6713芯片，N个C6713芯片同时进行复位；C6713芯片完成复位后，FPGA输出NAND FLASH复位信号给平台主板上的FLASH，J个FLASH同时进行复位；FLASH复位完成后，FPGA输出CPLD复位信号给平台主板上的CPLD，CPLD进行复位；最后，FPGA同时输出网口复位信号、422通信复位信号和CAN通信复位信号，主板上的以太网模块、422模块和CAN模块同时进行复位，需要指出的是，可通过FPGA设置网口复位信号、422通信复位信号和CAN通信复位信号的复位逻辑来更改以太网模块、422模块和CAN模块的复位顺序，使其按照先后顺序进行复位。

下电：打开电源开关3，电源开关3输出PWR_OFF#给FPGA，FPGA检测到PWR_OFF#的低电平后按照设定好的下电控制逻辑去控制各模块的下电顺序，

下电时序图如图4所示，FPGA输出***电路±15V电压控制信号给DC-DC转换芯片，DC-DC转换芯片在检测到DSP 3.3V电压控制信号的低电平后控制主板上的***电路进行±15V电压下电；

***电路下电完成后，FPGA依次输出DSP 1.8V电压控制信号和DSP3.3V电压控制信号给DC-DC转换芯片，DC-DC转换芯片在检测到DSP 1.8V电压控制信号和DSP 3.3V电压控制信号的低电平后，控制主板上N个C6713芯片依次进行1.8V和3.3V电压下电；

N个C6713处理器下电完成后，FPGA依次输出***电路3.3V电压控制信号和***电路5V电压控制信号给DC-DC转换芯片，DC-DC转换芯片在检测到***电路3.3V电压控制信号和***电路5V电压控制信号的低电平后，控制主板上的***电路依次进行3.3V和5V电压下电。

下电完成后，FPGA发出PWR_OFF_GD#信号给多处理器平台主板上的指示灯，指示灯点亮后，关闭电源开关1，FPGA下电，主板下电完成。

本发明使用可编程逻辑器件(FPGA)来控制C6713多处理器平台主板的上电、下电和复位过程，使得新研制的多处理器平台主板在调试中可以节省大量时间和精力，并可避免设计风险；需要指出的是，本发明所提供的基于FPGA的上下电和复位控制装置同时也适用于除C6713芯片外的其它芯片构成的多处理器平台。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种多处理器平台的上下电和复位顺序控制装置，其特征在于，包括第二电源控制模块、第二电源转换模块、FPGA、第一电源控制模块和第一电源转换模块；

所述第二电源控制模块的输入端连接外部电源，其输出端分为两路，一路与第一电源转换模块的第一输入端相连，另一路与所述第二电源转换模块的输入端相连，第二电源转换模块的输出端与第一电源控制模块的输入端相连；所述第一电源控制模块的输出端与FPGA的输入端相连；所述第一电源转换模块的输出端与多处理器平台的第一输入端相连；所述FPGA的第一输出端与第一电源转换模块的第二输入端相连，第二输出端与多处理器平台的第二输入端相连；

所述第二电源控制模块用于驱动所述第二电源转换模块将外部供电电源转换为FPGA的工作电源；

通过所述FPGA设定多处理器平台上各模块的复位控制逻辑，并根据多处理器平台上各模块的不同工作电压分别设定其上电和下电控制逻辑；

所述第一电源控制模块包括第一电源开关和第二电源开关；其中，所述第一电源开关用于驱动FPGA根据设定的上电和复位控制逻辑输出上电及复位信号，上电时开启，下电时关闭；所述FPGA接收第一电源开关发出的上电信号后，按照设定的上电控制逻辑依次输出电压控制信号，第一电源转换模块根据接收的不同电压控制信号将外部供电电源转换为相应的工作电压以控制多处理器平台依次上电；上电完成后，FPGA根据设定的复位控制逻辑依次输出复位信号，多处理器平台依次执行复位操作；

所述第二电源开关用于驱动FPGA根据设定的下电控制逻辑输出下电信号，下电时开启，上电时关闭；所述FPGA接收第二电源开关发出的下电信号后，按照设定的下电控制逻辑依次输出电压控制信号，第一电源转换模块根据接收的不同电压控制信号控制多处理器平台依次下电。

2.如权利要求1所述的上下电和复位顺序控制装置，其特征在于，所述处理器为C6713芯片。

3.如权利要求2所述的上下电和复位顺序控制装置，其特征在于，所述多处理器平台的工作电压包括28V，5V，3.3V，1.8V和±15V，所述第一电源转换模块将28V DC电源转换为5V工作电源，再将5V工作电源转换为3.3V，1.8V和±15V的工作电源；

所述第二电源转换模块将28V DC电源转换为FPGA所需的3.3V工作电源。

4.如权利要求3所述的上下电和复位顺序控制装置，其特征在于，所述多处理器平台主板上电的电压顺序为：28V、5V、3.3V、1.8V、±15V。

5.如权利要求1所述的上下电和复位顺序控制装置，其特征在于，所述多处理器平台主板的复位顺序为：处理器、FLASH、CPLD、通信电路。

6.如权利要求3所述的上下电和复位顺序控制装置，其特征在于，所述多处理器平台主板下电的电压顺序为：±15V、1.8V、3.3V、5V、28V。

7.如权利要求5所述的上下电和复位顺序控制装置，其特征在于，所述多个处理器同时进行复位。

8.如权利要求5所述的上下电和复位顺序控制装置，其特征在于，所述通信电路包括以太网模块、422模块和CAN模块，所述以太网模块、422模块和CAN模块同时进行复位。

9.如权利要求1所述的上下电和复位顺序控制装置，其特征在于，所述多处理器平台的上电、复位和下电顺序，以及信号脉宽可通过修改FPGA的控制逻辑来实现。

Images