CN221201179U - 封装结构 - Google Patents

Abstract

本实用新型提供一种封装结构，包括：主芯片；有机中介层，与所述主芯片电连接，且具有在第一方向上彼此相对的第一侧和第二侧，其中所述主芯片设置于所述有机中介层的所述第二侧；封装基板，设置于所述有机中介层的所述第一侧，且通过导电连接件电连接至所述有机中介层；以及电容器芯片组，包括第一电容器芯片和第二电容器芯片，所述第一电容器芯片设置于所述有机中介层的所述第一侧，且在所述第一方向上位于所述有机中介层和所述封装基板之间，其中所述第一电容器芯片通过所述有机中介层耦接至所述主芯片；第二电容器芯片设置于有机中介层的第二侧，且与主芯片电连接。所述封装结构具有提高的电源性能，且有利于减小封装结构的整体尺寸。

Description

封装结构

技术领域

本公开的实施例涉及半导体封装领域，且特别是涉及一种封装结构。

背景技术

基板上晶片上芯片（Chip on Wafer on Substrate，CoWoS）封装是一种先进的半导体封装技术，可实现多个芯片的高密度线路连接，并实现数据的高速率传输。在封装结构的电源分配网络中，波动电流在通过电源分配网络时因电气路径上的阻抗会产生电源噪声。如何减小封装结构电源分配网络中的电源噪声是封装技术领域的重要研究课题。

实用新型内容

根据本公开的至少一个实施例提供一种封装结构，包括：主芯片；有机中介层，与所述主芯片电连接，且具有在垂直于所述主芯片的主表面的第一方向上彼此相对的第一侧和第二侧，其中所述主芯片设置于所述有机中介层的所述第二侧；封装基板，设置于所述有机中介层的所述第一侧，且通过导电连接件电连接至所述有机中介层；以及电容器芯片组，包括第一电容器芯片和第二电容器芯片，所述第一电容器芯片设置于所述有机中介层的所述第一侧，且在所述第一方向上位于所述有机中介层和所述封装基板之间，其中所述第一电容器芯片通过所述有机中介层耦接至所述主芯片；所述第二电容器芯片设置于所述有机中介层的所述第二侧，且与所述主芯片电连接，其中所述第二电容器芯片包括在平行于所述封装基板的主表面的第二方向上与所述主芯片并排设置，且通过所述有机中介层电连接至所述主芯片的电容器芯片；和/或在所述第一方向上堆叠在所述主芯片的远离所述有机中介层的一侧，且电连接至所述主芯片的电容器芯片。

根据本公开至少一个实施例提供的封装结构，所述电容器芯片组在所述封装基板的主表面上的正投影位于所述有机中介层在所述封装基板的所述主表面上的正投影内。

根据本公开至少一个实施例提供的封装结构，所述第一电容器芯片在平行于所述封装基板的主表面的第二方向上位于相邻所述导电连接件之间。

根据本公开至少一个实施例提供的封装结构，所述第一电容器芯片在所述第一方向上的高度小于所述导电连接件在所述第一方向上的高度。

根据本公开至少一个实施例提供的封装结构，还包括：第一底部填充层，填充所述有机中介层与所述封装基板之间的空间，且环绕所述导电连接件和所述第一电容器芯片。

根据本公开至少一个实施例提供的封装结构，在所述第一方向上在所述第一电容器芯片和所述封装基板之间具有间隙，且所述第一底部填充层的部分填充在所述间隙中。

根据本公开至少一个实施例提供的封装结构，所述第二电容器芯片的在所述第一方向上堆叠在所述主芯片的远离所述有机中介层的一侧的电容器芯片在所述封装基板的主表面上的正投影位于所述主芯片在所述封装基板的主表面上的正投影内。

根据本公开至少一个实施例提供的封装结构，所述第一电容器芯片和所述第二电容器芯片中的一或多者包括电容器堆叠结构，且所述电容器堆叠结构包括在所述第一方向上堆叠的多个电容器子芯片。

根据本公开至少一个实施例提供的封装结构，所述多个电容器子芯片通过设置于相邻电容器子芯片之间的第三导电凸块彼此电连接，或者彼此接合而电连接。

根据本公开至少一个实施例提供的封装结构，还包括：封装层，设置在所述有机中介层的远离所述封装基板的一侧，且包封所述主芯片和所述第二电容器芯片。

根据本公开至少一个实施例提供的封装结构，所述电容器芯片组中的每个电容器芯片为硅电容。

根据本公开至少一个实施例提供的封装结构，所述主芯片包括第一芯片和第二芯片，在平行于所述封装基板的主表面的方向上并排设置，其中所述第一芯片是***芯片，所述第二芯片是存储器芯片。

根据本公开至少一个实施例提供的封装结构可缩短电容器的滤波路径，大幅减小封装结构的电源噪声，对于降低高频噪声的效果更好，提高了封装结构的电源性能，而且可有利于减小封装结构的整体尺寸。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1示出一种封装结构的示意性截面图。

图2至图8示出根据本公开一些实施例的封装结构的示意性截面图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。用语“和/或”意指包括该用语前面的特征和该用语后面的特征中的至少一者。

一般来说，CoWoS封装包括芯片、中介层（interposer）和封装基板。中介层位于芯片和封装基板之间，提供多个芯片之间的互联，并将芯片连接至封装基板。基于中介层的类型，可将CoWoS封装分成以下三种类型：使用硅基板作为中介层的CoWoS-S封装、使用包括重布线结构的有机中介层的CoWoS-R封装、使用桥接芯片和重布线结构的组合作为中介层的CoWoS-L封装。

在CoWoS-R封装中，中介层包括有机介电层和重布线结构，重布线结构嵌置于有机介电层中，且用于实现多个芯片之间以及多个芯片和封装基板之间的电连接。由于该中介层具有有机介电层，因此也将这种中介层（即，包括有机介电层和重布线结构）称为有机中介层。

图1示出一种封装结构的示意性截面图。

参考图1，封装结构50为CoWoS-R封装，且包括芯片1、中介层25和封装基板30。多个芯片1设置于中介层25的一侧，且电连接至中介层25。中介层25包括有机介电层20以及嵌置于有机介电层20中的重布线结构21。封装基板30位于中介层25的远离芯片1的一侧，且通过中介层25电连接至芯片1。

在封装结构中，电源分配网络（power delivery network，PDN）为芯片的电源/地管脚等提供恒定的电压轨道，保证器件的正常工作。电源分配网络的阻抗是与频率相关的阻抗函数：Z(ƒ)；当波动电流I(ƒ)通过电源分配网络时，会产生电压噪声：V(ƒ) = I(ƒ)× Z(ƒ)，因此，设计电源分配网络的原则在于降低电源分配网络的阻抗，从而减小电压噪声。降低电源分配网络的阻抗可以通过在封装结构中增加电容器来实现。

例如，封装结构50设置有一或多个电容器，以减小电源噪声。一般来说，电容器设置在封装基板30上，且通过封装基板30电连接至中介层25，进而通过中介层25连接至芯片1。例如，封装结构50可包括电容器31和/或电容器32。电容器31可与中介层25设置在封装基板30的同一侧，且电容器31设置在中介层25所在区域之外的区域。即，电容器31在封装基板30上的正投影与中介层25在封装基板30上的正投影错开。电容器31例如是陶瓷电容。

封装结构50还包括多个导电端子35，封装结构50可通过多个导电端子35进一步与其他构件电连接。例如，多个导电端子35设置于封装基板30的远离中介层25的一侧，且封装结构50可通过多个导电端子35连接至电源端。在一些示例中，电容器32设置于封装基板30的远离中介层25的一侧，即，电容器32和多个导电端子35位于封装基板30的同一侧。

在封装结构50中，虽然设置有电容器以降低电源噪声，然而，电容器31设置在封装基板上，与芯片1的距离较远，使得滤波路径较远。电容器31通常采用陶瓷电容，但陶瓷电容的等效串联电阻（Equivalent Series Resistance，ESR）和等效串联电感（EquivalentSeries Inductance，ESL）较高，无法改善高频噪声。另一方面，陶瓷电容的尺寸相对较大，占用面积较大，从而导致封装结构的整体尺寸增大。电容器32设置在封装基板30的远离中介层的一侧，与芯片1的距离更远，其所能起到的滤波作用有限；而且，电容器32与导电端子35设置在封装基板30的同一侧，因此需要牺牲部分导电端子35的区域来设置电容器32，这对于功耗较大的芯片来说可能存在不利影响。

针对上述问题，本公开实施例提供一种封装结构，可缩短电容器的滤波路径，大幅减小封装结构的电源噪声，对于降低高频噪声的效果更好，提高了封装结构的电源性能，而且可有利于减小封装结构的整体尺寸。

例如，封装结构包括主芯片、有机中介层、封装基板以及电容器芯片组。有机中介层与主芯片电连接，且具有在垂直于主芯片的主表面的第一方向上彼此相对的第一侧和第二侧，其中主芯片设置于有机中介层的第二侧。封装基板设置于有机中介层的第一侧，且通过导电连接件电连接至有机中介层。电容器芯片组包括第一电容器芯片和第二电容器芯片，第一电容器芯片设置于有机中介层的第一侧，且在第一方向上位于有机中介层和封装基板之间，其中第一电容器芯片通过有机中介层耦接至主芯片。第二电容器芯片设置于有机中介层的第二侧，且与主芯片电连接，其中第二电容器芯片包括在平行于封装基板的主表面的第二方向上与主芯片并排设置，且通过有机中介层电连接至主芯片的电容器芯片；和/或在第一方向上堆叠在主芯片的远离有机中介层的一侧，且电连接至主芯片的电容器芯片。

相较于将电容器安装在封装基板上的封装结构，在本公开实施例的封装结构中，通过将电容器芯片组的第一电容器芯片和第二电容器芯片设置在有机中介层上，使得第一电容器芯片通过有机中介层电连接至主芯片，第二电容器芯片通过有机中介层电连接至主芯片，或者与主芯片堆叠设置且与主芯片电连接，而无需使该些电容器芯片通过封装基板与有机中介层连接，进而通过有机中介层与主芯片电连接；如此一来，减小了电容器芯片的滤波路径，更利于减小电源噪声，第一电容器芯片和第二电容器芯片更靠近主芯片，减小了回路电感，提高了电容器的去耦作用，使得电容器对于降低高频噪声的效果更好。而且，第一电容器芯片和第二电容器芯片分别设置在有机中介层的第一侧和第二侧，在平行于封装基板主表面的方向上无需额外占用封装基板上的空间，因此可有利于减小封装结构的整体尺寸。

图2示出根据本公开一些实施例的封装结构的示意性截面图。

参考图2，在一些实施例中，封装结构500包括主芯片10、有机中介层210、封装基板300和电容器芯片组260。有机中介层210与主芯片10电连接，且具有在垂直于主芯片10的主表面的第一方向D1上彼此相对的第一侧S1和第二侧S2，其中第一侧S1远离主芯片10，且主芯片10设置于有机中介层210的第二侧S2上。

封装基板300设置于有机中介层210的第一侧S1，且通过导电连接件220电连接至有机中介层210，进而通过有机中介层210与主芯片10电连接。电容器芯片组260包括至少一个电容器芯片，设置于有机中介层的第一侧S1和第二侧S2的至少一者上，并耦接至主芯片10。即，电容器芯片组260可与主芯片10设置在有机中介层210的相同侧和/或不同侧。在一些实施例中，电容器芯片组260中的一或多个电容器芯片为硅电容，例如可均为硅电容。

例如，在电容器芯片组中，电容器芯片（即，硅电容）包括衬底以及设置在衬底上的电容装置层和导电构件；所述衬底可为半导体衬底，且包含硅等半导体材料；电容装置层设置在衬底上和/或部分嵌置于衬底中，且可包括深沟槽式电容器、金属-绝缘体-金属（metal-insulator-metal，MIM）电容器等电容器器件。导电构件可设置在电容器装置层的远离衬底的一侧，且电连接至电容器器件。例如，导电构件可包括导电接垫和/或导电凸块，以用于电容器芯片与外部构件（例如，封装结构中的有机中介层和/或主芯片等）的电连接。

在一些实施例中，一或多个芯片设置在有机中介层210的第二侧S2，且电连接到有机中介层210。可将位于有机中介层210第二侧S2的一或多个芯片统称为主芯片10；即，主芯片10包括一或多个芯片。例如，主芯片10可包括***芯片（system on chip, SoC）、高带宽存储器（high bandwidth memory，HBM）芯片等存储器芯片或其他任意合适类型的芯片。例如，如图2所示，主芯片10可包括第一芯片110和第二芯片120。例如，第一芯片110和第二芯片120之一是***芯片，且第一芯片110和第二芯片120之另一是HBM芯片。应理解，主芯片10所包括的芯片数量以及上述列举的芯片类型仅为例示说明，本公开并不以此为限，且可根据产品需求进行设计和调整。

例如，主芯片10中的每个芯片可包括衬底、装置层以及导电凸块；衬底可为或包括硅衬底等半导体衬底；装置层设置于衬底的一侧，且可包括有源装置（例如，晶体管）、无源装置（例如，电容器）或其组合以及互联结构，各个装置可通过互联结构连接；导电凸块位于装置层的远离衬底的一侧，且可通过互联结构电连接到衬底上的各种装置；导电凸块可作为主芯片的外部连接点。可将芯片的具有导电凸块或靠近装置层的一侧称为芯片的前侧或有源侧，并可将芯片的衬底所在的一侧（即与前侧相对的一侧）称为背侧。例如，主芯片可倒装设置在有机中介层210上，使得其具有导电凸块的一侧（即，前侧）面向有机中介层210，且可通过导电凸块与有机中介层210电连接。

在一些实施例中，主芯片10中的多个芯片可通过有机中介层210或者通过有机中介层210和封装基板300实现互联。电容器芯片组260中的一或多个电容器芯片与主芯片10中的一或多个芯片连接，例如可通过有机中介层连接，或者可通过附加导电连接件或通过键合工艺彼此接合而直接电连接，而无需通过封装基板与有机中介层连接进而与主芯片连接。通过设置电容器芯片组，可减小封装结构的电路中的阻抗，从而降低芯片端的压降，减小电源噪声，提高装置性能。

例如，电容器芯片组260可包括一或多个第一电容器芯片261，第一电容器芯片261设置在有机中介层210的第一侧S1，且在垂直于封装基板主表面的第一方向D1上位于有机中介层210和封装基板300之间。第一电容器芯片261通过有机中介层210耦接至主芯片10。在一些实施例中，电容器芯片组260（即，一或多个电容器芯片）在封装基板300上的正投影位于有机中介层210在封装基板300上的正投影内。

在一些实施例中，多个导电连接件220在第一方向D1上设置于有机中介层210和封装基板300之间，以提供有机中介层210和封装基板300之间的电连接。例如，第一电容器芯片261可在平行于封装基板主表面的方向（例如，第二方向D2等水平方向）上位于相邻导电连接件220之间，并与导电连接件220横向间隔开。导电连接件220可为或包括焊料球等导电凸块，例如是受控塌陷芯片连接（Controlled collapsed chip connection，C4）凸块，但本公开并不以此为限。

在一些实施例中，第一电容器芯片261在第一方向D1上的高度h1可小于或等于（例如，小于）导电连接件220在第一方向D1上的高度h2。如此一来，使得第一电容器芯片261可在第一方向D1上设置在有机中介层210和封装基板300之间的空间中，避免额外占用封装基板上的空间，从而有利于减小封装结构的整体尺寸。而且，第一电容器芯片261与有机中介层210直接连接，并通过有机中介层210连接至主芯片10，而无需通过封装基板300与有机中介层210连接，因此缩短了第一电容器芯片261与主芯片10之间的连接路径，即减小了第一电容器芯片261的滤波路径。在本文中，第一电容器芯片与有机中介层直接连接是指第一电容器芯片和有机中介层中的导电构件彼此接合而电连接或者通过导电连接件彼此连接，而无需通过封装基板进行连接。

继续参考图2，在一些实施例中，封装结构500还包括第一底部填充层280，第一底部填充层280填充有机中介层210与封装基板300之间的空间，且环绕保护多个导电连接件220和第一电容器芯片261。例如，多个导电连接件220的侧壁和第一电容器芯片261的侧壁被第一底部填充层280环绕覆盖。在一些实施例中，在第一方向D1上在第一电容器芯片261和封装基板300之间具有间隙；底部填充层的部分可填充至所述间隙中。

例如，第一电容器芯片261的在第一方向D1上远离有机中介层210且靠近封装基板300一侧的表面（即，图中所示的底表面）与封装基板300之间存在间隙。在一些实施例中，第一底部填充层280可还延伸至第一电容器芯片261和封装基板300之间的间隙中，覆盖并接触第一电容器芯片261的靠近封装基板300一侧的表面。多个导电连接件220的靠近封装基板300一侧的表面与封装基板300连接并彼此接触。即，导电连接件220的靠近封装基板300一侧的表面与第一电容器芯片261的靠近封装基板一侧的表面可处于不同的水平高度处，且第一电容器芯片261的靠近封装基板一侧的表面在第一方向D1上距有机中介层的距离小于导电连接件220的靠近封装基板一侧的表面在第一方向D1上距有机中介层的距离。

继续参考图2，在一些实施例中，电容器芯片组260还包括一或多个第二电容器芯片262。第二电容器芯片262设置于有机中介层210的第二侧S2，且与主芯片10电连接；例如，第二电容器芯片262可与有机中介层210电连接，并可通过有机中介层210与主芯片10电连接。第二电容器芯片262在封装基板上的正投影位于有机中介层210在封装基板上的正投影内。应注意，图2中仅示意性的示出第二电容器芯片262位于有机中介层210的第二侧，而未具体示出第二电容器芯片、有机中介层、第一芯片之间的连接路径。针对电容器芯片组260中各电容器芯片和有机中介层、第一芯片之间的连接关系将在后续更具体的示意图中示出。

在本公开实施例中，第一电容器芯片和第二电容器芯片均设置在有机中介层上，更靠近主芯片，对于封装结构的负载芯片来说，实际有电流需求的节点位于封装内部的主芯片内，因此，将电容器芯片设置成更靠近主芯片，可缩短滤波路径，减小回路电感，提高电容的去耦作用，且降低高频噪声的效果更好。

在一些实施例中，第一电容器芯片261和第二电容器芯片262均为硅电容。相较于传统的安装在封装基板上的陶瓷电容，硅电容谐振频率更高，可有效减少高频噪声，硅电容具有更低的寄生电阻和/或更低的寄生电感，更有利于减小电源网络阻抗，进而可大幅减小电源噪声，并且硅电容即使在高温下也具有较高的稳定性，因此可提高封装结构的电源性能和可靠度。另一方面，相较于陶瓷电容，硅电容具有较小的尺寸（例如，宽度、厚度等），且去耦效果更好，能够减小电容的使用数量，进而也可减小封装结构的整体尺寸。

具体来说，在理想条件下，电容器可被认为是只有电容特性的纯电容器，但实际上电容器还会有电阻特性和电感特性与之耦合，即还具有寄生电阻和/或寄生电感，其中寄生电阻称为等效串联电阻（ESR），寄生电感称为等效串联电感（ESL）。也就是说，电容器中不仅存在电容量C，还存在电阻分量（即ESR）、电感分量（即ESL），因此，电容器的阻抗特性曲线呈现“V”形，在谐振频率之前呈容性特性，随着频率升高，阻抗下降，谐振频率的阻抗取决于ESR；过了谐振频率之后，阻抗特性变为感性，阻抗随着频率升高而升高。感性阻抗特性取决于ESL。ESR越小，谐振频率的阻抗越低。ESL越小，感性区域的阻抗越低，因此越小的ESR、ESL越有利于高频噪声的去除，硅电容有更小的ESR和/或ESL，可以更好的改善电源网络阻抗，进而减小电源噪声。

例如，以相同电容值（例如，180nf）的硅电容和陶瓷电容为例，陶瓷电容的谐振频点可位于20MHz附近，硅电容的谐振频点可位于100MHz附近，硅电容的ESL可约为陶瓷电容的1/10。也就是说，硅电容对于封装结构上的高频噪声具有很好的抑制效果，且其ESL仅为陶瓷电容的1/10，因此具有更好的去耦（即，去除芯片电源管脚上的噪声）作用。

继续参考图2，在一些实施例中，有机中介层210包括有机介电结构200以及重布线（redistribution layer，RDL）结构205。有机介电结构200可包括环氧树脂、聚酰亚胺等合适的聚合物材料，且可包括一或多个介电层；重布线结构205嵌置于有机介电结构200中，且可包括一或多个重布线层，每个重布线层可包括导电线和/或导电通孔。重布线结构205包括合适的导电材料，例如包括钛、铜等金属材料。重布线结构205作为有机中介层210的导电构件，为封装结构中的各构件之间提供电连接。有机中介层210可不包括硅衬底等半导体衬底。

在一些实施例中，重布线结构205可包括多层导电线201以及导电通孔202。导电通孔202可包括导电通孔202a、202b、202c。例如，位于不同层的导电线201可通过导电通孔202a彼此电连接；例如，重布线结构205中靠近封装基板300一侧的导电线201可通过导电通孔202b与导电连接件220和第一电容器芯片261连接；重布线结构205中靠近主芯片10一侧的导电线201可通过导电通孔202c与连接件150（即，导电连接件）电连接，进而与主芯片10连接。在一些实施例中，重布线结构205可还包括第一导电接垫和第二导电接垫。例如，第一导电接垫设置在导电通孔202b的靠近封装基板300的一侧，并与导电连接件220和第一电容器芯片261电连接。第二导电接垫设置在导电通孔202c的靠近主芯片10的一侧，并与连接件150电连接。第一导电接垫和第二导电接垫相对于导电通孔可具有较大的尺寸，从而可增大位于有机中介层210两侧的构件与其连接的窗口。在一些实施例中，导电通孔202b和导电通孔202c具有合适的尺寸，且可分别用作第一导电接垫和第二导电接垫。应理解，图2中所示的重布线结构的布置和层数仅为例示说明，且本公开并不以此为限。

在一些实施例中，主芯片10通过连接件150与有机中介层210电连接。连接件150可为或包括微凸块等导电凸块。在主芯片10和有机中介层210之间可设置有第二底部填充层160，第二底部填充层160填充主芯片10和有机中介层210之间的空间，并环绕多个连接件150。

在一些实施例中，封装结构500还包括封装层180，位于有机中介层210的第二侧S2，且环绕包覆主芯片10。封装层180可包括模制化合物（molding compound），例如包括环氧树脂模塑化合物（epoxy molding compound，EMC）等，但本公开并不以此为限。

图3示出根据本公开一些实施例的封装结构500的更具体结构的示意性截面图。

参考图3，在一些实施例中，电容器芯片组中的一或多个电容器芯片各自通过导电连接件与有机中介层210（即，其重布线结构205）电连接。所述导电连接件可为或包括微凸块（micro-bump）等导电凸块。例如，第一电容器芯片261通过第一导电凸块221电连接至有机中介层210。例如，第一导电凸块221在第一方向D1上位于第一电容器芯片261和重布线结构205（例如，其导电通孔或导电接垫）之间，以提供第一电容器芯片261和重布线结构205之间的电连接。在一些实施例，第一导电凸块221也被第一底部填充层280环绕。例如，第一电容器芯片261和有机中介层210之间存在间隙，且第一底部填充层280进一步延伸至填充第一电容器芯片261和有机中介层210之间的间隙，并在平行于封装基板主表面的方向上侧向环绕第一导电凸块221。或者，封装结构中还设置有附加底部填充层，所述附加底部填充层填充有机中介层210和第一电容器芯片261之间的间隙，并环绕第一导电凸块221，且所述附加底部填充层嵌置于第一底部填充层280中，被第一底部填充层280覆盖。

在一些实施例中，第二电容器芯片262通过第二导电凸块151电连接到有机中介层210，进而通过有机中介层210电连接到主芯片10。例如，第二导电凸块151在第一方向D1上位于第二电容器芯片262和重布线结构205之间，以提供第二电容器芯片262和重布线结构205之间的电连接。在一些实施例中，第二底部填充层160还填充第二电容器芯片262与有机中介层210之间的空间，并在平行于封装基板主表面的方向上环绕第二导电凸块151。封装层180可还环绕包覆第二电容器芯片262。

参考图3，在一些实施例中，第二电容器芯片262在平行于封装基板主表面的方向（例如，第二方向D2等水平方向）上与主芯片10并排设置，且与主芯片10横向间隔开。例如，封装层180的部分可填充于主芯片10和第二电容器芯片262中各个芯片之间的间隙中。

在一些实施例中，主芯片10和第二电容器芯片262的侧壁及其远离有机中介层一侧的表面均被封装层180覆盖。在替代实施例中，主芯片10和第二电容器芯片262的远离有机中介层一侧的表面也可暴露于封装层180。例如，主芯片10和第二电容器芯片262的远离有机中介层一侧的表面可在包括第二方向D2的水平方向上大致齐平，且可与封装层180的远离有机中介层一侧的表面大致齐平。

在一些实施例中，一或多个第二电容器芯片在第一方向上堆叠在主芯片的远离有机中介层的一侧，且电连接至主芯片。例如，第二电容器芯片可通过附加导电连接件与主芯片电连接；或者，可通过混合键合（hybrid bonding）等键合工艺使得第二电容器芯片和主芯片彼此接合且电连接。例如，第二电容器芯片在封装基板的主表面上的正投影位于主芯片在封装基板的主表面上的正投影内。

例如，图4示出根据本公开一些实施例的封装结构600的示意性截面图，封装结构600与封装结构500类似，差异在于：在封装结构600中，第二电容器芯片直接堆叠在主芯片上，从而使得第二电容器芯片更靠近主芯片，可进一步缩短滤波路径，从而进一步提高封装结构的电源性能。以下针对封装结构600与前述实施例的差异进行详细说明，且封装结构600的其他特征与封装结构500类似，于此不再赘述。

参考图4，在一些实施例中，电容器芯片组260包括第二电容器芯片262，且第二电容器芯片262在第一方向D1上堆叠于主芯片10的远离有机中介层210的一侧，并通过附加导电连接件60电连接到主芯片10。附加导电连接件60例如可为或包括微凸块等导电凸块。在替代实施例中，第二电容器芯片262也可与主芯片10彼此接合而电连接，从而可无需设置附加导电连接件。

在主芯片10包括多个芯片的示例中，可在多个芯片中的每个芯片上均堆叠设置一或多个第二电容器芯片；或者，可在多个芯片中的部分芯片上堆叠设置一或多个第二电容器芯片，且另一部分芯片上可不堆叠设置第二电容器芯片。每个芯片上堆叠的第二电容器芯片的数量可根据产品需求进行设计和调整。此外，也可将部分第二电容器芯片堆叠设置在主芯片上，且将部分第二电容器芯片与主芯片在水平方向上并排设置。也就是说，本公开实施例的第二电容器芯片可与主芯片在第一方向上交叠和/或在第二方向等水平方向上交叠。

例如，在彼此堆叠的主芯片和第二电容器芯片中，主芯片和第二电容器芯片在第一方向D1上彼此交叠，且第二电容器芯片在平行于封装基板主表面的方向上的尺寸（例如，宽度、面积等）可小于等于相应的主芯片在平行于封装基板主表面的方向上的尺寸。所述第二电容器芯片在有机中介层或封装基板上的正投影可位于所述主芯片在有机中介层或封装基板上的正投影内，且第二电容器芯片的所述正投影面积可小于等于所述主芯片的所述正投影面积。在多个第二电容器芯片262堆叠于主芯片10上的实施例中，多个电容器芯片可在平行于封装基板主表面的水平方向上并排设置和/或在垂直于封装基板主表面的第一方向上堆叠设置。

例如，可在第一芯片110的远离有机中介层210的一侧堆叠设置第二电容器芯片262a，可在第二芯片120的远离有机中介层210的一侧堆叠设置第二电容器芯片262b和262c。多个第二电容器芯片262a、262b、262c可在平行于封装基板主表面的方向上并排设置。在一些实施例中，主芯片10中多个芯片的远离有机中介层210一侧的表面在平行于封装基板主表面的方向上彼此大致齐平。多个第二电容器芯片262a-262c可分别通过附加导电连接件60电连接到相应的主芯片，或者可键合至相应的主芯片；多个第二电容器芯片262a-262c的远离有机中介层一侧的表面也可在平行于封装基板主表面的方向上彼此大致齐平。

在一些实施例中，在彼此堆叠的主芯片10和第二电容器芯片262中，主芯片10的前侧（即，靠近装置层的一侧）面向有机中介层210，主芯片10的背侧（即，芯片衬底所在的一侧）面向第二电容器芯片262。例如，主芯片10的衬底中可嵌置有衬底穿孔（throughsubstrate via，TSV），衬底穿孔延伸穿过衬底，并电连接主芯片10中的装置层以及附加导电连接件60，进而通过附加导电连接件60连接到第二电容器芯片262，或者所述衬底穿孔与第二电容器芯片的导电构件彼此接合，从而实现第二电容器芯片262和主芯片10的电连接。衬底穿孔可包括导电材料，例如包括钛、铜等金属材料。在替代实施例中，也可将主芯片10的背侧面向有机中介层，并通过衬底穿孔实现主芯片10和有机中介层之间的电连接，且将主芯片10的前侧面向电容器芯片并与电容器芯片电连接。应理解，在将第二电容器芯片堆叠在主芯片上的实施例中，可通过任意合适的技术将第二电容器芯片和主芯片电连接，且本公开对其连接方式并不进行限制。

在一些实施例中，封装层180包封主芯片10和第二电容器芯片262。例如，第二电容器芯片262的侧壁被封装层180环绕包覆，第二电容器芯片262的远离有机中介层210一侧的表面可暴露于封装层180，例如可与封装层180的远离有机中介层210一侧的表面大致齐平，或者也可被封装层180覆盖。在一些实施例中，第三底部填充层61填充主芯片10和第二电容器芯片262之间的空间，并在平行于封装基板主表面的方向上侧向环绕附加导电连接件60，且可被封装层180环绕覆盖。在替代实施例中，可省略第三底部填充层61，且封装层180可延伸至填充主芯片10和第二电容器芯片262之间的空间。

在一些实施例中，第一电容器芯片和第二电容器芯片中的一或多者包括电容器堆叠结构，且所述电容器堆叠结构包括在垂直于封装基板主表面的第一方向上堆叠的多个电容器子芯片。多个电容器子芯片可通过位于相邻电容器子芯片之间的导电凸块彼此电连接，或者可彼此接合而电连接。例如，电容器堆叠结构可在平行于封装基板主表面的方向上与主芯片10并排设置和/或堆叠设置在主芯片的远离有机中介层的一侧。即，电容器堆叠结构可与主芯片在平行于封装基板主表面的方向上交叠，和/或在垂直于封装基板主表面的第一方向上交叠。

例如，图5示出根据本公开另一些实施例的封装结构700的示意性截面图。

参考图5，在一些实施例中，第二电容器芯片262包括一或多个电容器堆叠结构；例如，可在主芯片10的一或多个芯片上设置电容器堆叠结构。例如，第二电容器芯片262包括在第一方向上分别堆叠在第一芯片110和第二芯片120的远离有机中介层210一侧的电容器堆叠结构ST0和ST1。电容器堆叠结构ST0可包括在第一方向D1上彼此堆叠的多个电容器子芯片262a1、262a2。电容器堆叠结构ST1可包括在第一方向D1上彼此堆叠的多个电容器子芯片262b1、262b2。在每个电容器堆叠结构中，多个电容器子芯片在第一方向D1上彼此交叠，且可通过位于相邻电容器子芯片之间的第三导电凸块62彼此电连接。在一些实施例中，电容器堆叠结构ST0和ST1分别通过附加导电连接件60电连接到主芯片10中的相应芯片。

在一些实施例中，封装层180包封主芯片10和电容器堆叠结构ST0、ST1。在多个电容器子芯片之间也可设置有底部填充层，以环绕包覆第三导电凸块62。所述底部填充层的侧壁可被封装层180覆盖。或者，可省略所述底部填充层，且封装层180可进一步延伸至填充相邻电容器子芯片之间的空间。

在图4和图5所示的封装结构中，第二电容器芯片直接堆叠在主芯片上以与主芯片电连接，而无需通过有机中介层210与第一芯片连接，因此可进一步减小第二电容器芯片的滤波路径，更有利于减小封装结构的电源噪声，提高封装结构的电源性能。

图6示出根据本公开又一些实施例的封装结构800的示意性截面图。

参考图6，在一些实施例中，在封装结构800中，第二电容器芯片262包括电容器堆叠结构ST2，电容器堆叠结构ST2可在平行于封装基板主表面的方向上与主芯片10并排设置。电容器堆叠结构ST2通过第二导电凸块151电连接到有机中介层210，进而通过有机中介层210电连接到主芯片10。与前述实施例中的电容器堆叠结构类似，电容器堆叠结构ST2包括在第一方向D1上彼此堆叠的多个电容器子芯片262a1、262a2，且多个电容器子芯片可通过位于相邻电容器子芯片之间的导电凸块彼此电连接。

在第二电容器芯片262包括电容器堆叠结构的实施例中，第二电容器芯片262也可包括其他设置于有机中介层第二侧的单颗电容器芯片，例如第二电容器芯片262b。应理解，图中所示的第二电容器芯片的数量和各第二电容器芯片的结构仅为例示说明，且本公开并不以此为限。可根据产品需求在有机中介层设置合适数量的第二电容器芯片，且每个第二电容器芯片可为电容器堆叠结构或单颗的电容器芯片，且可与主芯片堆叠设置或并排设置。

在图5和图6所示的实施例中，通过设置电容器堆叠结构，可增加第二电容器芯片的整体电容，进一步减小电源分配网络的阻抗，从而进一步减小封装结构的电源噪声。应理解，本公开上述电容器芯片组的各种实施例可互相组合以形成替代实施例，且该些替代实施例也在本公开的保护范围之内。例如，在封装结构800中，第二电容器芯片可还包括堆叠在主芯片的一或多个芯片上的电容器芯片。也就是说，第二电容器芯片可包括在平行于封装基板的主表面的方向（例如，第二方向上）上与主芯片并排设置且连接至有机中介层并通过有机中介层连接至主芯片的电容器芯片和/或电容器堆叠结构、以及在垂直于封装基板主表面的第一方向上堆叠在主芯片的远离有机中介层一侧的电容器芯片和/或电容器堆叠结构中的至少一者。例如，在一些替代实施例的封装结构中，第二电容器芯片可包括在平行于封装基板主表面的方向上与主芯片并排设置的电容器芯片（例如，图3所示的第二电容器芯片262），且还包括在第一方向上堆叠在主芯片的远离有机中介层一侧且电连接至所述主芯片的电容器芯片（例如，图4所示的第二电容器芯片262a、262b、262c中的一或多者）。

图7和图8分别示出根据本公开另一些实施例的封装结构900和封装结构1000的示意性截面图。

参考图7，在一些实施例中，在封装结构900中，可在有机中介层210的第一侧S1设置多个第一电容器芯片261，多个第一电容器芯片261可在平行于封装基板主表面的方向上并排设置。多个第一电容器芯片261可彼此相邻设置，或者也可被导电连接件220间隔开。

参考图8，在一些实施例中，在封装结构1000中，一或多个第一电容器芯片261可各自为单颗电容器芯片或者可包括电容器堆叠结构ST3。例如，在有机中介层的第一侧设置有第一电容器芯片261a、261b，第一电容器芯片261a可包括电容器堆叠结构ST3，所述电容器堆叠结构包括在第一方向上彼此堆叠连接的多个电容器子芯片，多个电容器子芯片可通过相邻电容器子芯片之间的导电凸块电连接或者也可彼此接合而电连接。

参考图2至图8，在一些实施例中，通过设置电容器芯片组260来减小封装基板的电源噪声，相较于图1所示的封装结构50，封装结构500至封装结构1000可根据产品需求选择性的设置位于封装基板上的陶瓷电容301。例如，在一些实施例中，除了设置电容器芯片组260，也可在封装基板300上设置陶瓷电容301。在另一些实施例中，可省略陶瓷电容301，如此可有利于减小封装结构的整体尺寸。图2至图8中以虚线示出陶瓷电容301，表示陶瓷电容可选择性的设置在封装基板上，且在一些示例中可省略。

在一些实施例中，封装结构500至封装结构1000各自还包括导电端子310，设置在封装基板300的远离有机中介层210的一侧。导电端子310通过封装基板300和导电连接件220电连接至有机中介层210、主芯片和电容器芯片组等构件。例如，封装基板300中包括导电走线（未示出），且导电端子310通过封装基板300中的导电走线电连接到导电连接件220。

在一些实施例中，导电端子310可为或包括焊料球（solder ball），例如是球珊阵列（ball grid array, BGA），但本公开并不以此为限。例如，封装结构可进一步通过导电端子310连接至其他外部构件，例如印刷电路板（printed circuit board，PCB）。在本公开实施例中，由于设置了电容器芯片组可有效减小电源噪声，因此可无需在封装基板300的远离有机中介层的一侧再设置电容器，从而无需占用导电端子310的区域，因此可设置足够数量的导电连接件以提供封装结构与外部构件（例如，电源端）的电连接。

在一些实施例中，封装结构可还包括加固环302，加固环302安装在封装基板300上，且可沿着封装基板300的边缘设置。例如，加固环302和有机中介层210设置在封装基板300的同一侧。加固环302可包括刚性材料，且可用于控制、改善（例如，减小）整个封装结构的翘曲。

在本公开各种实施例中，通过设置包括第一电容器芯片和/或第二电容器芯片的电容器芯片组，可减小封装结构的电源网络阻抗，大幅减小电源噪声，有利于提高封装结构的电源性能，且可有利于减少电容器的使用数量，减小封装结构的整体尺寸。

有以下几点需要说明：

（1）本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。

（2）在不冲突的情况下，本公开同一实施例及不同实施例中的特征可以相互组合。

以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (12)

1.一种封装结构，其特征在于，包括：

主芯片；

有机中介层，与所述主芯片电连接，且具有在垂直于所述主芯片的主表面的第一方向上彼此相对的第一侧和第二侧，其中所述主芯片设置于所述有机中介层的所述第二侧；

封装基板，设置于所述有机中介层的所述第一侧，且通过导电连接件电连接至所述有机中介层；以及

电容器芯片组，包括第一电容器芯片和第二电容器芯片，所述第一电容器芯片设置于所述有机中介层的所述第一侧，且在所述第一方向上位于所述有机中介层和所述封装基板之间，其中所述第一电容器芯片通过所述有机中介层耦接至所述主芯片；所述第二电容器芯片设置于所述有机中介层的所述第二侧，且与所述主芯片电连接，

其中所述第二电容器芯片包括在平行于所述封装基板的主表面的第二方向上与所述主芯片并排设置，且通过所述有机中介层电连接至所述主芯片的电容器芯片；和/或在所述第一方向上堆叠在所述主芯片的远离所述有机中介层的一侧，且电连接至所述主芯片的电容器芯片。

2.根据权利要求1所述的封装结构，其特征在于，所述电容器芯片组在所述封装基板的主表面上的正投影位于所述有机中介层在所述封装基板的所述主表面上的正投影内。

3.根据权利要求1所述的封装结构，其特征在于，所述第一电容器芯片在平行于所述封装基板的主表面的第二方向上位于相邻所述导电连接件之间。

4.根据权利要求1所述的封装结构，其特征在于，所述第一电容器芯片在所述第一方向上的高度小于所述导电连接件在所述第一方向上的高度。

5.根据权利要求1所述的封装结构，其特征在于，还包括：

第一底部填充层，填充所述有机中介层与所述封装基板之间的空间，且环绕所述导电连接件和所述第一电容器芯片。

6.根据权利要求5所述的封装结构，其特征在于，在所述第一方向上在所述第一电容器芯片和所述封装基板之间具有间隙，且所述第一底部填充层的部分填充在所述间隙中。

7.根据权利要求1所述的封装结构，其特征在于，所述第二电容器芯片的在所述第一方向上堆叠在所述主芯片的远离所述有机中介层的一侧的电容器芯片在所述封装基板的主表面上的正投影位于所述主芯片在所述封装基板的主表面上的正投影内。

8.根据权利要求1所述的封装结构，其特征在于，所述第一电容器芯片和所述第二电容器芯片中的一或多者包括电容器堆叠结构，且所述电容器堆叠结构包括在所述第一方向上堆叠的多个电容器子芯片。

9.根据权利要求8所述的封装结构，其特征在于，所述多个电容器子芯片通过设置于相邻电容器子芯片之间的第三导电凸块彼此电连接，或者彼此接合而电连接。

10.根据权利要求1所述的封装结构，其特征在于，还包括：

封装层，设置在所述有机中介层的远离所述封装基板的一侧，且包封所述主芯片和所述第二电容器芯片。

11.根据权利要求1-10中任一项所述的封装结构，其特征在于，所述电容器芯片组中的每个电容器芯片为硅电容。

12.根据权利要求1-10中任一项所述的封装结构，其特征在于，所述主芯片包括第一芯片和第二芯片，在平行于所述封装基板的主表面的方向上并排设置，其中所述第一芯片是***芯片，所述第二芯片是存储器芯片。