CN221039973U - 主从设备的切换控制装置及上电控制电路、存储设备*** - Google Patents

Abstract

本申请涉及一种主从设备的切换控制装置及上电控制电路、存储设备***，主从设备的切换控制装置中配置有多个插槽，任一插槽用于***主设备，其他插槽用于***多个从设备中的各从设备，各插槽中配置电源管脚，上电控制电路包括电压控制芯片以及多个开关管；电压控制芯片设置有多个电压信号管脚，任一电压信号管脚与任一开关管的控制端连接；任一开关管的信号输入端与切换控制装置的电源输入端连接，任一开关管的信号输出端与任一插槽的电源管脚连接。上述上电控制电路，能够对存储设备***中主从设备的切换控制装置的各个设备进行上电控制，从而减少存储设备***在使用过程中的功耗。

Description

主从设备的切换控制装置及上电控制电路、存储设备***

技术领域

本申请涉及存储设备技术领域，特别是涉及一种主从设备的切换控制装置及上电控制电路、存储设备***。

背景技术

对于性能要求比较高的存储设备大多采用闪存，依托PCIe总线来完成数据传输的存储设备。涉及主设备、转换桥片以及从设备。这些从设备通常是基于PCIe（一种高速串行计算机扩展总线标准）总线的设备，如PCIe网卡、显卡、PCIe硬盘等。在通常情况下，只能以被动的方式通过对外网络接口接受外部服务器的数据存取调用服务，并作为单独的从设备。而主设备则只能是外部单独的服务器。

然而，对于一些追求小型化和灵活性的研究性、验证性应用或边缘终端来说，如果需要灵活增减主设备以及从设备，那么只能整体更换服务器，这会带来较大的成本压力。这种整体更换的方式可能会耗费大量的人力、物力和财力，对于一些企业来说无疑是一种负担。为了解决这个问题，可以考虑采用PCIe金手指插槽方案，并可以方便地自定义主设备/从设备属性，实现高度的灵活性。然而，这种方式构建的存储设备***可能会带来功耗方面的忧虑。即，单PCIe设备卡的功耗最高可高达75W，构建的存储设备***仅仅实现了主设备/从设备属性的配置和主设备/从设备的切换功能，所有设备均通过统一开关启停，使用过程功耗较大。

实用新型内容

基于此，有必要针对上述技术问题，提供一种主从设备的切换控制装置及上电控制电路、存储设备***，能够对存储设备***中主从设备的切换控制装置的各个设备进行上电控制，从而减少存储设备***在使用过程中的功耗。

一种主从设备的切换控制装置的上电控制电路，主从设备的切换控制装置中配置有多个插槽，任一插槽用于***主设备，其他插槽用于***多个从设备中的各从设备，各插槽中配置电源管脚，上电控制电路包括电压控制芯片以及多个开关管；电压控制芯片设置有多个电压信号管脚，任一电压信号管脚与任一开关管的控制端连接；任一开关管的信号输入端与切换控制装置的电源输入端连接，任一开关管的信号输出端与任一插槽的电源管脚连接。

在其中一个实施例中，多个从设备包括第一从设备，第一从设备对应的插槽为第一插槽，第一插槽配置的电源管脚包括第一电源管脚和第二电源管脚，第一电源管脚用于接入第一电压值的电源，第二电源管脚用于接入第二电压值的电源，第一电压值和第二电压值不相同；多个开关管包括第一开关管和第二开关管；第一开关管的信号输入端与切换控制装置的第一电压值的电源输入端连接，第一开关管的信号输出端与第一插槽的第一电源管脚连接，第一开关管的控制端与电压控制芯片的第一电压信号管脚连接； 第二开关管的信号输入端与切换控制装置的第二电压值的电源输入端连接，第二开关管的信号输出端与第一插槽的第二电源管脚连接，第二开关管的控制端与电压控制芯片的第二电压信号管脚连接。

在其中一个实施例中，第一电压值大于第二电压值，开关管还包括第三开关管；第三开关管的控制端与电压控制芯片的第一电压信号管脚连接，第三开关管的信号输入端与第一开关管的控制端连接，第一开关管的控制端还与第一电压值的电源输入端连接；第三开关管的信号输出端接地。

在其中一个实施例中，电压控制芯片为GW1N-9K-UBGA256型号的FPGA芯片；和/或，第一开关管为AONR21357型号的PMOS晶体管；和/或，第二开关管为SI3429EDV-T1-GE3型号的PMOS晶体管；和/或，第三开关管为NTS4001NT1G型号的NMOS晶体管。

在其中一个实施例中，多个从设备包括第二从设备，第二从设备对应的插槽为第二插槽，第二插槽配置的电源管脚包括第三电源管脚，第三电源管脚用于接入第一电压值的电源；多个开关管包括第四开关管和第五开关管；第四开关管的信号输入端以及控制端均与切换控制装置的第一电压值的电源输入端连接，第四开关管的信号输出端与第二插槽的第三电源管脚连接；第五开关管的控制端与电压控制芯片的第三电压信号管脚连接，第五开关管的信号输入端与第四开关管的控制端连接，第五开关管的信号输出端接地。

一种主从设备的切换控制装置，主从设备的切换控制装置配置有多个插槽，任一插槽用于***主设备，其他插槽用于***多个从设备中的各从设备，各插槽中配置电源管脚，主从设备的切换控制装置包括上述任一项的上电控制电路；其中，主从设备的切换控制装置还包括转换桥片、管理串口插座以及对外网络插座，各插槽分别与转换桥片电信连接，对外网络插座通过外部信号接口芯片与转换桥片通信连接，用于提供远程网络访问的方式将各插槽配置为主设备或从设备，管理串口插座通过通信总线方式与转换桥片连接，用于提供本地访问的方式将各插槽配置为主设备或从设备。

在其中一个实施例中，对外网络插座包含四根信号线，四根信号线构成两对差分信号线；和/或，对外网络插座使用百兆网信号通过外部信号接口芯片与转换桥片通信连接；和/或，管理串口插座通过I2C总线方式与转换桥片连接。

在其中一个实施例中，主从设备的切换控制装置还包括I/O扩展器和多个二极管；电压控制芯片设置有多个复位信号管脚，电压控制芯片的各复位信号管脚分别通过一个或多个二极管与对应插槽的复位管脚连接；转换桥片通过IIC总线与I/O扩展器连接，I/O扩展器的多个复位信号管脚中各复位信号管脚通过一个或多个二极管与对应插槽的复位管脚连接；其中，电压控制芯片的一个复位信号管脚和I/O扩展器的一个复位信号管脚连接同一个插槽的复位管脚。

在其中一个实施例中，I/O扩展器包括电信连接的第一拓展芯片和第二拓展芯片，第一拓展芯片用于将转换桥片的IIC总线信号扩展出多个IIC总线信号，第二拓展芯片用于将多个IIC总线信号转为多个通用输入与输出信号；转换桥片通过IIC总线与第一拓展芯片电信连接；第二拓展芯片的各复位信号管脚通过一个或多个二极管与对应插槽的复位管脚连接，各复位信号管脚用于传输对应的通用输入与输出信号。

一种存储设备***，存储设备***包括上述任一项的主从设备的切换控制装置，存储设备***还包括多个存储设备，各存储设备通过对应的硬盘接口与转换桥片电信连接。

上述一种主从设备的切换控制装置及上电控制电路、存储设备***，电压控制芯片设置有多个电压信号管脚，任一电压信号管脚与任一开关管的控制端连接；任一开关管的信号输入端与切换控制装置的电源输入端连接，任一开关管的信号输出端与任一插槽的电源管脚连接。因此，能够对存储设备***中主从设备的切换控制装置的各个设备进行上电控制，从而减少存储设备***在使用过程中的功耗。

附图说明

图1为本申请一个实施例中的一种主从设备的切换控制装置的结构框图；

图2为本申请一个实施例中的FPGA芯片的一部分的电路图；

图3为本申请一个实施例中的FPGA芯片的另一部分的电路图；

图4为本申请一个实施例中插槽S0的12V以及3.3V电源接入的电路图；

图5为本申请一个实施例中插槽S1的12V以及3.3V电源接入的电路图；

图6为本申请一个实施例中插槽S2的12V以及3.3V电源接入的电路图；

图7为本申请一个实施例中插槽S4的12V以及3.3V电源接入的电路图；

图8为本申请一个实施例中存储设备***的结构框图；

图9A、图9B和图9C分别为本申请一个实施例中的PCIe Switch桥片的第一、二、三部分的电路图；

图10A和图10B分别为本申请一个实施例中的PCA9548APW拓展芯片的第一部分和第二部分的电路图；

图11为本申请一个实施例中的MAX7311拓展芯片的电路图；

图12为本申请一个实施例中的FPGA芯片的又一部分的电路图；

图13为本申请一个实施例中的肖特基二极管的连接电路图；

图14A和图14B分别为本申请一个实施例中的PCIe槽位的第一部分和第二部分的复位控制电路图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

本申请提供一种主从设备的切换控制装置的上电控制电路。在一个实施例中，一种主从设备的切换控制装置中配置有多个插槽，任一插槽用于***主设备，其他插槽用于***多个从设备中的各从设备，各插槽中配置电源管脚。如图1所示，主从设备的切换控制装置配置有插槽1、插槽2……插槽N。各插槽与转换桥片电信连接，外部向转换桥片发送主设备和从设备的配置信息，以实现主从设备的切换。本主从设备的切换控制装置的上电控制电路包括电压控制芯片以及多个开关管。其中，电压控制芯片设置有多个电压信号管脚，任一电压信号管脚与任一开关管的控制端连接；任一开关管的信号输入端与切换控制装置的电源输入端连接，任一开关管的信号输出端与任一插槽的电源管脚连接。如图1所示，多个开关管包括开关管1、开关管2……开关管N。电压控制芯片设置有电压信号管脚1、电压信号管脚2……电压信号管脚N。电压控制芯片通过电压信号管脚1向开关管1发送对应的电压信号，以控制开关管1的开启与关闭，从而控制插槽1中电源管脚接入或断开切换控制装置的电源输入端。因此，实现了对插槽1的电源进行启停控制，从而实现对插槽1中的设备进行上电控制，减少存储设备***在使用过程中的功耗。对于其他插槽，依次类推。

在一个实施例中，多个从设备包括第一从设备，第一从设备对应的插槽为第一插槽，第一插槽配置的电源管脚包括第一电源管脚和第二电源管脚，第一电源管脚用于接入第一电压值的电源，第二电源管脚用于接入第二电压值的电源，第一电压值和第二电压值不相同；多个开关管包括第一开关管和第二开关管；第一开关管的信号输入端与切换控制装置的第一电压值的电源输入端连接，第一开关管的信号输出端与第一插槽的第一电源管脚连接，第一开关管的控制端与电压控制芯片的第一电压信号管脚连接； 第二开关管的信号输入端与切换控制装置的第二电压值的电源输入端连接，第二开关管的信号输出端与第一插槽的第二电源管脚连接，第二开关管的控制端与电压控制芯片的第二电压信号管脚连接。

在一个示例中，第一电压值大于第二电压值，开关管还包括第三开关管；第三开关管的控制端与电压控制芯片的第一电压信号管脚连接，第三开关管的信号输入端与第一开关管的控制端连接，第一开关管的控制端还与第一电压值的电源输入端连接；第三开关管的信号输出端接地。

在一个示例中，电压控制芯片为GW1N-9K-UBGA256型号的FPGA芯片；和/或，第一开关管为AONR21357型号的PMOS晶体管；和/或，第二开关管为SI3429EDV-T1-GE3型号的PMOS晶体管；和/或，第三开关管为NTS4001NT1G型号的NMOS晶体管。

在一个具体例子中，多个从设备中包括需要两个电压供电的第一从设备。因此，第一从设备对应的第一插槽包括两个电源管脚，两个电源管脚分别接入不同电压值的电源。两个接入的电源通过不同的开关管进行启停控制。其中，第一电压值大于第二电压值，在第一电压值的电源接入时，引入第三开关管，通过第三开关管控制第一开关管的开启与关闭，进而控制第一电压值的电源接入的启停。具体地，电压控制芯片为GW1N-9K-UBGA256型号的FPGA芯片；和/或，第一开关管为AONR21357型号的PMOS晶体管；和/或，第二开关管为SI3429EDV-T1-GE3型号的PMOS晶体管；和/或，第三开关管为NTS4001NT1G型号的NMOS晶体管。

例如，第一从设备为四个，此时对应四个第一插槽。各第一插槽的电源管脚通过GW1N-9K-UBGA256型号的FPGA芯片、AONR21357型号的PMOS晶体管、SI3429EDV-T1-GE3型号的PMOS晶体管以及NTS4001NT1G型号的NMOS晶体管进行电源接入控制，具体结合图2、图3、图4、图5、图6和图7所示。其中，图2和图3为FPGA芯片的其中一部分的电路图。图4、图5、图6和图7分别为通过AONR21357型号的PMOS晶体管、SI3429EDV-T1-GE3型号的PMOS晶体管以及NTS4001NT1G型号的NMOS晶体管构建的各个第一插槽的控制电路图。

如图3所示，FPGA芯片输出四路12V的控制信号以及四路3.3V的控制信号。四路12V的控制信号包括PCIE_S0_+12V_PWR信号、PCIE_S1_+12V_PWR信号、PCIE_S2_+12V_PWR信号和PCIE_S3_+12V_PWR信号。四路3.3V的控制信号包括PCIE_S0_+3V3_PWR信号、PCIE_S1_+3V3_PWR信号、PCIE_S2_+3V3_PWR信号以及PCIE_S3_+3V3_PWR信号。各路控制信号分别通过开关管控制各个第一插槽的方式参见图4至图7所示。以图4为例进行说明：

如图4所示，PCIE_S0_+3V3_PWR表示来自FPGA芯片的一路3.3V控制信号，控制第一插槽S0的3.3V的电源接入。PCIE_S0_12V _PWR表示来自FPGA芯片的一路12V控制信号，控制第一插槽S0的12V的电源接入。其中，第一插槽和第二插槽均为PCIe金手指插槽。

具体地，FPGA芯片通过2根信号线来控制1个PCIe金手指插槽的+12V和+3.3V供电，总共通过8根信号线来控制4个PCIe金手指插槽的+12V和+3.3V供电，可以指定任意插槽是否供电。控制原理：

如图4所示，FPGA芯片控制PCIE_S0_+12V_PWR信号保持低电平以使NMOS晶体管NTS4001NT1G的G极（栅极）保持低电平，以使NMOS晶体管NTS4001NT1G的Vgs = 0V，小于栅极阈值电压（0.8v~1.5V），以使NMOS晶体管NTS4001NT1G的D极（漏极）与S极（源极）不导通，以使PMOS晶体管AONR21357的G极保持默认的高电平+12V，以使PMOS晶体管AONR21357的Vgs =0V，大于栅极阈值电压（-1.3V~-2.3V），以使PMOS晶体管AONR21357的S极与D极不导通，以使第一PCIe金手指插槽的+12V（ATX_+12V_S0）保持不供电。

FPGA芯片控制PCIE_S0_+12V_PWR信号保持高电平，以使NMOS晶体管NTS4001NT1G的G极保持高电平，以使NMOS晶体管NTS4001NT1G的Vgs = 3.3V，大于栅极阈值电压（0.8v~1.5V），以使NMOS晶体管NTS4001NT1G的D极与S极导通，以使PMOS晶体管AONR21357的G极保持低电平0V，以使PMOS晶体管AONR21357的Vgs = -12V，以使PMOS晶体管AONR21357的S极与D极导通，以使第一PCIe金手指插槽的+12V（ATX_+12V_S0）开始供电。

FPGA芯片控制PCIE_S0_+3V3_PWR信号保持高电平，以使PMOS晶体管SI3429EDV-T1-GE3的G极保持高电平+3.3V，以使PMOS晶体管SI3429EDV-T1-GE3的Vgs = 0V，大于栅极阈值电压（-0.4V~-1V），以使PMOS晶体管SI3429EDV-T1-GE3的S极与D极不导通，以使第一PCIe金手指插槽的+3.3V（+3V3_S0）保持不供电。

FPGA芯片控制PCIE_S0_+3V3_PWR信号保持低电平，以使PMOS晶体管SI3429EDV-T1-GE3的G极保持低电平，以使PMOS晶体管SI3429EDV-T1-GE3的Vgs = -3.3V，以使PMOS晶体管SI3429EDV-T1-GE3的S极与D极导通，以使第一PCIe金手指插槽的+3.3V（+3V3_S0）开始供电。

其他PCIe金手指插槽的控制原理如上，此处不再详述。

在一个实施例中，多个从设备包括第二从设备，第二从设备对应的插槽为第二插槽，第二插槽配置的电源管脚包括第三电源管脚，第三电源管脚用于接入第一电压值的电源；多个开关管包括第四开关管和第五开关管；第四开关管的信号输入端以及控制端均与切换控制装置的第一电压值的电源输入端连接，第四开关管的信号输出端与第二插槽的第三电源管脚连接；第五开关管的控制端与电压控制芯片的第三电压信号管脚连接，第五开关管的信号输入端与第四开关管的控制端连接，第五开关管的信号输出端接地。

本实施例中，多个从设备中包括只需要一个电压供电的第二从设备。第二从设备对应的第二插槽包括一个电源管脚，当然也可以包括多个电源管脚。此种情况的电源接入的启停，与上述第一插槽中第一电压值的电源接入的启停相同。具体连接与控制方式，参见图4中，12V的电源接入的电路图及内容说明。此处不再详述。

在一个实施例中，本申请还提供一种主从设备的切换控制装置。一种主从设备的切换控制装置配置有多个插槽，任一插槽用于***主设备，其他插槽用于***多个从设备中的各从设备，各插槽中配置电源管脚，主从设备的切换控制装置包括上述任一项的上电控制电路；其中，主从设备的切换控制装置还包括转换桥片、管理串口插座以及对外网络插座，各插槽分别与转换桥片电信连接，对外网络插座通过外部信号接口芯片与转换桥片通信连接，用于提供远程网络访问的方式将各插槽配置为主设备或从设备，管理串口插座通过通信总线方式与转换桥片连接，用于提供本地访问的方式将各插槽配置为主设备或从设备。

其中，对外网络插座包含四根信号线，四根信号线构成两对差分信号线；和/或，对外网络插座使用百兆网信号通过外部信号接口芯片与转换桥片通信连接；和/或，管理串口插座通过I2C总线方式与转换桥片连接。

具体地，如图8所示，多个插槽包括四个PCIe4.0 x16金手指插槽，转换桥片为图8所示的PCIe Switch桥片。PCIe Switch桥片配置有一个管理串口插座，一个对外网络插座。对外网络插座包含四根信号线，四根信号线构成两对差分信号线，对外网络插座使用百兆网信号通过PHY（端口物理层）与PCIe Switch桥片进行通信，可使用远程网络访问方式将指定PCIe金手指插槽配置为主设备或从设备；管理串口插座通过I2C总线方式与PCIe Switch桥片进行通信，可使用本地访问方式将指定PCIe金手指插槽配置为主设备或从设备。

在一个示例中，主从设备的切换控制装置还包括I/O扩展器和多个二极管；电压控制芯片设置有多个复位信号管脚，电压控制芯片的各复位信号管脚分别通过一个或多个二极管与对应插槽的复位管脚连接；转换桥片通过IIC总线与I/O扩展器连接，I/O扩展器的多个复位信号管脚中各复位信号管脚通过一个或多个二极管与对应插槽的复位管脚连接；其中，电压控制芯片的一个复位信号管脚和I/O扩展器的一个复位信号管脚连接同一个插槽的复位管脚。

其中，I/O扩展器包括电信连接的第一拓展芯片和第二拓展芯片，第一拓展芯片用于将转换桥片的IIC总线信号扩展出多个IIC总线信号，第二拓展芯片用于将多个IIC总线信号转为多个通用输入与输出信号；转换桥片通过IIC总线与第一拓展芯片电信连接；第二拓展芯片的各复位信号管脚通过一个或多个二极管与对应插槽的复位管脚连接，各复位信号管脚用于传输对应的通用输入与输出信号。

具体地，如图8所示，PCIe Switch桥片和FPGA芯片还可以一起控制第一PCIe金手指插槽到第四PCIe金手指插槽的复位信号，给予插槽中的PCIe设备卡复位。该部分电路由PCIe Switch桥片，I2C I/O扩展器MAX7311AUG+T，肖特基二极管BAT54XV2组成。

具体地，如图9-图14所示。图9A、图9B和图9C分别为PCIe Switch桥片的三个部分的电路图，其中图9A中GPIO_9管脚和GPIO_10管脚均与PCA9548APW拓展芯片连接。图10A和图10B分别为PCA9548APW拓展芯片的两部分电路图。 PCA9548APW拓展芯片与MAX7311拓展芯片的连接参见图10A和图11所示。其中，PCA9548APW拓展芯片中的PCIE_GPIO0_SCL管脚、PCIE_GPIO1_SCL管脚、PCIE_GPIO2_SCL管脚分别与MAX7311拓展芯片的PCIE_GPIO0_SCL管脚连接，PCA9548APW拓展芯片中的PCIE_GPIO0_SDA管脚、PCIE_GPIO1_SDA管脚、PCIE_GPIO2_SDA管脚分别与MAX7311拓展芯片的PCIE_GPIO0_SDA管脚连接。此外，PCA9548APW拓展芯片与PCIe Switch桥片的连接参见图10A以及图9A所示。图9A中的TWI_SCL3管脚与图10A中的TWI_SCL3管脚连接，图9A中的TWI_SDA3管脚与图10A中的TWI_ SDA 3管脚连接。图10B与图10A两部分电路的连接方式参见两附图中给出的相同标号的管脚。图11为MAX7311拓展芯片的电路图。图12为上述FPGA芯片的另外一部分电路图。图13为肖特基二极管的连接电路图。图11和图13还示出MAX7311拓展芯片与肖特基二极管的连接管脚。即，图11中TWI_PCIE_S0_RSTB管脚、TWI_PCIE_S1_RSTB管脚、TWI_PCIE_S2_RSTB管脚和TWI_PCIE_S3_RSTB管脚分别与图13中对应的TWI_PCIE_S0_RSTB管脚、TWI_PCIE_S1_RSTB管脚、TWI_PCIE_S2_RSTB管脚和TWI_PCIE_S3_RSTB管脚连接。图12和图13示出FPGA芯片与肖特基二极管的连接管脚。即，图12中的FPGA_PCIE_S0_PERST#管脚、FPGA_PCIE_S1_PERST#管脚、FPGA_PCIE_S2_PERST#管脚、FPGA_PCIE_S3_PERST#管脚分别与图13中的FPGA_PCIE_S0_PERST#管脚、FPGA_PCIE_S1_PERST#管脚、FPGA_PCIE_S2_PERST#管脚、FPGA_PCIE_S3_PERST#管脚连接。图14A和图14B分别为PCIe槽位的两部分复位控制电路图。各个电路图的连接方式如附图标注、对应的连接管脚标识以及连接信号标识所示。

具体地，PCIe Switch桥片通过I2C总线与I2C I/O扩展器的PCA9548APW拓展芯片以及MAX7311AUG+T拓展芯片连接，以使PCIe Switch桥片可以通过I2C总线控制TWI_PCIE_S0_RSTB、TWI_PCIE_S1_RSTB、TWI_PCIE_S2_RSTB、TWI_PCIE_S3_RSTB四个I/O信号（如图11所示）；FPGA芯片输出FPGA_PCIE_S0_PERST#信号、FPGA_PCIE_S1_PERST#信号、FPGA_PCIE_S2_PERST#信号、FPGA_PCIE_S3_PERST#信号这四个I/O控制信号；

参见图13所示，只有当PCIe Switch桥片控制的TWI_PCIE_S0_RSTB信号与FPGA芯片控制的FPGA_PCIE_S0_PERST#信号都为高电平时，第一PCIe金手指插槽的复位信号才为高电平；当PCIe Switch桥片控制的TWI_PCIE_S1_RSTB信号与FPGA芯片控制的FPGA_PCIE_S1_PERST#信号都为高电平时，第二PCIe金手指插槽的复位信号才为高电平；当PCIeSwitch桥片控制的TWI_PCIE_S2_RSTB信号与FPGA芯片控制的FPGA_PCIE_S2_PERST#信号都为高电平时，第三PCIe金手指插槽的复位信号才为高电平；当PCIe Switch桥片控制的TWI_PCIE_S3_RSTB信号与FPGA芯片控制的FPGA_PCIE_S3_PERST#信号都为高电平时，第四PCIe金手指插槽的复位信号才为高电平。

在一个实施例中，本申请还提供一种存储设备***，存储设备***包括上述任一项的主从设备的切换控制装置，存储设备***还包括多个存储设备，各存储设备通过对应的硬盘接口与转换桥片电信连接。

具体地，如图8所示，存储设备***中的存储设备为NVME（称非易失性内存主机控制器接口规范）存储设备，配置有PCIe Switch桥片，第一PCIe金手指插槽到第四PCIe金手指插槽，第一SFF 8611硬盘接口到第九SFF 8611硬盘接口，管理串口插座，对外网络插座；第一PCIe金手指插槽到第四PCIe金手指插槽通过PCIe总线分别与PCIe Switch桥片连接；第一SFF 8611硬盘接口到第九SFF 8611硬盘接口通过PCIe总线分别与PCIe Switch桥片连接；NVME存储设备为U.2存储盘阵列，U.2存储盘阵列通过PCIe接口与PCIe Switch桥片电信号连接；PCIe Switch桥片配置有一个管理串口插座，一个对外网络插座；对外网络插座包含四根信号线，四根信号线构成两对差分信号线，对外网络插座使用百兆网信号通过PHY与PCIe Switch桥片进行通信，可使用远程网络访问方式将指定PCIe金手指插槽配置为主设备或从设备；管理串口插座通过I2C总线方式与PCIe Switch桥片进行通信，可使用本地访问方式将指定PCIe金手指插槽配置为主设备或从设备。

该存储设备***配备了四个PCIe4.0 x16金手指插槽和九个PCIe4.0 x4 SFF-8611 4I硬盘接口，具备高度的灵活性和可配置性。四个PCIe4.0 x16金手指插槽支持主设备与从设备的任意切换组合，根据实际使用环境，可任意更换为其他标准PCIe设备卡，为用户提供了更加灵活的存储设备配置选择。既可以作为单独的小型高性能存储设备使用，也可以作为存算一体设备，满足不同应用场景的需求。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种主从设备的切换控制装置的上电控制电路，其特征在于，所述主从设备的切换控制装置中配置有多个插槽，任一插槽用于***主设备，其他插槽用于***多个从设备中的各从设备，各插槽中配置电源管脚，所述上电控制电路包括电压控制芯片以及多个开关管；

所述电压控制芯片设置有多个电压信号管脚，任一电压信号管脚与任一开关管的控制端连接；

所述任一开关管的信号输入端与所述切换控制装置的电源输入端连接，所述任一开关管的信号输出端与任一插槽的电源管脚连接。

2.根据权利要求1所述的上电控制电路，其特征在于，所述多个从设备包括第一从设备，所述第一从设备对应的插槽为第一插槽，所述第一插槽配置的电源管脚包括第一电源管脚和第二电源管脚，所述第一电源管脚用于接入第一电压值的电源，所述第二电源管脚用于接入第二电压值的电源，所述第一电压值和所述第二电压值不相同；

所述多个开关管包括第一开关管和第二开关管；

所述第一开关管的信号输入端与所述切换控制装置的第一电压值的电源输入端连接，所述第一开关管的信号输出端与所述第一插槽的第一电源管脚连接，所述第一开关管的控制端与所述电压控制芯片的第一电压信号管脚连接；

所述第二开关管的信号输入端与所述切换控制装置的第二电压值的电源输入端连接，所述第二开关管的信号输出端与所述第一插槽的第二电源管脚连接，所述第二开关管的控制端与所述电压控制芯片的第二电压信号管脚连接。

3.根据权利要求2所述的上电控制电路，其特征在于，所述第一电压值大于所述第二电压值，所述开关管还包括第三开关管；

所述第三开关管的控制端与所述电压控制芯片的第一电压信号管脚连接，所述第三开关管的信号输入端与所述第一开关管的控制端连接，所述第一开关管的控制端还与所述第一电压值的电源输入端连接；

所述第三开关管的信号输出端接地。

4.根据权利要求3所述的上电控制电路，其特征在于，所述电压控制芯片为GW1N-9K-UBGA256型号的FPGA芯片；

和/或，所述第一开关管为AONR21357型号的PMOS晶体管；

和/或，所述第二开关管为SI3429EDV-T1-GE3型号的PMOS晶体管；

和/或，所述第三开关管为NTS4001NT1G型号的NMOS晶体管。

5.根据权利要求2所述的上电控制电路，其特征在于，所述多个从设备包括第二从设备，所述第二从设备对应的插槽为第二插槽，所述第二插槽配置的电源管脚包括第三电源管脚，所述第三电源管脚用于接入第一电压值的电源；

所述多个开关管包括第四开关管和第五开关管；

所述第四开关管的信号输入端以及控制端均与所述切换控制装置的第一电压值的电源输入端连接，所述第四开关管的信号输出端与所述第二插槽的第三电源管脚连接；

所述第五开关管的控制端与所述电压控制芯片的第三电压信号管脚连接，所述第五开关管的信号输入端与所述第四开关管的控制端连接，所述第五开关管的信号输出端接地。

6.一种主从设备的切换控制装置，其特征在于，所述主从设备的切换控制装置配置有多个插槽，任一插槽用于***主设备，其他插槽用于***多个从设备中的各从设备，各插槽中配置电源管脚，所述主从设备的切换控制装置包括上述权利要求1-5中任一项所述的上电控制电路；

其中，所述主从设备的切换控制装置还包括转换桥片、管理串口插座以及对外网络插座，各插槽分别与所述转换桥片电信连接，所述对外网络插座通过外部信号接口芯片与所述转换桥片通信连接，用于提供远程网络访问的方式将各插槽配置为主设备或从设备，所述管理串口插座通过通信总线方式与所述转换桥片连接，用于提供本地访问的方式将各插槽配置为主设备或从设备。

7.根据权利要求6所述的主从设备的切换控制装置，其特征在于，所述对外网络插座包含四根信号线，四根信号线构成两对差分信号线；

和/或，所述对外网络插座使用百兆网信号通过外部信号接口芯片与所述转换桥片通信连接；

和/或，所述管理串口插座通过I2C总线方式与所述转换桥片连接。

8.根据权利要求6所述的主从设备的切换控制装置，其特征在于，所述主从设备的切换控制装置还包括I/O扩展器和多个二极管；

所述电压控制芯片设置有多个复位信号管脚，所述电压控制芯片的各复位信号管脚分别通过一个或多个二极管与对应插槽的复位管脚连接；

所述转换桥片通过IIC总线与I/O扩展器连接，所述I/O扩展器的多个复位信号管脚中各复位信号管脚通过一个或多个二极管与对应插槽的复位管脚连接；

其中，所述电压控制芯片的一个复位信号管脚和所述I/O扩展器的一个复位信号管脚连接同一个插槽的复位管脚。

9.根据权利要求8所述的主从设备的切换控制装置，其特征在于，所述I/O扩展器包括电信连接的第一拓展芯片和第二拓展芯片，所述第一拓展芯片用于将所述转换桥片的IIC总线信号扩展出多个IIC总线信号，所述第二拓展芯片用于将多个IIC总线信号转为多个通用输入与输出信号；

所述转换桥片通过IIC总线与所述第一拓展芯片电信连接；

所述第二拓展芯片的各复位信号管脚通过一个或多个二极管与对应插槽的复位管脚连接，所述各复位信号管脚用于传输对应的通用输入与输出信号。

10.一种存储设备***，其特征在于，所述存储设备***包括权利要求6-9中任一项所述的主从设备的切换控制装置，所述存储设备***还包括多个存储设备，各存储设备通过对应的硬盘接口与所述转换桥片电信连接。