CN220795346U - 自举电容欠压保护检测电路 - Google Patents

Abstract

本实用新型公开了一种自举电容欠压保护检测电路，包括低转高的电平转换模块、同步BUCK上管驱动模块、同步BUCK拓扑电路模块、逻辑信号电平转换模块和自举电容欠压检测模块，自举电容欠压检测模块电源连接有低电源轨VDD，同步BUCK拓扑电路模块内的自举电容信号与自举电容欠压检测模块的信号连接，自举电容欠压检测模块的信号分别与低转高的电平转换模块的信号和逻辑信号电平转换模块的信号连接，低转高的电平转换模块的信号和逻辑信号电平转换模块的信号分别与同步BUCK上管驱动模块的信号连接。本实用新型对自举电容两端电压进行检测，并输出逻辑保护信号，此逻辑信号与内部低压逻辑信号同电源轨，可以有效的关闭芯片的开关动作，避免芯片发生烧毁。

Description

自举电容欠压保护检测电路

技术领域

本实用新型涉及检测保护电路技术领域，尤其涉及一种自举电容欠压保护检测电路。

背景技术

在高压开关电源的同步整流拓扑结构中，通常用到N管作为功率管，在相同面积下导通电阻小于P管，比如同步BUCK的开关管或同步BOOST的整流管，而要开启N管栅极电压要高于源极。以同步BUCK为例，上管采用N管作为开关管时，漏极接***供电输入电压，要产生一个比***供电高5V左右的电源来驱动N管栅极，采用电荷泵的方式电路控制较为复杂不适用于开关电源。而在开关管源极上接自举电容端口1，在开关管源极电压为0时，将自举电容上充电到5V，自举电容另一端端口2作为供电源驱动开关管栅极，当开关管打开时，源极跟随漏极上升，同时将自举电容端口2节点电压泵起，维持开关管栅极和源极之间5V的压差，保证开关管的开启。

在时序控制中，开启或关闭开关管需要通过电平转换器来传递低压的逻辑信号，而在一些特殊情况下如供电源电压较低或者自举电容开路时，自举电容两端电压降低，降低到一定程度会导致电平转换器无法传递正确的逻辑信号，但剩余的电压仍然足够开启N型开关管。以同步BUCK为例，当下管开启时，上管驱动电平转换器后级输出错误的开启信号，将上管打开，造成上下管串通，极易造成芯片的烧毁。

以往自举电容常见的欠压保护方案，如图2所示，是在低转高的电平转换器后进行电阻分压并与一个MOS的阈值电压VTH进行比较产生逻辑信号，进而控制电平转换器后的驱动逻辑，使后级驱动电路在低压时输出低信号，避免上管的误开。但MOS阈值电压随温度、工艺变化极大，与固定的电阻分压比较会导致欠压保护阈值有极大的不确定性，设计过大的阈值会影响芯片的性能，过小的阈值会无法保护芯片。另一方面该保护方案只在低转高电平转换器后控制后级驱动，若要输出与低压逻辑同电源轨的逻辑信号，还需要经过一个高转低的电平转换器，但是在欠压的状态下，高转低的电平转换器也可能输出错误的逻辑信号。

实用新型内容

本实用新型旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本实用新型的一个目的在于提出一种自举电容欠压保护检测电路，独立于驱动和电平转换器模块，具有极高检测精度，可直接输出与低压逻辑同电源轨的欠压保护信号，同时配合单独的下拉电路保证驱动级电路在低压时也可正常关闭。

根据本实用新型提出的一种自举电容欠压保护检测电路，包括低转高的电平转换模块、同步BUCK上管驱动模块、同步BUCK拓扑电路模块、逻辑信号电平转换模块和自举电容欠压检测模块，所述自举电容欠压检测模块电源输入端连接有低电源轨VDD，所述同步BUCK拓扑电路模块内的自举电容信号输出端与所述自举电容欠压检测模块的信号输入端连接，所述自举电容欠压检测模块的信号输出端分别与所述低转高的电平转换模块的信号输入端和所述逻辑信号电平转换模块的信号输入端连接，所述低转高的电平转换模块的信号输出端和所述逻辑信号电平转换模块的信号输出端分别与所述同步BUCK上管驱动模块的信号输入端连接，所述同步BUCK上管驱动模块的信号输出端与所述同步BUCK拓扑电路模块的信号输入端连接。

优选地，包括自举电容充电二极管，所述自举电容充电二极管的正极与所述低电源轨VDD连接，所述自举电容充电二极管的负极分别与所述低转高的电平转换模块、逻辑信号电平转换模块和同步BUCK上管驱动模块连接。

优选地，所述自举电容欠压检测模块包括MOS管M1、MOS管M2、MOS管M3、MOS管M4、MOS管M5、MOS管M6、MOS管HVNM1、MOS管HVPM1、MOS管HVPM2、电阻R1、电阻R2、电阻R3和电流源I0，所述电阻R2的一端和所述MOS管HVPM2的栅极分别与所述同步BUCK拓扑电路模块内的自举电容信号的两端连接，所述电流源I0分别与所述MOS管M1的漏极、所述MOS管M1的栅极和MOS管M2的栅极连接，所述MOS管M3的栅极和MOS管M4的栅极连接，所述MOS管M2的漏极分别与所述电阻R3的一端和所述MOS管HVNM1的栅极连接，所述电阻R4的一端与所述低电源轨VDD连接，所述MOS管M6的漏极分别与所述电阻R4的另一端和所述电阻R3的另一端连接，所述电阻R1的一端与所述低电源轨VDD连接，所述电阻R1的另一端与所述MOS管HVNM1的源极连接，所述MOS管HVNM1的漏极与所述MOS管M3的漏极连接，所述MOS管M4的漏极分别与所述MOS管HVNM1的源极和所述MOS管M5的栅极连接，MOS管M5的漏极为信号输出端，所述MOS管HVNM1的栅极与所述低电源轨VDD连接，所述MOS管HVNM1的漏极与所述MOS管HVPM2的漏极连接。

优选地，所述MOS管M1、MOS管M2、MOS管M3、MOS管M4、MOS管M5和MOS管HVNM1均为N型MOS管，所述MOS管M6、MOS管HVPM1和MOS管HVPM2均为P型MOS管。

优选地，所述MOS管M1的栅极和MOS管M2的栅极连接构成1:1电流镜，所述MOS管M3的栅极和MOS管M4的栅极连接构成1:1电流镜。

本实用新型中的有益效果是：通过自举电容欠压检测结构改进了现有检测结构精度低的问题，实现自举电容欠压保护的高精度检测，保证芯片安全高效的运行，同时可以输出与内部供电源同电源轨的保护逻辑信号，在超出电平转换器工作电压范围以外仍能保证芯片内部信号逻辑的准确稳定。

附图说明

在附图中：

图1为本实用新型提出的一种自举电容欠压保护检测电路原理图；

图2为本实用新型提出的现有的自举电容欠压保护电路原理图。

图中：1-低转高的电平转换模块、2-自举电容充电二极管、3-同步BUCK上管驱动模块、4-同步BUCK拓扑电路模块、5-现有自举电容欠压检测模块、6-逻辑信号电平转换模块、7-自举电容欠压检测模块。

具体实施方式

参照图1，一种自举电容欠压保护检测电路，包括低转高的电平转换模块1、同步BUCK上管驱动模块3、同步BUCK拓扑电路模块4、逻辑信号电平转换模块6和自举电容欠压检测模块7，低电源轨VDD给自举电容欠压检测模块7供电，检测同步BUCK拓扑电路模块4中的自举电容C1两端电压，输出欠压保护逻辑UV LOGIC给低转高的电平转换模块1和逻辑信号电平转换模块6，低转高的电平转换模块1和逻辑信号电平转换模块6对逻辑通过低电源轨转化为高电源轨输入到同步BUCK上管驱动模块3，同步BUCK上管驱动模块3控制同步BUCK拓扑电路模块4中N型上管关闭与开启。自举电容充电二极管2正极接低电源轨VDD，负极接电平转换模块1、逻辑信号电平转换模块6、同步BUCK上管驱动模块3的高压供电源，在同步BUCK拓扑电路模块4中下管开启期间进行充电。

自举电容欠压检测模块7中包括低压NMOS M1、NMOS M2、NMOS M3、NMOS M4、NMOSM5，低压PMOS M6，高压NMOS HVNM1，高压PMOS HVPM1、PMOS HVPM2，电阻R1、电阻R2、电阻R3、电阻R4，电流源I0。电阻R2的一端和高压PMOS HVPM2的栅极分别接自举电容C1的两极，检测自举电容C1两端电压并转化为电流。基准电流源I0来源于芯片中基准产生电路，通过V-I转换电路得到，VREF为芯片内部基准电压，R0为基准电流产生电路的电阻

电流源I0流入NMOS M1漏极，NMOS M1和NMOS M2栅极连接构成1:1电流镜、NMOS M3和NMOS M4栅极连接构成1:1电流镜。NMOS M2漏极接电阻R3与PMOS HVPM1栅极，电阻R3和电阻R4均有一端和PMOS M6的漏极连接。电阻R1接在低电源轨VDD与PMOS HVPM1源极之间，PMOS HVPM1漏极接M3漏极。NMOS M4漏极与NMOS HVNM1源极、NMOS M5栅极相连接，NMOS M5漏极输出UV-LOGIG控制信号。NMOS HVNM1栅极接低电源轨VDD，漏极与PMOS HVPM2漏极连接，PMOS HVPM2的源极接电阻R2，PMOS HVPM2栅极和电阻R2另一端分别接自举电容C1的两端。电阻R1和电阻R2类型、尺寸、阻值均相同，高压PMOS HVPM1和PMOS HVPM2类型、尺寸也均相同，电阻R2和电阻R3与电阻R0类型相同且成一定比例。在版图设计上电阻R1和电阻R2，PMOS HVPM1和PMOS HVPM2进行合适的匹配，这样保证在工艺、温度等条件变化时具有相同的偏移量，保证欠压保护阈值电压的稳定。

设自举电容两端电压为VC1，当以下等式成立时，UV-LOGIC信号变高，触发欠压保护逻辑。

电阻R1和电阻R2相等，高压PMOS HVPM1和PMOS HVPM2的源栅电压相等，所以欠压保护阈值如下，具有极高的精确度。

自举电容欠压保护电路输出的UV-LOGIC信号输入到高压控制电路之中，对高压驱动模块进行控制。当自举电容两端电压低于V_UV-TH时，输出与内部供电源同电源轨的保护逻辑信号，实现自举电容欠压保护的高精度检测。同时电阻R4实现欠压保护的迟滞，只有当自举电容两端电压高于时，UV-LOGIC信号才会再次变低。

综上，本发明中自举电容欠压检测结构改进了现有检测结构精度低的问题，实现自举电容欠压保护的高精度检测，保证芯片安全高效的运行，同时可以输出与内部供电源同电源轨的保护逻辑信号，在超出电平转换器工作电压范围以外仍能保证芯片内部信号逻辑的准确稳定。

Claims (5)

1.一种自举电容欠压保护检测电路，其特征在于：包括低转高的电平转换模块(1)、同步BUCK上管驱动模块(3)、同步BUCK拓扑电路模块(4)、逻辑信号电平转换模块(6)和自举电容欠压检测模块(7)，所述自举电容欠压检测模块(7)电源输入端连接有低电源轨VDD，所述同步BUCK拓扑电路模块(4)内的自举电容信号输出端与所述自举电容欠压检测模块(7)的信号输入端连接，所述自举电容欠压检测模块(7)的信号输出端分别与所述低转高的电平转换模块(1)的信号输入端和所述逻辑信号电平转换模块(6)的信号输入端连接，所述低转高的电平转换模块(1)的信号输出端和所述逻辑信号电平转换模块(6)的信号输出端分别与所述同步BUCK上管驱动模块(3)的信号输入端连接，所述同步BUCK上管驱动模块(3)的信号输出端与所述同步BUCK拓扑电路模块(4)的信号输入端连接。

2.根据权利要求1所述的一种自举电容欠压保护检测电路，其特征在于：包括自举电容充电二极管(2)，所述自举电容充电二极管(2)的正极与所述低电源轨VDD连接，所述自举电容充电二极管(2)的负极分别与所述低转高的电平转换模块(1)、逻辑信号电平转换模块(6)和同步BUCK上管驱动模块(3)连接。

3.根据权利要求1所述的一种自举电容欠压保护检测电路，其特征在于：所述自举电容欠压检测模块(7)包括MOS管M1、MOS管M2、MOS管M3、MOS管M4、MOS管M5、MOS管M6、MOS管HVNM1、MOS管HVPM1、MOS管HVPM2、电阻R1、电阻R2、电阻R3和电流源I0，所述电阻R2的一端和所述MOS管HVPM2的栅极分别与所述同步BUCK拓扑电路模块(4)内的自举电容信号的两端连接，所述电流源I0分别与所述MOS管M1的漏极、所述MOS管M1的栅极和MOS管M2的栅极连接，所述MOS管M3的栅极和MOS管M4的栅极连接，所述MOS管M2的漏极分别与所述电阻R3的一端和所述MOS管HVNM1的栅极连接，所述电阻R4的一端与所述低电源轨VDD连接，所述MOS管M6的漏极分别与所述电阻R4的另一端和所述电阻R3的另一端连接，所述电阻R1的一端与所述低电源轨VDD连接，所述电阻R1的另一端与所述MOS管HVNM1的源极连接，所述MOS管HVNM1的漏极与所述MOS管M3的漏极连接，所述MOS管M4的漏极分别与所述MOS管HVNM1的源极和所述MOS管M5的栅极连接，MOS管M5的漏极为信号输出端，所述MOS管HVNM1的栅极与所述低电源轨VDD连接，所述MOS管HVNM1的漏极与所述MOS管HVPM2的漏极连接。

4.根据权利要求3所述的一种自举电容欠压保护检测电路，其特征在于：所述MOS管M1、MOS管M2、MOS管M3、MOS管M4、MOS管M5和MOS管HVNM1均为N型MOS管，所述MOS管M6、MOS管HVPM1和MOS管HVPM2均为P型MOS管。

5.根据权利要求3所述的一种自举电容欠压保护检测电路，其特征在于：所述MOS管M1的栅极和MOS管M2的栅极连接构成1:1电流镜，所述MOS管M3的栅极和MOS管M4的栅极连接构成1:1电流镜。