CN220585229U - Ldmos pa半桥空腔封装结构及表面贴装器件 - Google Patents
Ldmos pa半桥空腔封装结构及表面贴装器件 Download PDFInfo
- Publication number
- CN220585229U CN220585229U CN202321722105.9U CN202321722105U CN220585229U CN 220585229 U CN220585229 U CN 220585229U CN 202321722105 U CN202321722105 U CN 202321722105U CN 220585229 U CN220585229 U CN 220585229U
- Authority
- CN
- China
- Prior art keywords
- ldmos
- bridge
- insulating
- tube shell
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000000919 ceramic Substances 0.000 claims abstract description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000007731 hot pressing Methods 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000003292 glue Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种LDMOS PA半桥空腔封装结构及表面贴装器件。LDMOS PA半桥空腔封装结构包括：绝缘管壳、基板和盖板，基板、盖板与绝缘管壳固定连接并围合形成一封装腔室，封装腔室用于容置芯片，基板具有背对设置的导电部分和绝缘部分，导电部分位于封装腔室内，导电部分具有电路结构，导电部分能够与位于封装腔室内的芯片电连接而形成半桥电路电气连接结构。本实用新型采用具有绝缘部分和导电部分的覆铜陶瓷基板等作为基板，并在导电部分加工形成半桥结构所需的对应电路，从而实现半桥电路电气连接，基板内部的陶瓷绝缘层能够配合实现半桥电路结构，有效地提高电路的响应速度和效率，同时还能够降低开关管的功耗和热损失。
Description
技术领域
本实用新型特别涉及一种LDMOS PA半桥空腔封装结构及表面贴装器件，属于芯片封装技术领域。
背景技术
传统的LDMOS射频PA器件通常由空腔管壳形式进行封装，空腔管壳由金属热沉、翅片端子和空壳保护盖组装而成，LDMOS的Source极和金属热沉短接，Gate&Drain分别和翅片端子用铝线进行焊接，最终组成RF放大器“Push-Pull”(推挽输出)正弦波电路拓扑结构，其等效电路结构如图1所示。
现有的空腔管壳封装的LDMOS PA作为一种是采用硅工艺的LDMOS(Laterally-Diffused Metal-Oxide Semiconductor，横向扩散MOS)技术成熟，成本低；但功率密度提升的潜能已经枯竭，无法进一步提高信号输出效率(目前最大能实现85％的输出效率)，以及，现有的空腔管壳封架构的LDMOS PA的寄生电容和杂感已无进一步优化的空间，使LDMOS在高频下的应用受到挑战，无法进一步提升输出功率、带宽和效率，空腔管壳封架构的LDMOSPA主要使用打线方式来匹配杂感，打线作业的线弧，波动较大。同时，现有CPC与产品其他组件CTE不适配，受热易翘曲，气密性不好，CPC热沉表面平整度难控制，对于大尺寸封装不适用。
实用新型内容
本实用新型的主要目的在于提供一种LDMOS PA半桥空腔封装结构及表面贴装器件，从而克服了现有技术中的不足。
为实现前述实用新型目的，本实用新型采用的技术方案包括：
本实用新型一方面提供了一种LDMOS PA半桥空腔封装结构，包括封装主体和导电翅片端子，所述封装主体包括绝缘管壳、基板和盖板，所述基板、所述盖板与所述绝缘管壳固定连接并围合形成一封装腔室，所述封装腔室用于容置芯片，所述基板具有背对设置的导电部分和绝缘部分，所述导电部分位于所述封装腔室内，所述导电部分具有电路结构，所述导电部分能够与位于所述封装腔室内的芯片电连接而形成半桥电路电气连接结构，所述导电翅片端子固定设置在所述封装主体上且能够与位于所述封装腔室内的芯片电连接。
本实用新型另一方面还提供了一种表面贴装器件，包括印刷电路板、散热器以及所述LDMOS PA半桥空腔封装结构，所述LDMOS PA半桥空腔封装结构设置在所述印刷电路板上，且与所述散热器导热配合，以及，所述LDMOS PA半桥空腔封装结构的导电翅片端子还与所述印刷电路板电连接。
与现有技术相比，本实用新型的优点包括：
1)本实用新型提供的一种LDMOS PA半桥空腔封装结构，采用具有绝缘部分和导电部分的覆铜陶瓷基板等作为基板，并在导电部分加工形成半桥结构所需的对应电路，从而实现半桥电路电气连接，该种LDMOS PA半桥空腔封装结构基于覆铜陶瓷基板实现空腔封装，基板内部的陶瓷绝缘层能够配合实现半桥电路结构，有效地提高电路的响应速度和效率，同时还能够降低开关管的功耗和热损失。
2)本实用新型提供的一种LDMOS PA半桥空腔封装结构，可以通过对覆铜陶瓷基板的正背面覆铜(即前述导电层)厚度以及图案的设计来调整基板整体的CTE，使之与产品其他组件CTE更加适配，从而降低漏气产品比例。
3)本实用新型提供的一种LDMOS PA半桥空腔封装结构的基板是利用蚀刻工艺形成电路结构，可以确保通路的精确稳定加工，最大限度的降低杂感，以及，本实用新型提供的一种LDMOS PA半桥空腔封装结构能够提供更大的芯片贴装面积，增加产品功率密度。
4)本实用新型提供的一种LDMOS PA半桥空腔封装结构，基板表面的覆铜蚀刻对于封装布线设计自由度更高，使能优化WB布局且线路更短，实现到端子的对称布局，减小线路杂感，提高信号传输速率降低损耗。
附图说明
图1是传统的LDMOS射频PA器件封装后的等效电路图；
图2是本实用新型实施例1中提供的一种LDMOS PA半桥空腔封装结构的结构示意图；
图3是本实用新型实施例1中提供的一种LDMOS PA半桥空腔封装结构的结构示意图；
图4a是本实用新型实施例1中提供的一种LDMOS PA半桥空腔封装结构的两路LDMOS半桥结果等效电路图；
图4b是图4a的局部放大图；
图5是本实用新型实施例1中提供的一种LDMOS PA半桥空腔封装结构中基板表面导电部分的电路布线示意图；
图6是本实用新型实施例1中提供的一种LDMOS PA半桥空腔封装结构的制作流程示意图；
图7是本实用新型实施例2中提供的一种表面贴装器件的结构示意图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本实用新型的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本实用新型一方面提供了一种LDMOS PA半桥空腔封装结构，包括：绝缘管壳、基板和盖板，所述基板、所述盖板与所述绝缘管壳固定连接并围合形成一封装腔室，所述封装腔室用于容置芯片，所述基板具有背对设置的导电部分和绝缘部分，所述导电部分位于所述封装腔室内，所述导电部分具有电路结构，所述导电部分能够与位于所述封装腔室内的芯片电连接而形成半桥电路电气连接结构。
进一步的，所述绝缘部分包括绝缘基体，所述绝缘基体具有背对设置的第一面和第二面，所述导电部分包括具有电路结构的导电层，所述导电层结合在所述绝缘基体的第一面。
进一步的，所述导电层通过热压或电镀的方式与所述绝缘基体的第一面固定结合。
进一步的，所述绝缘基体包括陶瓷基体。
进一步的，所述导电层包括金属铜层。
进一步的，所述绝缘管壳为环形结构，所述绝缘管壳具有相对设置的第一端口和第二端口，所述基板固定设置在所述第一端口处，所述盖板固定设置在所述第二端口处，所述导电翅片端子固定设置在所述绝缘管壳上。
进一步的，所述绝缘管壳的内壁还设置有一第一支撑台面，所述第一支撑台面位于所述第一端口处，所述第一支撑台面为沿所述绝缘管壳的周向连续设置的环形台面，所述基板设置在所述第一支撑台面上且与所述第一支撑台面固定结合。
进一步的，所述导电翅片端子嵌设在所述绝缘管壳内部，且所述导电翅片端子的局部还自所述绝缘管壳内露出。
进一步的，所述基板、所述盖板与所述绝缘管壳是密封配合的。
进一步的，所述LDMOS PA半桥空腔封装结构还包括：芯片，所述芯片设置在所述封装腔室内，所述芯片与所述基板的导电部分电连接而形成半桥电路电气连接结构。
本实用新型另一方面还提供了一种表面贴装器件，包括印刷电路板、散热器以及所述LDMOS PA半桥空腔封装结构，所述LDMOS PA半桥空腔封装结构设置在所述印刷电路板上，且与所述散热器导热配合，以及，所述LDMOS PA半桥空腔封装结构的导电翅片端子还与所述印刷电路板电连接。
如下将结合附图以及具体实施案例对该技术方案、其实施过程及原理等作进一步的解释说明，除非特别说明的之外，本实用新型实施例中所涉及的芯片、PCB电路板等均可以是本领域技术人员已知的，其可以通过市购获得，以及，本实用新型实施例中在基板上设置的电路结构可以是通过本领域技术人员已知的工艺形成的，具体的电路结构也可以根据具体需求进行设计和调整，在此不做具体的限定，另外，关于芯片、电路结构、布线连接的结构和方式等均可以是本领域技术人员已知的，在此不做要求。
实施例1
请参阅图2和图3，一种LDMOS PA半桥空腔封装结构，包括绝缘管壳(可以称之为空腔管壳)120、基板110和盖板(例如CAP上盖)130，所述基板110、所述盖板130与所述绝缘管壳120固定连接并围合形成一封装腔室，所述封装腔室用于容置芯片，所述基板110具有背对设置的导电部分和绝缘部分，所述导电部分位于所述封装腔室内，所述导电部分具有电路结构，所述导电部分能够与位于所述封装腔室内的芯片电连接而形成半桥电路电气连接结构，该半桥电路电气连接结构的等效电路如图4a、图4b所示。
具体的，所述绝缘部分包括绝缘基体，所述绝缘基体具有背对设置的第一面和第二面，所述导电部分包括具有所述电路结构的导电层，所述导电层结合在所述绝缘基体的第一面。
具体的，所述导电层通过热压或电镀的方式与所述绝缘基体的第一面固定结合，更具体的，所述绝缘基体包括陶瓷基体，所述导电层包括金属铜层，示例性的，所述基板110可以是覆铜陶瓷基板110，例如，所述基板110可以是DBC覆铜陶瓷基板(热压直接覆铜)、DPC覆铜陶瓷基板电镀覆铜)、AMB覆铜陶瓷基板(溅射后电镀覆铜)等。
具体的，所述绝缘管壳120为环形结构，所述绝缘管壳120具有相对设置的第一端口和第二端口，所述基板110固定设置在所述第一端口处，所述盖板130固定设置在所述第二端口处，所述导电翅片端子140固定设置在所述绝缘管壳120上。
具体的，所述绝缘管壳120的内壁还设置有一第一支撑台面，所述第一支撑台面位于所述第一端口处，所述第一支撑台面为沿所述绝缘管壳120的周向连续设置的环形台面，所述基板110设置在所述第一支撑台面上且与所述第一支撑台面固定结合，更具体的，所述第一支撑台面为所述绝缘管壳120的内壁的部分沿绝缘管壳120的径向方向向内凸伸形成的，更具体的，所述绝缘基体通过粘结的方式固定在所述第一支撑台面上。
具体的，所述绝缘管壳120的内壁还设置有一第二支撑台面，所述第二支撑台面位于所述第二端口处，所述第二支撑台面为沿所述绝缘管壳120的周向连续设置的环形台面，所述盖板130设置在所述第二支撑台面上且与所述第二支撑台面固定结合，更具体的，所述第二支撑台面为所述绝缘管壳120的内壁的部分沿绝缘管壳120的径向方向向内凸伸形成的。更具体的，所述盖板130通过粘结的方式固定在所述第二支撑台面上。
具体的，所述导电翅片端子140嵌设在所述绝缘管壳120内部，且所述导电翅片端子140的局部还自所述绝缘管壳120内露出，更具体的，所述绝缘管壳120是一体注塑在所述导电翅片端子140外部并包裹导电翅片端子140，导电翅片端子140的局部露出以使其能够与芯片以及外部元器件等进行电连接。
具体的，所述基板110、所述盖板130与所述绝缘管壳120是密封配合的，示例性的，所述基板110、所述盖板130均可以是通过粘结剂等与绝缘管壳120固定结合的，经过烘烤固化后，所述基板110、所述盖板130与绝缘管壳120之间的缝隙可以被粘结剂填充，从而实现密封。
具体的，所述LDMOS PA半桥空腔封装结构还包括芯片，所述芯片设置在所述封装腔室内，所述芯片与所述基板110的导电部分(主要是导电层的电路结构)电连接而形成半桥电路电气连接结构。
现有的空腔管壳由金属热沉、翅片端子和空壳保护盖组装而成，由于现有的金属热沉本身的导电的，当以现有的空腔管壳进行半桥封装时，两路LDMOS均与金属热沉电连接而使两路LDMOS直接被电连接，从而导致无法实现半桥电路。本实用新型提供的一种LDMOSPA半桥空腔封装结构，采用具有绝缘部分和导电部分的覆铜陶瓷基板等作为基板，并在导电部分加工形成半桥结构所需的对应的两部分电路结构，该两部分电路结构被绝缘部分电性隔离，从而使该两部分电路结构分别与两路LDMOS电连接，从而实现半桥电路电气连接，具体可参见图4和图5，以及，该LDMOS PA半桥空腔封装结构基于覆铜陶瓷基板实现空腔封装，基板内部的陶瓷绝缘层能够配合实现半桥电路结构，有效地提高电路的响应速度和效率，同时还能够降低开关管的功耗和热损失。
具体的，请参阅图6，以LDMOS PA半桥空腔封装结构对芯片封装并实现半桥连接的过程可以包括如下过程：
1)提供基板，所述基板包括绝缘基体和导电层，所述导电层固定结合在所述绝缘基体的表面，在所述导电层上刻蚀加工形成半桥结构所需的对应电路结构；
2)提供具有导电翅片端子的绝缘管壳，可以通过注塑的方式得到包裹导电翅片端子的绝缘管壳，所述绝缘管壳具有相对设置的第一端口和第二端口，所述绝缘管壳的内壁上设置有第一支撑台面和第二支撑台面；
3)采用粘结剂(例如胶水)等将基板中的绝缘基体固定结合在绝缘管壳的第一支撑台面上，使基板中具有电路结构的导电层朝向并位于绝缘管壳的管腔内；
4)在基板上的选定位置进行装片和布线；
5)采用粘结剂(例如胶水)等将盖板固定结合在绝缘管壳的第二支撑台面上；
6)烘烤固定粘结剂后，通过氟油检测去除漏气不良品，得到成品。
实施例2
请参参阅图7，一种表面贴装器件，包括印刷电路板210、散热器220以及实施例1中的所述LDMOS PA半桥空腔封装结构，所述LDMOS PA半桥空腔封装结构设置在所述印刷电路板210上，且与所述散热器220导热配合，以及，所述LDMOS PA半桥空腔封装结构的导电翅片端子140还与所述印刷电路板210电连接，具体的，所述LDMOS PA半桥空腔封装结构中的基板的绝缘基体与散热器220导热配合。
本实用新型提供的一种LDMOS PA半桥空腔封装结构，可以通过对覆铜陶瓷基板的正背面覆铜(即前述导电层)厚度以及图案的设计来调整基板整体的CTE，使之与产品其他组件CTE更加适配，从而降低漏气产品比例。
本实用新型提供的一种LDMOS PA半桥空腔封装结构的基板是利用蚀刻工艺形成电路结构，可以确保通路的精确稳定加工，最大限度的降低杂感，以及，本实用新型提供的一种LDMOS PA半桥空腔封装结构能够提供更大的芯片贴装面积，增加产品功率密度。
本实用新型提供的一种LDMOS PA半桥空腔封装结构，基板表面的覆铜蚀刻对于封装布线设计自由度更高，使能优化WB布局且线路更短，实现到端子的对称布局，减小线路杂感，提高信号传输速率降低损耗，以及，基板的正背面局部覆铜，能够精准布局，通过调节正背面覆铜面积使基板与其他组件CTE适配，减少翘曲，改善产品气密性，同时，基板不会受到CPC材料本身的限制，可以做到更大的封装面积，实现更高的封装密度。
应当理解，上述实施例仅为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (10)
1.一种LDMOS PA半桥空腔封装结构，其特征在于，包括：封装主体和导电翅片端子，所述封装主体包括绝缘管壳、基板和盖板，所述基板、所述盖板与所述绝缘管壳固定连接并围合形成一封装腔室，所述封装腔室用于容置芯片，所述基板具有背对设置的导电部分和绝缘部分，所述导电部分位于所述封装腔室内，所述导电部分具有电路结构，所述导电部分能够与位于所述封装腔室内的芯片电连接而形成半桥电路电气连接结构，所述导电翅片端子固定设置在所述封装主体上且能够与位于所述封装腔室内的芯片电连接。
2.根据权利要求1所述LDMOS PA半桥空腔封装结构，其特征在于：所述绝缘部分包括绝缘基体，所述绝缘基体具有背对设置的第一面和第二面，所述导电部分包括具有电路结构的导电层，所述导电层结合在所述绝缘基体的第一面。
3.根据权利要求2所述LDMOS PA半桥空腔封装结构，其特征在于：所述导电层通过热压或电镀的方式与所述绝缘基体的第一面固定结合。
4.根据权利要求2所述LDMOS PA半桥空腔封装结构，其特征在于：所述绝缘基体包括陶瓷基体；和/或，所述导电层包括金属铜层。
5.根据权利要求1所述LDMOS PA半桥空腔封装结构，其特征在于：所述绝缘管壳为环形结构，所述绝缘管壳具有相对设置的第一端口和第二端口，所述基板固定设置在所述第一端口处，所述盖板固定设置在所述第二端口处，所述导电翅片端子固定设置在所述绝缘管壳上。
6.根据权利要求5所述LDMOS PA半桥空腔封装结构，其特征在于：所述绝缘管壳的内壁还设置有一第一支撑台面，所述第一支撑台面位于所述第一端口处，所述第一支撑台面为沿所述绝缘管壳的周向连续设置的环形台面，所述基板设置在所述第一支撑台面上且与所述第一支撑台面固定结合。
7.根据权利要求5所述LDMOS PA半桥空腔封装结构，其特征在于：所述导电翅片端子嵌设在所述绝缘管壳内部，且所述导电翅片端子的局部还自所述绝缘管壳内露出。
8.根据权利要求1所述LDMOS PA半桥空腔封装结构，其特征在于：所述基板、所述盖板与所述绝缘管壳是密封配合的。
9.根据权利要求1所述LDMOS PA半桥空腔封装结构，其特征在于，还包括：芯片，所述芯片设置在所述封装腔室内，所述芯片与所述基板的导电部分电连接而形成半桥电路电气连接结构。
10.一种表面贴装器件，其特征在于包括印刷电路板、散热器以及权利要求1-9中任一项所述LDMOS PA半桥空腔封装结构，所述LDMOS PA半桥空腔封装结构设置在所述印刷电路板上，且与所述散热器导热配合，以及，所述LDMOS PA半桥空腔封装结构的导电翅片端子还与所述印刷电路板电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321722105.9U CN220585229U (zh) | 2023-07-03 | 2023-07-03 | Ldmos pa半桥空腔封装结构及表面贴装器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321722105.9U CN220585229U (zh) | 2023-07-03 | 2023-07-03 | Ldmos pa半桥空腔封装结构及表面贴装器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220585229U true CN220585229U (zh) | 2024-03-12 |
Family
ID=90113093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321722105.9U Active CN220585229U (zh) | 2023-07-03 | 2023-07-03 | Ldmos pa半桥空腔封装结构及表面贴装器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220585229U (zh) |
-
2023
- 2023-07-03 CN CN202321722105.9U patent/CN220585229U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6642576B1 (en) | Power semiconductor device having layered structure of power semiconductor elements and terminal members | |
| US6566749B1 (en) | Semiconductor die package with improved thermal and electrical performance | |
| KR20010071766A (ko) | 반도체 소자용 캡슐 | |
| WO2014154139A1 (zh) | 一种电子件安装结构及制作方法、电子件产品 | |
| CN110506330A (zh) | 功率电子模块以及包含该模块的电功率变换器 | |
| CN110246835B (zh) | 一种三维集成高压碳化硅模块封装结构 | |
| WO2023179507A1 (zh) | 一种高频大功率封装模组、模组的制作方法及混合基板 | |
| WO2021248954A1 (zh) | 一种功率半导体模块 | |
| TWI725426B (zh) | 半導體裝置 | |
| TWI455286B (zh) | 功率模組及功率模組之製造方法 | |
| CN111554645B (zh) | 集成叠层母排的双面水冷SiC半桥模块封装结构 | |
| TWI446462B (zh) | 功率模組 | |
| US8064202B2 (en) | Sandwich structure with double-sided cooling and EMI shielding | |
| CN110268520A (zh) | 用于集成功率芯片以及形成散热器的汇流条的方法 | |
| CN220585229U (zh) | Ldmos pa半桥空腔封装结构及表面贴装器件 | |
| KR20150071336A (ko) | 전력 모듈 패키지 및 그 제조방법 | |
| CN116864471A (zh) | Ldmos pa半桥空腔封装结构及表面贴装器件 | |
| WO2021179989A1 (zh) | 功率散热装置 | |
| CN220652013U (zh) | 半桥电路封装结构及表面贴装器件 | |
| CN214848619U (zh) | 智能功率模块 | |
| KR20010110341A (ko) | 고전력 애플리케이션에 사용하기 위한 다중칩 모듈 | |
| CN210723014U (zh) | 共模噪声抑制装置及电子设备 | |
| CN116864476A (zh) | 半桥电路封装结构及表面贴装器件 | |
| JP2022185781A (ja) | 半導体装置とその製造方法 | |
| JPH05315467A (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |