CN219998218U - 一种clip形式的mosfet芯片封装结构 - Google Patents
一种clip形式的mosfet芯片封装结构 Download PDFInfo
- Publication number
- CN219998218U CN219998218U CN202321670364.1U CN202321670364U CN219998218U CN 219998218 U CN219998218 U CN 219998218U CN 202321670364 U CN202321670364 U CN 202321670364U CN 219998218 U CN219998218 U CN 219998218U
- Authority
- CN
- China
- Prior art keywords
- copper sheet
- source
- pin
- grid
- bonding material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 61
- 229910052802 copper Inorganic materials 0.000 claims abstract description 61
- 239000010949 copper Substances 0.000 claims abstract description 61
- 239000000463 material Substances 0.000 claims abstract description 45
- 238000003466 welding Methods 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 4
- 230000005574 cross-species transmission Effects 0.000 claims description 3
- 230000005669 field effect Effects 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000001125 extrusion Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型公开了一种CLIP形式的MOSFET芯片封装结构，包括基岛、源极引脚和栅极引脚，基岛的外侧设有漏极引脚，基岛的上侧通过粘结物料焊接有芯片主体，芯片主体通过粘结物料分别焊接有源极铜片和栅极铜片，且源极铜片和栅极铜片通过粘结物料分别与源极引脚和栅极引脚相互焊接，源极铜片和栅极铜片的四周侧面均设置有外延部，外延部的下侧面会引导粘结物料，避免粘结物料溢出，本实用新型能够通过粘结物料表面张力和毛隙扩散的原理使外延部对粘结物料进行引导，避免粘结物料的溢出。
Description
技术领域
本实用新型涉及一种CLIP形式的MOSFET芯片封装结构，属于芯片封装技术领域。
背景技术
对于MOSFET芯片的封装，其包含有多种封装形式，在传统封装时基本都是将MOSFET芯片用粘结物料(导电胶或锡膏)固定在基岛上，使得MOSFET芯片的漏极与基岛连接；然后利用键合机进行键合操作，通过键合线将MOSFET芯片的源极区域与源极引脚连接，将MOSFET芯片的栅极区域与栅极引脚连接，再经过塑封，电镀和切单工序，形成单颗封装结构；
随着技术的发展为了获得更好的电性能，会用铜片取代键合线，实现MOSFET芯片的源极区域与源极引脚连接以及MOSFET芯片的栅极区域与栅极引脚连接，形成CLIP形式的封装；
在进行CLIP形式的封装时，往往会采用锡膏实现铜片与芯片以及铜片与引脚之间的连接，为了连接的稳定，一般会适当提高锡膏的量，这样就会导致锡膏溢出，锡膏溢出会出现如下的情况：使得芯片源极区域或栅极区域溢出的锡膏连到一块；
或者使得从源极区域或者栅极区域溢出的锡膏从芯片的侧壁流下，与基岛产生连接；
上述两种情况都会导致不该电性导通的部位电性导通，进而使得器件失效，为了解决上述问题本实用新型提供了一种CLIP形式的MOSFET芯片封装结构。
实用新型内容
针对上述现有技术存在的问题，本实用新型提供一种CLIP形式的MOSFET芯片封装结构，能够通过粘结物料表面张力和毛隙扩散的原理使外延部对粘结物料进行引导，避免粘结物料的溢出。
为了实现上述目的，本实用新型采用如下技术方案：一种CLIP形式的MOSFET芯片封装结构，包括基岛、源极引脚和栅极引脚，基岛、源极引脚和栅极引脚互不接触，所述基岛的外侧设有漏极引脚，漏极引脚固定连接在基岛上，所述基岛的上侧通过粘结物料焊接有芯片主体，芯片主体通过粘结物料分别焊接有源极铜片和栅极铜片，且源极铜片和栅极铜片通过粘结物料分别与源极引脚和栅极引脚相互焊接，源极铜片将芯片主体与源极引脚相互连通，栅极铜片将芯片主体与栅极引脚相互连接，所述源极铜片和栅极铜片的四周侧面均设置有外延部，外延部将源极铜片或栅极铜片的四周包围起来，所述外延部的下侧面会引导粘结物料，避免粘结物料溢出，在粘结物料向四周扩散时，外延部会将扩散的粘结物料向上引导，避免粘结物料溢出。
优选地，所述外延部的下侧面外端的高度高于下侧面内端的高度，利用粘结物料表面张力和毛隙扩散的原理实现引导粘结物料，位于源极铜片上的外延部远离源极铜片的一端为外端，位于栅极铜片上的外延部远离栅极铜片的一端为外端。
优选地，所述外延部为一体成型，外延部的外端整体上翘，对源极铜片或者栅极铜片进行冲压即可在源极铜片或者栅极铜片上形成整体上翘的外延部。
优选地，所述外延部的上侧面为平面，下侧面外端的高度高于下侧面内端的高度，外延部的上侧面与源极铜片或者栅极铜片的上侧面齐平。
优选地，所述外延部的下侧面为光滑的斜面，斜面可以用挤压或者切削的方法形成。
优选地，所述外延部的下侧面为阶梯状，阶梯状可以使用切削的方法形成。
与现有技术相比，本实用新型的有益效果是：在源极铜片和栅极铜片上均设置了外延部，通过外延部可以对粘结物料起到引导作用，避免粘结物料溢出，导致不该电性导通的部位电性导通，进而使得器件失效。
附图说明
图1为本实用新型外延部整体上翘的结构示意图。
图2为本实用新型外延部上侧面水平状态的结构示意图。
图3为本实用新型图1的局部剖视图。
图4为本实用新型外延部下侧面为斜面的局部剖视图。
图5为本实用新型外延部下侧面为阶梯状的局部剖视图。
图中：1、基岛，2、源极引脚，3、栅极引脚，4、漏极引脚，5、芯片主体，6、源极铜片，7、栅极铜片，8、外延部。
具体实施方式
下面用具体实施例说明本实用新型，但并不是对实用新型的限制。
本实施例中，提供的一种CLIP形式的MOSFET芯片封装结构，包括基岛1、源极引脚2和栅极引脚3，基岛1、源极引脚2和栅极引脚3互不接触(如图1或图2所示)，所述基岛1的外侧设有漏极引脚4，漏极引脚4固定连接在基岛1上，所述基岛1的上侧通过粘结物料焊接有芯片主体5，粘结物料可以采用导电胶或者锡膏，芯片主体5通过粘结物料分别焊接有源极铜片6和栅极铜片7，且源极铜片6和栅极铜片7通过粘结物料分别与源极引脚2和栅极引脚3相互焊接，源极铜片6将芯片主体5与源极引脚2相互连通，栅极铜片7将芯片主体5与栅极引脚3相互连接，所述源极铜片6和栅极铜片7的四周侧面均设置有外延部8，外延部8将源极铜片6或栅极铜片7的四周包围起来如图1或图2所示，所述外延部8的下侧面会引导粘结物料，避免粘结物料溢出，在粘结物料受到源极铜片6和栅极铜片7压力的时候，会向四周扩散，此时在外延部8的作用下会将扩散的粘结物料向上引导，从而使粘结物料附着在外延部8上，避免粘结物料溢出(如图3、图4或图5所示)。
所述外延部8的下侧面外端的高度高于下侧面内端的高度，利用粘结物料表面张力和毛隙扩散的原理实现引导粘结物料，位于源极铜片6上的外延部8远离源极铜片6的一端为外端，位于栅极铜片7上的外延部8远离栅极铜片7的一端为外端(如图3、图4或图5所示)，采用此种形式，外延部8会将多余的粘结物料向上引导，从而可以避免粘结物料溢出。
外延部8下侧面外端的高度要与下侧面内端的高度包括以下形式：
进一步的，为了方便生产操作，所述外延部8为一体成型，外延部8的外端整体上翘(如图2和图3所示)，对源极铜片6或者栅极铜片7进行冲压即可在源极铜片6或者栅极铜片7上形成整体上翘的外延部，可以方便生产操作。
进一步的，为了使外延部8减小对塑封体的影响(在芯片封装的最后需要使用塑封体进行塑封)，所述外延部8的上侧面为平面，下侧面外端的高度高于下侧面内端的高度(如图2所示)，外延部8的上侧面与源极铜片6或者栅极铜片7的上侧面齐平，可以减少对于其上塑封体的影响，同时可以方便进行塑封的操作。
外延部8的上侧面与源极铜片6或者栅极铜片7的上侧面齐平，下侧面为外端高内端低的斜面可以包括以下形式：
所述外延部8的下侧面为光滑的斜面(如图4所示)，斜面可以用挤压或者切削的方法形成。
所述外延部8的下侧面为阶梯状(如图5所示)，阶梯状可以使用切削的方法形成。
最后应说明的是，以上实施例仅用以说明而非限制本实用新型的技术方案，尽管参照上述实施例对本实用新型进行了详细说明，本领域技术人员应当理解，依然可以对本实用新型进行修改或者等同替换，而不脱离本实用新型的精神和范围的任何修改或局部替换，其均应涵盖在本实用新型的权利要求范围中。
Claims (6)
1.一种CLIP形式的MOSFET芯片封装结构，包括基岛(1)、源极引脚(2)和栅极引脚(3)，所述基岛(1)的外侧设有漏极引脚(4)，所述基岛(1)的上侧通过粘结物料焊接有芯片主体(5)，芯片主体(5)通过粘结物料分别焊接有源极铜片(6)和栅极铜片(7)，且源极铜片(6)和栅极铜片(7)通过粘结物料分别与源极引脚(2)和栅极引脚(3)相互焊接，其特征在于，所述源极铜片(6)和栅极铜片(7)的四周侧面均设置有外延部(8)，所述外延部(8)的下侧面会引导粘结物料，避免粘结物料溢出。
2.根据权利要求1所述的一种CLIP形式的MOSFET芯片封装结构，其特征在于，所述外延部(8)的下侧面外端的高度高于下侧面内端的高度，利用粘结物料表面张力和毛隙扩散的原理实现引导粘结物料。
3.根据权利要求2所述的一种CLIP形式的MOSFET芯片封装结构，其特征在于，所述外延部(8)为一体成型，外延部(8)的外端整体上翘。
4.根据权利要求2所述的一种CLIP形式的MOSFET芯片封装结构，其特征在于，所述外延部(8)的上侧面为平面，下侧面外端的高度高于下侧面内端的高度。
5.根据权利要求4所述的一种CLIP形式的MOSFET芯片封装结构，其特征在于，所述外延部(8)的下侧面为光滑的斜面。
6.根据权利要求4所述的一种CLIP形式的MOSFET芯片封装结构，其特征在于，所述外延部(8)的下侧面为阶梯状。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321670364.1U CN219998218U (zh) | 2023-06-28 | 2023-06-28 | 一种clip形式的mosfet芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321670364.1U CN219998218U (zh) | 2023-06-28 | 2023-06-28 | 一种clip形式的mosfet芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219998218U true CN219998218U (zh) | 2023-11-10 |
Family
ID=88620147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321670364.1U Active CN219998218U (zh) | 2023-06-28 | 2023-06-28 | 一种clip形式的mosfet芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219998218U (zh) |
-
2023
- 2023-06-28 CN CN202321670364.1U patent/CN219998218U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6633080B2 (en) | Semiconductor device | |
| US7274092B2 (en) | Semiconductor component and method of assembling the same | |
| CN102332445B (zh) | 半导体装置及其制造方法 | |
| CN110429075B (zh) | 高密度多侧面引脚外露的封装结构及其生产方法 | |
| CN209804635U (zh) | 利于焊接的大电流半导体功率器件 | |
| US6689642B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN219998218U (zh) | 一种clip形式的mosfet芯片封装结构 | |
| CN113496977B (zh) | 共源共栅半导体装置和制造方法 | |
| JP6663340B2 (ja) | 半導体装置 | |
| CN110164832A (zh) | 大电流半导体功率器件 | |
| US20240112990A1 (en) | Method for manufacturing semiconductor apparatus and semiconductor apparatus | |
| CN215578542U (zh) | 一种引线框架和管脚夹片的弹性锁口连接结构 | |
| JP2020088319A (ja) | 半導体装置 | |
| TWI469292B (zh) | 應用雙層引線框架的堆疊式功率半導體裝置及其製備方法 | |
| CN209785910U (zh) | 大电流半导体功率器件 | |
| CN209312757U (zh) | 一种平面组合新型ic封装结构 | |
| CN107978530B (zh) | 一种减少ipm模块注塑溢料的方法和dbc基板 | |
| CN218918871U (zh) | 一种垂直型mosfet芯片的封装结构 | |
| CN110164831A (zh) | 利于焊接的大电流半导体功率器件及其制造方法 | |
| CN213958939U (zh) | 一种适于高密度布局的场效应晶体管 | |
| CN217983334U (zh) | 半导体器件的跳线连接框架以及封装结构 | |
| CN204706546U (zh) | 一种在引线框架和电子元器件焊线过程中使用的压板 | |
| US20200402944A1 (en) | Sinter sheet, semiconductor device and manufacturing method thereof | |
| CN216648339U (zh) | 一种阶梯型倒装晶片及led灯珠 | |
| CN213340380U (zh) | 一种半导体器件封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |