CN219741154U - 驱动背板、显示面板及显示装置 - Google Patents

Abstract

本公开提供了一种驱动背板、显示面板及显示装置，涉及显示技术领域。该驱动背板包括：衬底基板、有源层、第一栅极绝缘层、第一栅金属层、电介质层、源漏金属层，有源层包括驱动晶体管的驱动沟道区，第一栅金属层包括第一导电部，第一导电部和驱动沟道区存在交叠区域；电介质层具有第一过孔，第一过孔的正投影与驱动沟道区的正投影之间的间距小于或等于0.5微米；源漏金属层包括第一连接片，第一连接片通过第一过孔与第一导电部连接。本公开实施方式中，通过调整连接第一导电部的第一过孔与驱动晶体管的驱动沟道区之间的平面间距，从而能够增大驱动晶体管的亚阈值摆幅，如此便于提高像素电路的灰阶控制能力。

Description

驱动背板、显示面板及显示装置

技术领域

本公开涉及显示技术领域，具体而言，涉及一种驱动背板、显示面板及显示装置。

背景技术

随着显示技术的快速发展，用户对显示装置的分辨率的要求越来越高。而随着显示装置的分辨率的提升，以及显示装置的发光器件的发光效率的提升，驱动发光器件发光的像素电路的像素电流不断降低，如此导致像素电路中晶体管的灰阶控制能力不足，使得显示装置的显示效果较差。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

实用新型内容

本公开的目的在于提供一种驱动背板、显示面板及显示装置，能够提高灰阶控制能力，进而提高显示效果。

根据本公开的一个方面，提供一种驱动背板，所述驱动背板包括多个像素电路，所述像素电路包括驱动晶体管，所述驱动背板包括：

衬底基板；

有源层，位于所述衬底基板的一侧，且包括所述驱动晶体管的驱动有源部，所述驱动有源部具有驱动沟道区；

第一栅极绝缘层，位于所述有源层背离所述衬底基板的一侧，且至少覆盖所述驱动有源部；

第一栅金属层，位于所述第一栅极绝缘层背离所述衬底基板的一侧，且包括第一导电部，所述第一导电部和所述驱动沟道区存在交叠区域；

电介质层，位于所述第一栅金属层背离所述衬底基板的一侧，且具有贯穿至所述第一导电部的第一过孔，所述第一过孔在所述衬底基板上的正投影与所述驱动沟道区在所述衬底基板上的正投影之间的间距小于或等于0.5微米；

源漏金属层，位于所述电介质层背离所述衬底基板的一侧，且包括第一连接片，所述第一连接片通过所述第一过孔与所述第一导电部连接。

根据本公开任一所述的驱动背板，所述第一过孔在所述衬底基板上的正投影与所述驱动沟道区在所述衬底基板上的正投影存在重叠区域。

根据本公开任一所述的驱动背板，所述第一过孔在所述衬底基板上的正投影的部分边缘与所述驱动沟道区在所述衬底基板上的正投影的部分边缘重合。

根据本公开任一所述的驱动背板，所述第一过孔在所述衬底基板上的正投影的中心点与所述驱动沟道区在所述衬底基板上的正投影在宽度方向上的中点重合。

根据本公开任一所述的驱动背板，所述第一过孔在所述衬底基板上的正投影为圆形，且所述第一过孔在所述衬底基板上的正投影的直径大于或等于1.5微米，且小于或等于5微米。

根据本公开任一所述的驱动背板，所述第一过孔在所述衬底基板上的正投影为椭圆形或长方形。

根据本公开任一所述的驱动背板，所述电介质层具有多个所述第一过孔，所述第一连接片通过多个所述第一过孔与所述第一导电部连接。

根据本公开任一所述的驱动背板，多个所述第一过孔在所述衬底基板上的正投影与所述驱动沟道区在所述衬底基板上的正投影之间的间距均小于或等于0.5微米。

根据本公开任一所述的驱动背板，多个所述第一过孔在所述衬底基板上的正投影的中心点均与所述驱动沟道区在所述衬底基板上的正投影在宽度方向上的中点重合。

根据本公开的一个方面，提供一种显示面板，包括：

上述一方面所述的驱动背板；

发光器件，位于所述源漏金属层背离所述衬底基板的一侧，且与所述驱动晶体管连接。

根据本公开的一个方面，提供一种显示装置，包括上述一方面所述的显示面板。

本公开实施方式至少包括以下技术效果：

本公开实施方式中，通过调整连接第一导电部的第一过孔与驱动晶体管的驱动沟道区之间的平面间距(即第一过孔的正投影与驱动沟道区的正投影之间的间距)，从而便于增大驱动晶体管的亚阈值摆幅，如此便于提高像素电路的灰阶控制能力，进而对于包括该驱动背板的显示面板，能够提高显示面板显示画面时的显示效果。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开实施方式提供的一种显示面板的驱动晶体管区域的剖面结构示意图。

图2为本公开实施方式提供的另一种显示面板的驱动晶体管区域的剖面结构示意图。

图3为本公开实施方式提供的一种像素电路的示意图。

图4为图1或图2所示的一种驱动晶体管的俯视结构示意图。

图5为本公开实施方式提供的一种开关晶体管的俯视结构示意图。

图6为本公开实施方式提供的一种驱动晶体管、开关晶体管的输出特性曲线。

图7为图1或图2所示的另一种驱动晶体管的俯视结构示意图。

图8为图1或图2所示的又一种驱动晶体管的俯视结构示意图。

图9为图1或图2所示的又一种驱动晶体管的俯视结构示意图。

图10为本公开实施方式提供的图4、图9所示的驱动晶体管的输出特性曲线。

图11为图1或图2所示的又一种驱动晶体管的俯视结构示意图。

图12为图1或图2所示的再一种驱动晶体管的俯视结构示意图。

附图标记：

100、显示面板；

10、驱动背板；20、发光层；

101、衬底基板；102、缓冲层；103、有源层；104、第一栅极绝缘层；105、第一栅金属层；106、第二栅极绝缘层；107、第二栅金属层；108、电介质层；109、源漏金属层；110、平坦层；

1031、驱动有源部；1032、驱动沟道区；1033、开关有源部；1034、开关沟道区；1035a、第一掺杂部；1035b、第二掺杂部；

1051、第一导电部； 1052、第二导电部；

1081、第一过孔； 1082、第二过孔；

1091、第一连接片；1092、第二连接片；1093a、第三连接片；1093b、第四连接片。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。

此外，在附图中，为了清楚起见夸大了各层的厚度及区域。应当理解的是，当提到层、区域、或组件在别的部分“上”时，指其直接位于别的部分上，或者也可能有别的组件介于其间。

本公开实施方式中所涉及的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。以晶体管为例，晶体管是指至少包括控制极、第一极和第二极这三个端子的元件。晶体管在第一极与第二极之间具有沟道区，并且电流可以流过第一极、沟道区以及第二极。沟道区是指电流主要流过的区域。其中，第一极为源极，第二极为漏极，或者第一极为漏极，第二极为源极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“第一极”及“第二极”可以互相调换。

图1示例了本公开实施方式提供的一种显示面板100的局部剖面结构示意图，图2示例了本公开实施方式提供的另一种显示面板100的局部剖面结构示意图。如图1或图2所示，显示面板100包括驱动背板10和发光层20。

其中，驱动背板10包括间隔分布的多个像素电路，发光层20包括间隔分布的多个发光器件，一像素电路与对应的至少一个发光器件连接(例如一像素电路与对应的一个发光器件连接)。如此，可通过像素电路驱动对应的发光器件发光，实现画面的显示。

其中，如图1或图2所示，驱动背板10包括衬底基板101和驱动层(图中未示出)，且驱动层位于衬底基板101与发光层20之间，驱动层包括多个像素电路。

本公开实施方式中，衬底基板101的材料可以为无机材料，也可以为有机材料。举例而言，在一些实施方式中，衬底基板101的材料可以为钠钙玻璃(so-lime glass)、石英玻璃、蓝宝石玻璃等玻璃材料，或者可以为不锈钢、铝、镍等金属材料。在另一些实施方式中，衬底基板101的材料可以为聚甲基丙烯酸甲酯(Polymethyl methacrylate，PMMA)、聚乙烯醇(Polyvinyl alcohol，PVA)、聚乙烯基苯酚(Polyvinyl phenol，PVP)、聚醚砜(Polyethersulfone，PES)、聚酰亚胺、聚酰胺、聚缩醛、聚碳酸酯(Poly carbonate，PC)、聚对苯二甲酸乙二酯(Polyethylene terephthalate，PET)、聚萘二甲酸乙二酯(Polyethylenenaphthalate，PEN)或其组合。

其中，衬底基板101可以为单层结构，还可以为多层结构的复合。以衬底基板101为多层结构的复合为例，衬底基板101包括在靠近驱动层的方向上依次层叠设置的第一聚酰亚胺层、保护膜层和第二聚酰亚胺层。

本公开实施方式中，驱动层包括的像素电路可以是4T2C、6T1C、7T1C等电路，只要能驱动发光器件发光即可，本公开实施方式对此不做特殊限定。nTmC表示一个像素电路包括n个晶体管(用字母“T”表示)和m个电容Cst(用字母“C”表示)。

其中，像素电路包括的晶体管可以为薄膜晶体管，薄膜晶体管可以选自顶栅型薄膜晶体管、底栅型薄膜晶体管或者双栅型薄膜晶体管；电容可以为双极板电容或者三极板电容。薄膜晶体管的沟道区的材料可以为非晶硅半导体材料、低温多晶硅半导体材料、金属氧化物半导体材料、有机半导体材料或者其他类型的半导体材料；薄膜晶体管可以为N型薄膜晶体管或者P型薄膜晶体管。

其中，像素电路的多个晶体管中至少包括一个驱动晶体管，示例地，以像素电路为4T2C电路而言，像素电路包括一个驱动晶体管、三个开关晶体管和两个电容；以像素电路为7T1C电路而言，像素电路包括一个驱动晶体管、六个开关晶体管和一个电容。

对于7T1C电路而言，如图3所示，像素电路包括驱动晶体管DT、第一开关晶体管ST1、第二开关晶体管ST2、第三开关晶体管ST3、第四开关晶体管ST4、第五开关晶体管ST5、第六开关晶体管ST6和电容Cst。

驱动晶体管DT的第一极分别与第一开关晶体管ST1的第一极、第六开关晶体管ST6的第一极电连接，驱动晶体管DT的第二极分别与第三开关晶体管ST3的第二极、第四开关晶体管ST4的第一极电连接，驱动晶体管DT的控制极分别与第二开关晶体管ST2的第一极、第三开关晶体管ST3的第一极、电容Cst的第一极板电连接。

其中，第一开关晶体管ST1的第二极用于输入数据信号，第一开关晶体管ST1的控制极用于输入扫描信号；第二开关晶体管ST2的第二极用于输入第一初始电压信号，第二开关晶体管ST2的控制极用于输入复位信号；第三开关晶体管ST3的控制极用于输入扫描信号；第四开关晶体管ST4的第二极与第五开关晶体管ST5的第一极电连接，且用于与发光器件电连接，第四开关晶体管ST4的控制极用于输入发光控制信号；第五开关晶体管ST5的第二极用于输入第二初始电压信号，第五开关晶体管ST5的控制极用于输入复位信号；第六开关晶体管ST6的第二极与电容Cst的第二极板电连接，且用于输入电源信号，第六开关晶体管ST6的控制极用于输入发光控制信号。

在一些实施方式中，如图1或图2驱动层包括向背离衬底基板101的方向依次层叠的：缓冲层102、有源层103、栅极绝缘层(第一栅极绝缘层104和/或第二栅极绝缘层106)、栅金属层(第一栅金属层105和/或第二栅金属层107)、电介质层108、源漏金属层109和平坦层110。

其中，有源层103可以是多晶硅层，也可以是氧化物薄膜层，或者其他结构层，只要能够形成各晶体管的沟道区和位于沟道区两侧的掺杂部(具有导电性能)即可，本公开实施方式对此不做限定。

其中，栅金属层、源漏金属层109可以为单层结构，也可以为多层结构，比如，栅金属层包括第一栅金属层105和第二栅金属层107，和/或源漏金属层109包括第一源漏金属层和第二源漏金属层。当栅金属层为多层结构，源漏金属层109为多层结构时，相应的，栅极绝缘层、平坦层110的层数也会进行相应的调整，本公开对此不做限定。

其中，栅金属层包括各晶体管的导电部，各晶体管的导电部与相应晶体管的沟道区存在重叠区域，以便各晶体管的导电部上与沟道区的重叠区域形成各晶体管的控制极。平坦层110设有过孔，一个像素电路通过平坦层110上的过孔与至少一个发光器件连接。

本公开实施方式中，发光层20的多个发光器件可被划分为多个发光单元，且多个发光单元呈阵列分布。每个发光单元包括多种发光颜色不同的发光器件，例如，一发光单元可包括发红光的红色发光器件，发绿光的绿色发光器件和发蓝光的蓝色发光器件；或者一发光单元包括发红光的红色发光器件，发绿光的绿色发光器件，发蓝光的蓝色发光器件和发白光的白色发光器件。

在一些实施方式中，发光器件为有机发光二极管(OLED)，其包括沿背离衬底基板101的方向依次层叠的第一电极、发光功能层和第二电极。

其中，第一电极可设于驱动层背离衬底基板101的一侧，且与对应的像素电路连接，第一电极可以是单层结构，也可以是多层结构的复合。示例地，当第一电极为单层结构时，第一电极可以包括透明电极ITO层；当第一电极为多层结构的复合时，第一电极包括沿背离驱动层依次层叠的第一透明电极ITO层、反射电极Ag层、第二透明电极ITO层。第二电极覆盖发光功能层，且多个发光器件的第二电极可共用一电极层。第二电极可以是单层结构，也可以是多层结构的复合。示例地，当第二电极为单层结构时，第二电极可以为MgAg复合材料层。

其中，发光功能层至少包括复合发光层EML，以第一电极为阳极，第二电极为阴极为例，此时可通过第一电极传输空穴至复合发光层EML，通过第二电极传输电子至复合发光层EML，进而在复合发光层EML通过空穴与电子的复合实现发光，且发光的颜色取决于复合发光层EML的材料。而为了提高空穴、电子的传输效果，提高复合发光层EML的发光效果，复合发光层EML靠近第一电极的一侧具有空穴注入层HIL、空穴传输层HTL、电子阻挡层EBL中的至少一者，复合发光层EML靠近第二电极的一侧具有空穴阻挡层HBL、电子传输层ETL、电子注入层EIL中的至少一者。

本公开实施方式中，发光层20包括像素定义层，像素定义层位于第一电极背离衬底基板101的一侧，且设有与多个发光器件一一对应的像素开口，第一电极包括在对应的像素开口处裸露的裸露区和被像素定义层覆盖的覆盖区，第一电极的裸露区形成相应发光器件的发光区。

在一些实施方式中，显示面板100还包括功能层，比如薄膜封装层、触控功能层等。

以显示面板100包括薄膜封装层为例，薄膜封装层位于发光层20背离衬底基板101的一侧，以覆盖发光层20包括的发光器件，从而对发光器件进行保护，以避免外界的水、氧对发光器件造成侵蚀。

其中，薄膜封装层可以包括交替层叠设置的无机封装层和有机封装层。无机封装层可以有效的阻隔外界的水分和氧气，避免水氧入侵有机发光功能层而导致材料降解；有机封装层位于相邻的两层无机封装层之间，以便实现平坦化和减弱无机封装层之间的应力。

其中，显示面板100具有显示区和位于显示区***的***区，无机封装层的边缘可以位于***区，有机封装层的边缘可以位于显示区的边缘和无机封装层的边缘之间。示例性地，薄膜封装层包括依次层叠于发光层20背离衬底基板101一侧的第一无机封装层、有机封装层和第二无机封装层。

以显示面板100包括触控功能层为例，触控功能层位于薄膜封装层背离衬底基板101的一侧，以实现对显示面板100的触控操作。

如图1和图4所示，该驱动背板10包括：衬底基板101、有源层103、第一栅极绝缘层104、第一栅金属层105、电介质层108、源漏金属层109，有源层103位于衬底基板101的一侧，且包括驱动晶体管的驱动有源部1031，驱动有源部1031具有驱动沟道区1032；第一栅极绝缘层104位于有源层103背离衬底基板101的一侧，且至少覆盖驱动有源部1031；第一栅金属层105位于第一栅极绝缘层104背离衬底基板101的一侧，且包括第一导电部1051，第一导电部1051和驱动沟道区1032存在交叠区域；电介质层108位于第一栅金属层105背离衬底基板101的一侧，且具有贯穿至第一导电部1051的第一过孔1081，第一过孔1081在衬底基板101上的正投影与驱动沟道区1032在衬底基板101上的正投影之间的间距小于或等于0.5微米；源漏金属层109位于电介质层108背离衬底基板101的一侧，且包括第一连接片1091，第一连接片1091通过第一过孔1081与第一导电部1051连接。

本公开实施方式中，通过调整连接第一导电部1051的第一过孔1081与驱动晶体管的驱动沟道区1032之间的平面间距(即第一过孔1081的正投影与驱动沟道区1032的正投影之间的间距)，从而能够增大驱动晶体管的亚阈值摆幅，如此便于提高像素电路的灰阶控制能力，进而对于包括该驱动背板10的显示面板100，能够提高显示面板100显示画面时的显示效果。

其中，本公开所涉及的正投影均是指在衬底基板101上的正投影。本公开中，晶体管的亚阈值摆幅与陷阱容之间的关系式如下述公式所示：

其中，上述公式中，S是指亚阈值摆幅，k是指玻尔兹曼常数，T是指晶体管所处的热力学温度，q是指电子电荷量，C_D是指晶体管的陷阱容，C_OX是指晶体管的栅源电容。

由上述公式可知，晶体管的亚阈值摆幅随着陷阱容的增大而增大，而本公开在认真研究后，发现可以通过拉近第一过孔1081的正投影与驱动沟道区1032的正投影之间的间距，来提高驱动晶体管的陷阱容对驱动晶体管的亚阈值摆幅的影响，进而能够在不增大陷阱容的情况下增大驱动晶体管的亚阈值摆幅，以实现对灰阶控制能力的提升。

本公开实施方式中，如图4所示，有源层103的驱动有源部1031还包括位于驱动沟道区1032两侧的第一掺杂部1035a和第二掺杂部1035b，此时源漏金属层109还包括第三连接片1093a和第四连接片1093b，第三连接片1093a通过过孔与第一掺杂部1035a连接，第四连接片1093b通过过孔与第二掺杂部1035b连接。

其中，第一掺杂部1035a和第二掺杂部1035b分别作为驱动晶体管的源极和漏极，进而便于通过第三连接片1093a和第四连接片1093b与像素电路的其他开关晶体管之间的连接。

本公开实施方式中，如图5所示，有源层103还包括开关晶体管的开关有源部1033，开关有源部1033具有开关沟道区1034，第一栅极绝缘层104还覆盖开关有源部1033；第一栅金属层105包括第二导电部1052，第二导电部1052和开关沟道区1034存在交叠区域；电介质层108具有贯穿至第二导电部1052的第二过孔1082；源漏金属层109包括第二连接片1092，第二连接片1092通过第二过孔1082与第二导电部1052连接。

其中，开关有源部1033的数量、第二导电部1052的数量、第二过孔1082的数量均可参考像素电路包括的开关晶体管的数量，且开关有源部1033、第二导电部1052、第二过孔1082一一对应。

可选地，第二过孔1082在衬底基板101上的正投影与开关沟道区1034在衬底基板101上的正投影之间的间距小于或等于0.5微米。当然，由于像素电路在控制对应的发光器件发光时，开关晶体管的亚阈值摆幅对发光器件的发光效果的影响并不大，因此也可设置第二过孔1082在衬底基板101上的正投影与开关沟道区1034在衬底基板101上的正投影之间的间距大于或等于0.5微米。即第一过孔1081在衬底基板101上的正投影与驱动沟道区1032在衬底基板101上的正投影之间的间距小于第二过孔1082在衬底基板101上的正投影与开关沟道区1034在衬底基板101上的正投影之间的间距。如此，使得驱动晶体管的亚阈值摆幅大于开关晶体管的亚阈值摆幅，以提高对显示面板100的灰阶控制能力。示例地，第二过孔1082在衬底基板101上的正投影与开关沟道区1034在衬底基板101上的正投影之间的间距大于或等于0.5微米，且小于或等于1.5微米。

其中，对于第一过孔1081在衬底基板101上的正投影与驱动沟道区1032在衬底基板101上的正投影之间的间距小于或等于0.5微米，且第二过孔1082在衬底基板101上的正投影与开关沟道区1034在衬底基板101上的正投影之间的间距大于0.5微米的情况，驱动晶体管的输出特性曲线S1、开关晶体管的输出特性曲线S2如图6所示，由图可知驱动晶体管的亚阈值摆幅明显大于开关晶体管的亚阈值摆幅。

在一些实施方式中，如图2所示，驱动背板10还包括第二栅极绝缘层106和第二栅金属层107，第二栅极绝缘层106、第二栅金属层107位于第一栅金属层105和电介质层108之间，且第二栅极绝缘层106位于靠近衬底基板101的一侧。

其中，第二栅金属层107包括第三导电部，第一导电部1051在衬底基板101上的正投影与第三导电部在衬底基板101上的正投影存在重叠区域，以便于通过第一导电部1051、第三导电部分别形成像素电路包括的电容的两个极板。

其中，第一过孔1081除了贯穿电介质层108外，还贯穿第二栅极绝缘层106，以保证第一连接片1091与第一导电部1051的连接。第二栅金属层107具有贯穿孔，且贯穿孔在衬底基板101上的正投影的边缘位于第一过孔1081在衬底基板101上的正投影的外侧，以避免第一连接片1091与第一导电部1051连接时，与第二栅金属层107连接的情况。

本公开实施方式中，第一过孔1081在衬底基板101上的正投影可以为圆形，也可以为椭圆形、矩形(比如长方形)等，只要能够在电介质层108上形成界面缺陷即可。

其中，结合上述所述公式可知，晶体管的亚阈值摆幅随着陷阱容的增大而增大，而第一过孔1081在衬底基板101上的正投影的面积越大，则电介质层108上的界面缺陷越大，进而使得驱动晶体管的陷阱容越大，由此驱动晶体管的亚阈值摆幅越大。

因此，本公开实施方式中，除了拉近第一过孔1081在衬底基板101上的正投影与驱动沟道区1032在衬底基板101上的正投影之间的间距，增大驱动晶体管的亚阈值摆幅外，也可以相较第一过孔1081的常规设计调大第一过孔1081在衬底基板101上的正投影的面积，以增大驱动晶体管的亚阈值摆幅。

结合上述所述，电介质层108具有第二过孔1082，而第二过孔1082的正投影的面积结合常规设计设置，此时第一过孔1081在衬底基板101上的正投影的面积采用调大后的设计设置，以使第一过孔1081在衬底基板101上的正投影的面积大于第二过孔1082在衬底基板101上的正投影的面积，进而使得驱动晶体管的亚阈值摆幅大于开关晶体管的亚阈值摆幅，以提高对显示面板100的灰阶控制能力。

示例地，如图7所示，调整第一过孔1081在衬底基板101上的正投影为椭圆形，以相较第一过孔1081的常规设计调大第一过孔1081在衬底基板101上的正投影的面积，进而增大驱动晶体管的亚阈值摆幅；或者，如图8所示，调整第一过孔1081在衬底基板101上的正投影为长方形，以相较第一过孔1081的常规设计调大第一过孔1081在衬底基板101上的正投影的面积，进而增大驱动晶体管的亚阈值摆幅；或者，如图4所示，调整第一过孔1081在衬底基板101上的正投影为圆形，以相较第一过孔1081的常规设计调大第一过孔1081在衬底基板101上的正投影的面积，进而增大驱动晶体管的亚阈值摆幅。

其中，对于第一过孔1081在衬底基板101上的正投影为圆形的情况，第一过孔1081在衬底基板101上的正投影的直径大于或等于1.5微米，且小于或等于5微米。

在一些实施方式中，第一过孔1081在衬底基板101上的正投影与驱动沟道区1032在衬底基板101上的正投影存在重叠区域(即第一过孔1081在衬底基板101上的正投影与驱动沟道区1032在衬底基板101上的正投影之间的间距为零)。如此，进一步拉近第一过孔1081在衬底基板101上的正投影与驱动沟道区1032在衬底基板101上的正投影之间的间距，以提高电介质层108的界面缺陷处的陷阱容对驱动晶体管的亚阈值摆幅的影响，进而进一步增大驱动晶体管的亚阈值摆幅。

可选地，如图9所示，第一过孔1081在衬底基板101上的正投影的部分边缘与驱动沟道区1032在衬底基板101上的正投影的部分边缘重合。或者，如图4所示，第一过孔1081在衬底基板101上的正投影的中心点与驱动沟道区1032在衬底基板101上的正投影在宽度方向W上的中点重合。

其中，当第一过孔1081在衬底基板101上的正投影的中心点与驱动沟道区1032的正投影在宽度方向上的中点重合时，第一过孔1081在衬底基板101上的正投影可以在驱动沟道区1032的宽度方向上伸出驱动沟道区1032在衬底基板101上的正投影；当然，也可以是驱动沟道区1032在衬底基板101上的正投影在驱动沟道区1032的宽度方向上伸出第一过孔1081在衬底基板101上的正投影，本公开实施方式对此不做限定。

而对于上述如图9所示的驱动晶体管的结构，驱动晶体管的输出特性曲线如图10所示的曲线S11、曲线S12、曲线S13；对于上述如图4所示的驱动晶体管的结构，驱动晶体管的输出特性曲线如图10所示的曲线S14、曲线S15、曲线S16。由图10所示的曲线S11、曲线S12、曲线S13可知，上述如图9所示的驱动晶体管的结构，驱动晶体管的亚阈值摆幅大于或等于0.4且小于或等于0.7；而由图10所示的曲线S14、曲线S15、曲线S16可知，上述如图4所示的驱动晶体管的结构，驱动晶体管的亚阈值摆幅大于或等于0.5且小于或等于0.8。

在一些实施方式中，如图11或图12所示，电介质层108具有多个第一过孔1081，第一连接片1091通过多个第一过孔1081与第一导电部1051连接。如此，通过多个第一过孔1081在电介质层108形成多个界面缺陷，从而形成影响驱动晶体管的亚阈值摆幅的多个陷阱容，进而可增大驱动晶体管的亚阈值摆幅，以进一步提高像素电路的灰阶控制能力。

其中，对于电介质层108的多个第一过孔1081，可以是多个第一过孔1081中的部分第一过孔1081在衬底基板101上的正投影与驱动沟道区1032的正投影之间的间距小于或等于0.5微米，此时该部分第一过孔1081对应的陷阱容对驱动晶体管的亚阈值摆幅的影响较大；当然，也可以是多个第一过孔1081在衬底基板101上的正投影与驱动沟道区1032在衬底基板101上的正投影之间的间距均小于或等于0.5微米，此时多个第一过孔1081对应的陷阱容对驱动晶体管的亚阈值摆幅的影响均较大。示例地，如图11所示，电介质层108形成有三个第一过孔1081，且三个第一过孔1081在衬底基板101上的正投影的部分边缘与驱动沟道区1032的部分边缘均重合。

其中，对于电介质层108的多个第一过孔1081，可以是多个第一过孔1081中的部分第一过孔1081在衬底基板101上的正投影的中心点均与驱动沟道区1032的正投影在宽度方向上的中点重合，此时该部分第一过孔1081对应的陷阱容对驱动晶体管的亚阈值摆幅的影响较大；当然，也可以是多个第一过孔1081在衬底基板101上的正投影的中心点均与驱动沟道区1032在衬底基板101上的正投影在宽度方向上的中点重合，此时多个第一过孔1081对应的陷阱容对驱动晶体管的亚阈值摆幅的影响均较大。示例地，如图12所示，电介质层108形成有三个第一过孔1081，且三个第一过孔1081在衬底基板101上的正投影的中心点均与驱动沟道区1032在衬底基板101上的正投影在宽度方向上的中点重合。

本公开实施方式还提供了一种显示装置，该显示装置包括上述实施方式所述的显示面板。如此，对于包括有上述显示面板的显示装置，在实现画面显示时，能够基于较高的灰阶控制能力，提高画面显示效果。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (11)

1.一种驱动背板，所述驱动背板包括多个像素电路，所述像素电路包括驱动晶体管，其特征在于，所述驱动背板包括：

衬底基板；

有源层，位于所述衬底基板的一侧，且包括所述驱动晶体管的驱动有源部，所述驱动有源部具有驱动沟道区；

第一栅极绝缘层，位于所述有源层背离所述衬底基板的一侧，且至少覆盖所述驱动有源部；

第一栅金属层，位于所述第一栅极绝缘层背离所述衬底基板的一侧，且包括第一导电部，所述第一导电部和所述驱动沟道区存在交叠区域；

电介质层，位于所述第一栅金属层背离所述衬底基板的一侧，且具有贯穿至所述第一导电部的第一过孔，所述第一过孔在所述衬底基板上的正投影与所述驱动沟道区在所述衬底基板上的正投影之间的间距小于或等于0.5微米；

源漏金属层，位于所述电介质层背离所述衬底基板的一侧，且包括第一连接片，所述第一连接片通过所述第一过孔与所述第一导电部连接。

2.如权利要求1所述的驱动背板，其特征在于，所述第一过孔在所述衬底基板上的正投影与所述驱动沟道区在所述衬底基板上的正投影存在重叠区域。

3.如权利要求2所述的驱动背板，其特征在于，所述第一过孔在所述衬底基板上的正投影的部分边缘与所述驱动沟道区在所述衬底基板上的正投影的部分边缘重合。

4.如权利要求2所述的驱动背板，其特征在于，所述第一过孔在所述衬底基板上的正投影的中心点与所述驱动沟道区在所述衬底基板上的正投影在宽度方向上的中点重合。

5.如权利要求1-4任一所述的驱动背板，其特征在于，所述第一过孔在所述衬底基板上的正投影为圆形，且所述第一过孔在所述衬底基板上的正投影的直径大于或等于1.5微米，且小于或等于5微米。

6.如权利要求1-4任一所述的驱动背板，其特征在于，所述第一过孔在所述衬底基板上的正投影为椭圆形或长方形。

7.如权利要求1-4任一所述的驱动背板，其特征在于，所述电介质层具有多个所述第一过孔，所述第一连接片通过多个所述第一过孔与所述第一导电部连接。

8.如权利要求7所述的驱动背板，其特征在于，多个所述第一过孔在所述衬底基板上的正投影与所述驱动沟道区在所述衬底基板上的正投影之间的间距均小于或等于0.5微米。

9.如权利要求7所述的驱动背板，其特征在于，多个所述第一过孔在所述衬底基板上的正投影的中心点均与所述驱动沟道区在所述衬底基板上的正投影在宽度方向上的中点重合。

10.一种显示面板，其特征在于，包括：

权利要求1-9任一所述的驱动背板；

发光器件，位于所述源漏金属层背离所述衬底基板的一侧，且与所述驱动晶体管连接。

11.一种显示装置，其特征在于，包括权利要求10所述的显示面板。