CN219737587U - 芯片测试板及其设备 - Google Patents
芯片测试板及其设备 Download PDFInfo
- Publication number
- CN219737587U CN219737587U CN202321088755.2U CN202321088755U CN219737587U CN 219737587 U CN219737587 U CN 219737587U CN 202321088755 U CN202321088755 U CN 202321088755U CN 219737587 U CN219737587 U CN 219737587U
- Authority
- CN
- China
- Prior art keywords
- coupled
- fpga
- chip
- test board
- chip test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 50
- 238000004891 communication Methods 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 7
- 230000009471 action Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本申请涉及半导体领域，公开了一种芯片测试板及其设备，可以无需上位机，只使用一套芯片测试板对多种芯片进行测试。该芯片测试板包括FPGA、高速接插件、n个子板以及存储模块。FPGA的第一端耦合到高速接插件的第一端，FPGA的第二端耦合到存储模块。高速接插件的第二端耦合到子板的第一端。子板的第二端耦合到待测芯片。
Description
技术领域
本申请涉及半导体领域，具体涉及一种芯片测试板及其设备。
背景技术
芯片测试就是芯片制造过程中，检测厂商通过专业的仪器对生产中的芯片半成品进行测试，以此提升良品率的环节。每一颗进入市场的芯片，都必须经过测试才能够最终上市。不同种类的芯片，测试流程和需要的测试模板也不同，因此往往芯片测试会耗费大量的时间和人力。
现有技术有如下缺点：1.需要上位机和FPGA测试板两个设备，包括其连线，上位机为主控；2.除了I/O测试自动，但外设功能仍需手工连接杜邦线；3.不同封装尺寸型号芯片需要重新开发FPGA测试板。
发明内容
本申请的目的在于提供一种芯片测试板及其设备，可以无需上位机，只使用一套芯片测试板对多种芯片进行测试。
本申请公开了一种芯片测试板，包括：FPGA(1)、高速接插件(2)以及n个子板(3)；
所述FPGA(1)耦合到所述高速接插件(2)的第一端；
所述高速接插件(2)的第二端耦合到所述子板(3)的第一端；
所述子板(3)的第二端耦合到待测芯片(4)；
所述子板(3)为匹配不同型号的所述待测芯片(4)的连接板；
所述FPGA(1)的输出管脚与所述待测芯片(4)的输入管脚一一对应连接。
在一个优选例中，还包括调试接口(5)，所述调试接口(5)的第一端耦合到所述FPGA(1)，所述调试接口(5)的第二端耦合到设备。
在一个优选例中，还包括通信接口(6)，所述通信接口(6)的第一端耦合到所述FPGA(1)，所述通信接口(6)的第二端耦合到所述设备。
在一个优选例中，还包括下载接口(7)，所述下载接口(7)的第一端耦合到所述FPGA(1)，所述下载接口(7)的第二端耦合到所述设备。
在一个优选例中，还包括显示器接口(8)，所述显示器接口(8)被配置为使显示器耦合到所述FPGA(1)。
在一个优选例中，还包括按键控制模块(9)，所述按键控制模块(9)耦合到所述FPGA(1)。
在一个优选例中，还包括外设单元(10)，所述外设单元(10)的第一端耦合到所述FPGA(1)，所述外设单元(10)的第二端耦合到所述高速接插件(2)。
在一个优选例中，还包括电源(11)，所述电源(11)安装在所述芯片测试板上，为所述芯片测试板供电。
在一个优选例中，还包括存储模块(12)，所述存储模块(12)耦合到所述FPGA(1)。
本申请还公开了一种芯片测试设备，包括如前文描述的芯片测试板。
本申请实施方式中，通过一个高速接插件的接口连接可匹配多种不同类型的待测芯片的连接板，从而可以实现仅需一块测试板对多尺寸或封装类型的待测芯片进行测试。
本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本申请上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均因视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。
附图说明
图1是根据本申请的一个实施方式的结构示意图；
图2是根据本申请的一个实施方式的连接示意图。
附图标记说明：
1-FPGA；2-高速接插件；3-子板；4-存储模块；5-待测芯片；6-调试接口；7-通信接口；8-下载接口；9-显示器接口；10-按键控制模块；11-外设单元；12-电源；T-芯片测试板。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
以下结合具体实施例和附图对本实用新型的具体实现进行详细描述：
本申请的第一实施方式涉及一种芯片测试板，如图1所示，该芯片测试板包括：FPGA(1)、高速接插件(2)以及n个子板(3)(3_1、3_2、……3_n)。FPGA(1)耦合到高速接插件(2)的第一端。高速接插件(2)的第二端耦合到子板(3)的第一端。子板(3)的第二端耦合到待测芯片(4)。子板(3)为匹配不同型号的待测芯片(4)的连接板。FPGA(1)的输出管脚与待测芯片(4)的输入管脚一一对应连接。
如图2所示，FPGA(1)的输入s1至sn均连接到多个输出管脚AF1、AF2和AF3，AF1与待测芯片(4)的输入管脚PA1连接，AF2与待测芯片(4)的输入管脚PA2连接，AF3与待测芯片(4)的输入管脚PA3连接。
可选地，还可以包括调试接口(5)，调试接口(5)的第一端耦合到FPGA(1)，调试接口(5)的第二端耦合到设备。
可选地，还可以包括通信接口(6)，通信接口(6)的第一端耦合到FPGA(1)，通信接口(6)的第二端耦合到设备。
可选地，通信接口(6)可以被配置为按键触发。
可选地，还可以包括下载接口(7)，下载接口(7)的第一端耦合到FPGA(1)，下载接口(7)的第二端耦合到设备。
可选地，还可以包括显示器接口(8)，显示器接口(8)使显示器耦合到FPGA(1)。
可选地，还可以包括按键控制模块(9)，按键控制模块(9)耦合到FPGA(1)。
可选地，还可以包括外设单元(10)，外设单元(10)的第一端耦合到FPGA(1)，外设单元(10)的第二端耦合到高速接插件(2)。
可选地，外设单元(10)可以包括芯片常见通信接口(6)，包括但不限于以太网、USB、UART、ADC、DAC等。
可选地，还可以包括电源(11)，电源(11)安装在芯片测试板上，为芯片测试板(T)供电。
可选地，还可以包括存储模块(12)，存储模块(12)耦合到FPGA(1)。
为了能够更好地理解本申请的技术方案，下面结合一个具体的例子来进行说明，该例子中罗列的细节主要是为了便于理解，不作为对本申请的保护范围的限制。
FPGA(1)通过高速接插件(2)与n个子板(3)连接，n个子板(3)分别为与各种尺寸或类型的芯片封装类型匹配的连接板，当需要对某个芯片进行测试时，选择与其对应的子板(3)连接到高速接插件(2)上，并将待测芯片(4)安装到选择的子板(3)上，即可开始测试。
本申请的第二实施方式涉及一种芯片测试设备，该芯片测试设备包括如上所述的芯片测试板。
需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。
此外应理解，在阅读了本申请的上述公开内容之后，本领域技术人员可以对本申请作各种改动或修改，这些等价形式同样落于本申请所要求保护的范围。
Claims (10)
1.一种芯片测试板，其特征在于，包括：FPGA(1)、高速接插件(2)以及n个子板(3)；
所述FPGA(1)耦合到所述高速接插件(2)的第一端；
所述高速接插件(2)的第二端耦合到所述子板(3)的第一端；
所述子板(3)的第二端耦合到待测芯片(4)；
所述子板(3)为匹配不同型号的所述待测芯片(4)的连接板；
所述FPGA(1)的输出管脚与所述待测芯片(4)的输入管脚一一对应连接。
2.如权利要求1所述的芯片测试板，其特征在于，还包括调试接口(5)，所述调试接口(5)的第一端耦合到所述FPGA(1)，所述调试接口(5)的第二端耦合到设备。
3.如权利要求2所述的芯片测试板，其特征在于，还包括通信接口(6)，所述通信接口(6)的第一端耦合到所述FPGA(1)，所述通信接口(6)的第二端耦合到所述设备。
4.如权利要求2所述的芯片测试板，其特征在于，还包括下载接口(7)，所述下载接口(7)的第一端耦合到所述FPGA(1)，所述下载接口(7)的第二端耦合到所述设备。
5.如权利要求1所述的芯片测试板，其特征在于，还包括显示器接口(8)，所述显示器接口(8)被配置为使显示器耦合到所述FPGA(1)。
6.如权利要求1所述的芯片测试板，其特征在于，还包括按键控制模块(9)，所述按键控制模块(9)耦合到所述FPGA(1)。
7.如权利要求1所述的芯片测试板，其特征在于，还包括外设单元(10)，所述外设单元(10)的第一端耦合到所述FPGA(1)，所述外设单元(10)的第二端耦合到所述高速接插件(2)。
8.如权利要求1所述的芯片测试板，其特征在于，还包括电源(11)，所述电源(11)安装在所述芯片测试板上，为所述芯片测试板供电。
9.如权利要求1所述的芯片测试板，其特征在于，还包括存储模块(12)，所述存储模块(12)耦合到所述FPGA(1)。
10.一种芯片测试设备，其特征在于，包括如权利要求1-8中任意一项所述的芯片测试板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321088755.2U CN219737587U (zh) | 2023-05-08 | 2023-05-08 | 芯片测试板及其设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321088755.2U CN219737587U (zh) | 2023-05-08 | 2023-05-08 | 芯片测试板及其设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219737587U true CN219737587U (zh) | 2023-09-22 |
Family
ID=88032952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321088755.2U Active CN219737587U (zh) | 2023-05-08 | 2023-05-08 | 芯片测试板及其设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219737587U (zh) |
-
2023
- 2023-05-08 CN CN202321088755.2U patent/CN219737587U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103186441B (zh) | 切换电路 | |
| US20080294939A1 (en) | Debugging device and method using the lpc/pci bus | |
| US9323707B2 (en) | Universal serial bus signal test device | |
| CN102213743A (zh) | 信号测试装置 | |
| CN112305398A (zh) | 自动化电路板测试***及其方法 | |
| CN111190782A (zh) | 一种ocp3.0接口功能测试治具及方法 | |
| CN102736014A (zh) | Usb接口测试装置 | |
| CN216901630U (zh) | 接口转换电路及芯片烧录装置 | |
| CN103594121A (zh) | 存储器测试方法、存储器测试装置及其转接器 | |
| CN219737587U (zh) | 芯片测试板及其设备 | |
| CN102692525A (zh) | Pci卡辅助测试装置 | |
| CN115641905B (zh) | 一种数据存储芯片的掉电测试装置及测试方法 | |
| CN217213685U (zh) | 一种数据存储设备的除错装置及除错*** | |
| US10379139B2 (en) | Methods, systems and devices for testing circuit modules using a microbackplane interface | |
| CN204697180U (zh) | 机芯主板及电视机 | |
| CN209803254U (zh) | 一种触摸屏老化测试*** | |
| CN106406154B (zh) | 侦错***及其控制方法 | |
| CN211352215U (zh) | 5g通信模组测试组件及计算机设备 | |
| CN107942175A (zh) | 一种数据采集器自动测试*** | |
| CN105260335B (zh) | 扩展光接口的数据处理***及方法 | |
| CN114020546A (zh) | 管脚测试***、方法及存储介质 | |
| CN107145370B (zh) | 一种flash存储器在线烧录装置 | |
| CN112462246A (zh) | 边界扫描测试***及其方法 | |
| CN107729033B (zh) | 实现在线编程的嵌入式***、编程器及方法 | |
| US20060004533A1 (en) | MCU test device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |