CN219181502U - 流水线型模数转换器 - Google Patents

流水线型模数转换器 Download PDF

Info

Publication number
CN219181502U
CN219181502U CN202123088232.1U CN202123088232U CN219181502U CN 219181502 U CN219181502 U CN 219181502U CN 202123088232 U CN202123088232 U CN 202123088232U CN 219181502 U CN219181502 U CN 219181502U
Authority
CN
China
Prior art keywords
mos tube
electrically connected
drain electrode
sub
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202123088232.1U
Other languages
English (en)
Inventor
诸嫣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Hengqin Jingyun Technology Co ltd
Original Assignee
Zhuhai Hengqin Jingyun Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Hengqin Jingyun Technology Co ltd filed Critical Zhuhai Hengqin Jingyun Technology Co ltd
Priority to CN202123088232.1U priority Critical patent/CN219181502U/zh
Application granted granted Critical
Publication of CN219181502U publication Critical patent/CN219181502U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本实用新型公开了一种流水线型模数转换器，包括多级流水线单元和输出寄存器；其中，每级流水线单元包括采样保持电路、子ADC、子DAC、动态放大器和余差生成电路，采样保持电路的输出端分别与子ADC的输入端和动态放大器的输入端电性连接，动态放大器的输出端与余差生成电路的第一输入端电性连接，子ADC的输出端与子DAC的输入端电性连接，子DAC的输出端与余差生成电路的第二输入端电性连接；每个子DAC的输出端分别与输出寄存器的输入端电性连接。根据本实用新型的流水线型模数转换器，对流水线单元的量化过程和放大过程进行了解耦，使得这两个过程可以并行化运作，从而节省每个流水线单元所需的时间，提高整个***的运行速度。

Description

流水线型模数转换器
技术领域
本实用新型涉及模数转换器技术领域，尤其是涉及一种流水线型模数转换器。
背景技术
直接射频采样(Direct RF sampling)技术为宽频和多频段通讯提供了诸多便利，但对所需的模数转换器(ADC)提出了极高的性能要求，要求其输入带宽及采样速率均不低于吉赫兹。时间交织(time-interleaving)技术作为吉赫兹射频采样模数转换器的重要技术，能有效提高***的采样速率，但是大量的时间交织通道会显著提高***复杂度，并引入多种失配误差，进而降低***性能及稳定性。在时间交织ADC***中，提高单通道ADC的采样速率能够降低所需通道数量，降低***复杂度，并降低纠正失配误差的难度，甚至以单通道实现吉赫兹射频采样ADC。因此，提升单通道ADC的采样速率具有重要意义。
一般而言，流水线型架构能够较好地平衡***复杂度、转换速率、转换精度以及校准开销，是中高精度高速ADC的主流架构。流水线ADC由多个拥有相似内部架构的流水线单元级联组成。流水线ADC的每一级均含有采样保持单元、量化及余差生成单元和余差放大单元。单一流水线级联单元只需完成低精度量化并将生成的余差信号向流水线后级传递，将后续量化工作交由后级完成。在传统流水线ADC的单级流水线单元中，采样、量化、余差放大三个主要步骤需要在一个时钟周期内依次进行。当前流水线单元首先对前级传入信号进行采样，采样完成后依靠本级的量化单元对采样到的信号进行量化，之后根据当前流水线单元的量化结果，通过反馈DAC(模数转换器)生成余差信号。待余差信号生成完毕后，由本级的余差动态放大器对余差信号进行放大，并传递到下一级。其具体结构及时序如图1和图2所示。由于余差的生成依赖量化结果的反馈，余差放大必须要等到量化完成才可以进行。因此，流水线ADC的转换速率受制于单级流水线顺序完成采样、量化、余差放大所需的时间。
实用新型内容
本实用新型旨在至少解决现有技术中存在的技术问题之一。为此，本实用新型提出了一种流水线型模数转换器，能够提高***的运行速度。
根据本实用新型实施例的流水线型模数转换器，包括：多级流水线单元，每级所述流水线单元包括采样保持电路、子ADC、子DAC、动态放大器和余差生成电路，所述采样保持电路的输出端分别与所述子ADC的输入端和所述动态放大器的输入端电性连接，所述动态放大器的输出端与所述余差生成电路的第一输入端电性连接，所述子ADC的输出端与所述子DAC的输入端电性连接，所述子DAC的输出端与所述余差生成电路的第二输入端电性连接；输出寄存器，每个所述子DAC的输出端分别与所述输出寄存器的输入端电性连接。
根据本实用新型实施例的流水线型模数转换器，至少具有如下有益效果：对流水线单元的量化过程和放大过程进行了解耦，使得这两个过程可以并行化运作，从而节省每个流水线单元所需的时间，提高整个***的运行速度；同时，本实用新型的流水线型模数转换器，可使单通道ADC的运行速率提升至吉赫兹区间，并且具有可扩展性，可通过时间交织技术进一步扩展转化速率，或增加流水线长度，提高单级量化精度等方案扩展量化精度。
根据本实用新型的一些实施例，还包括时钟控制单元，所述时钟控制单元用于为每个所述采样保持电路提供时钟信号。
根据本实用新型的一些实施例，所述动态放大器包括：第一MOS管，栅极连接主放大时钟信号；第二MOS管，所述第二MOS管的源极与所述第一MOS管的源极电性连接；第三MOS管，所述第三MOS管的栅极连接正端输入电压，所述第三MOS管的漏极与所述第一MOS管的漏极电性连接，且所述第三MOS管的漏极与所述第一MOS管的漏极之间设置有正端电压输出端口；第四MOS管，所述第四MOS管的栅极连接负端输入电压，所述第四MOS管的漏极与所述第二MOS管的漏极电性连接，且所述第四MOS管的漏极与所述第二MOS管的漏极之间设置有负端电压输出端口；第五MOS管，所述第五MOS管的栅极连接所述正端输入电压，所述第五MOS管的漏极与所述第三MOS管的源极电性连接；第六MOS管，所述第六MOS管的栅极连接所述负端输入电压，所述第六MOS管的漏极与所述第四MOS管的源极电性连接；第七MOS管，所述第七MOS管的栅极连接所述主放大时钟信号，所述第七MOS管的漏极与所述第五MOS管的源极电性连接，所述第七MOS管的源极接地；第八MOS管，所述第八MOS管的栅极连接所述主放大时钟信号，所述第八MOS管的漏极与所述第六MOS管的源极电性连接，所述第八MOS管的源极接地；第九MOS管，所述第九MOS管的栅极连接所述主放大时钟信号，所述第九MOS管的漏极分别与所述第五MOS管的漏极和所述第六MOS管的漏极电性连接，所述第九MOS管的源极接地。
根据本实用新型的一些实施例，所述第五MOS管的漏极与所述第九MOS管的漏极之间还设置有第一电阻，所述第六MOS管的漏极与所述第九MOS管的漏极之间还设置有第二电阻。
根据本实用新型的一些实施例，所述第一MOS管和所述第二MOS管为PMOS管，所述第三MOS管、所述第四MOS管、所述第五MOS管、所述第六MOS管、所述第七MOS管、所述第八MOS管和所述第九MOS管为NMOS管。
本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。
附图说明
本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为现有技术的流水线型模数转换器的结构示意图；
图2为图1示出的流水线型模数转换器的时序图；
图3为本实用新型实施例的流水线型模数转换器的结构示意图；
图4为图3示出的流水线型模数转换器的时序图；
图5为现有技术中的动态放大器的结构示意图；
图6为本实用新型实施例的动态放大器的原理示意图；
图7为本实用新型实施例的动态放大器的结构示意图；
附图标记：
采样保持电路100、子ADC200、子DAC300、动态放大器400、余差生成电路500、输出寄存器600、时钟控制单元700。
具体实施方式
本部分将详细描述本实用新型的具体实施例，本实用新型之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本实用新型的每个技术特征和整体技术方案，但其不能理解为对本实用新型保护范围的限制。
在本实用新型的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本实用新型的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本实用新型中的具体含义。
图1所示为现有技术中的流水线型模数转换器的结构示意图。如图1所示，该流水线型模数转换器，由M级流水线单元组成，每级流水线单元具有N位量化精度，M为正整数。因此，该流水线型模数转换器共有M*N位精度，其基本工作流程如下：
1.采样保持单元对模拟输入信号进行采样，将模拟输入信号传入流水线，所需时间为tSAMP；
2.流水线单元中的N位子ADC对模拟输入信号进行量化，所需时间为tAD；
3.流水线单元中的N位子DAC根据本级子ADC的量化结果，生成量化反馈信号，所需时间为tDA；
4.模拟输入信号与量化反馈信号相减，产生余差信号，所需时间为tFB；
5.动态放大器对余差信号进行放大并传递到下一级流水线单元，所需时间为tAMP，同时下一级流水线对放大后的余差信号进行采样；
6.待放大过程完成后，当前流水线级即可被释放，可以接收下一采样样本。与此同时，下一级流水线单元对采集到的放大后的前级余差信号进行量化，即重复步骤2～5，直至最后一级流水线单元完成对此样本的量化。
图2示出了上述的流水线型模数转换器工作时的时序关系。在该流水线型模数转换器工作时，需保证上述的步骤依次顺序执行；同时，还要求每一级流水线单元的总耗时小于单一主时钟周期，以保证下一采样样本传入时，该流水线单元已被正确释放。也就是说，该流水线型模数转换器的主时钟周期T不小于tSAMP+tAD+tDA+tFB+tAMP，即主时钟频率不高于
Figure BDA0003401059450000051
由此可以看出，传统的流水线型模数转换器受到执行步骤的限制，采样速率还不够快。
如图3所示，根据本实用新型实施例的流水线型模数转换器，包括多级流水线单元和输出寄存器600；其中，每级流水线单元包括采样保持电路100、子ADC200、子DAC300、动态放大器400和余差生成电路500，采样保持电路100的输出端分别与子ADC200的输入端和动态放大器400的输入端电性连接，动态放大器400的输出端与余差生成电路500的第一输入端电性连接，子ADC200的输出端与子DAC300的输入端电性连接，子DAC300的输出端与余差生成电路500的第二输入端电性连接；每个子DAC300的输出端分别与输出寄存器600的输入端电性连接；时钟控制单元700的输出端分别与每个采样保持电路100的输入端电性连接。
如图3和图4所示，根据本实用新型实施例的流水线型模数转换器，具体的工作流程如下：
1.第一级流水线单元的采样保持电路100对模拟输入信号进行采样，将模拟输入信号传入流水线，所需时间为tSAMP；
2.流水线单元中的N位精度的子ADC200对模拟输入信号进行量化，并将量化结果传输至输出寄存器600进行锁存；与此同时，动态放大器400对模拟输入信号进行放大，并传输至余差生成电路500；此过程所需时间为tAD/AMP。需要说明的是，在实际应用中，除了第一级流水线单元以外，后续的流水线单元，余差生成电路500与采样保持电路100是集成在一起的，也就是说，动态放大器400对模拟输入信号放大后，下一级采样保持电路100便可以对放大后的模拟输入信号进行采样和保持。
3.流水线单元中的N位精度的子DAC300根据本级流水线单元的子ADC200的量化结果，生成量化反馈信号，并发送给余差生成单元500，所需时间为tDA；为了使得该量化反馈信号与放大后的模拟输入信号匹配，子DAC300需要采用大摆幅的参考电压，以便提升子DAC300的输出信号的摆幅；待模拟输入信号的量化过程和放大过程完成后，本级流水线单元即可被释放，等待下一个采样样本的输入；
4.余差生成电路500将量化反馈信号与模拟输入信号相减，产生余差信号，所需时间为tFB；与此同时，下一级流水线单元的采样保持电路100能够对该余差信号进行采样和保持；
5.待余差信号生成完毕后，下一级流水线的子ADC200和动态放大器400启动，并重复步骤2-4，直至最后一级流水线单元完成对此样本的量化。
由图2、图4和上述的工作流程可知，相比于传统的流水线型模数转换器，本实用新型的流水线型模数转换器的采样速率得以提高。根据本实用新型实施例的流水线型模数转换器，通过采用改进的余差生成策略，对流水线单元的量化过程和放大过程进行了解耦，使得这两个过程可以并行化运作，从而节省每个流水线单元所需的时间，提高整个***的运行速度。本实用新型的流水线型模数转换器，可使单通道ADC的运行速率提升至吉赫兹区间，并且具有可扩展性，可通过时间交织技术进一步扩展转化速率，或增加流水线长度，提高单级量化精度等方案扩展量化精度。
根据本实用新型实施例的流水线型模数转换器，还包括时钟控制单元700，时钟控制单元700用于为每个采样保持电路100提供时钟信号，以控制采样保持电路100的工作状态。
对于流水线型模数转换器而言，动态放大器的功耗是主要的功耗来源；因此，为了降低流水线型模数转换器的功耗，需对动态放大器的结构进行改进，以降低其功耗。如图5所示为传统的动态放大器的结构示意图，该动态放大器由一个甲类差分对(class-Adifferential pair，即MSO管M3和M4)、一对PMOS复位开关(即MOS管M1和M2)及负载电容(图未示)组成。根据文献“M.S.Akter,R.Sehgal,F.van der Goes,K.A.A.Makinwa andK.Bult,"A 66-dB SNDR Pipelined Split-ADC in 40-nm CMOS Using a Class-ABResidue Amplifier,"in IEEE Journal of Solid-State Circuits,vol.53,no.10,pp.2939-2950,Oct.2018”附录C中的推导可知，甲类差分对所产生的差分电流为：
Figure BDA0003401059450000071
其非线性特性主要来自于差分电流在大摆幅下所体现的压缩特性。为了提高动态放大器的线性度，如图6所示，本实用新型的动态放大器400在传统的动态放大器上进行了改进，通过添加非线性电流源为输出差分对提供与输入信号具有高阶相关性的额外放电电流，从而补偿(1)式根号内的高阶输出相关项(即(VI+-VI-)2)，从而改善动态放大器400在大摆幅下的压缩特性，进而提高其线性度。进一步地，该方法还可与源极衰退技术(sourcedegeneration)结合，从而进一步提高线性度；在具体实施过程中，通过添加源极电阻R1和R2，构成一个负反馈回路，以此来降低动态放大器400放大增益的变化。
具体地，本实用新型的动态放大器400的结构请参考图7。根据本实用新型的动态放大器400，包括：第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8和第九MOS管M9；M1和M2的栅极连接主放大时钟信号CK，M1的源极与M2的源极电性连接，M1的漏极与M3的漏极电性连接，M2的漏极与M4的漏极电性连接；M3的栅极连接正端输入电压VI+，M3的漏极与M1的漏极之间设置有正端电压输出端口VO+；M4的栅极连接负端电压输入端口VI-，M4的漏极与M2的漏极之间设置有负端电压输出端口VO-；M5的栅极连接正端输入电压VI+，M5的漏极与M3的源极电性连接；M6的栅极连接负端输入电压VI-，M6的漏极与M4的源极电性连接；M7、M8和M9的栅极连接主放大时钟信号CK，M7的漏极与M5的源极电性连接，M7的源极接地；M8的漏极与M6的源极电性连接，M8的源极接地；M9的漏极分别与M5的漏极和M6的漏极电性连接，M9的源极接地。M1和M2为PMOS管，M3-M9为NMOS管。更进一步地，M5的漏极与M9的漏极之间还设置有第一电阻R1，M6的漏极与M9的漏极之间还设置有第二电阻R2。
根据本实用新型所示的动态放大器400，通过提高线性度，使其低功耗特性能够得到充分的发挥，为流水线型模数转换器内的动态放大器400提供高精度、低功耗的解决方案。
在本说明书的描述中，参考术语“一个实施例”、“进一步实施例”、“一些具体实施例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本实用新型的实施例，本领域的普通技术人员可以理解：在不脱离本实用新型的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由权利要求及其等同物限定。

Claims (5)

1.一种流水线型模数转换器，其特征在于，包括：
多级流水线单元，每级所述流水线单元包括采样保持电路、子ADC、子DAC、动态放大器和余差生成电路，所述采样保持电路的输出端分别与所述子ADC的输入端和所述动态放大器的输入端电性连接，所述动态放大器的输出端与所述余差生成电路的第一输入端电性连接，所述子ADC的输出端与所述子DAC的输入端电性连接，所述子DAC的输出端与所述余差生成电路的第二输入端电性连接；
输出寄存器，每个所述子DAC的输出端分别与所述输出寄存器的输入端电性连接。
2.根据权利要求1所述的流水线型模数转换器，其特征在于，还包括时钟控制单元，所述时钟控制单元用于为每个所述采样保持电路提供时钟信号。
3.根据权利要求1所述的流水线型模数转换器，其特征在于，所述动态放大器包括：
第一MOS管，栅极连接主放大时钟信号；
第二MOS管，所述第二MOS管的源极与所述第一MOS管的源极电性连接；
第三MOS管，所述第三MOS管的栅极连接正端输入电压，所述第三MOS管的漏极与所述第一MOS管的漏极电性连接，且所述第三MOS管的漏极与所述第一MOS管的漏极之间设置有正端电压输出端口；
第四MOS管，所述第四MOS管的栅极连接负端输入电压，所述第四MOS管的漏极与所述第二MOS管的漏极电性连接，且所述第四MOS管的漏极与所述第二MOS管的漏极之间设置有负端电压输出端口；
第五MOS管，所述第五MOS管的栅极连接所述正端输入电压，所述第五MOS管的漏极与所述第三MOS管的源极电性连接；
第六MOS管，所述第六MOS管的栅极连接所述负端输入电压，所述第六MOS管的漏极与所述第四MOS管的源极电性连接；
第七MOS管，所述第七MOS管的栅极连接所述主放大时钟信号，所述第七MOS管的漏极与所述第五MOS管的源极电性连接，所述第七MOS管的源极接地；
第八MOS管，所述第八MOS管的栅极连接所述主放大时钟信号，所述第八MOS管的漏极与所述第六MOS管的源极电性连接，所述第八MOS管的源极接地；
第九MOS管，所述第九MOS管的栅极连接所述主放大时钟信号，所述第九MOS管的漏极分别与所述第五MOS管的漏极和所述第六MOS管的漏极电性连接，所述第九MOS管的源极接地。
4.根据权利要求3所述的流水线型模数转换器，其特征在于，所述第五MOS管的漏极与所述第九MOS管的漏极之间还设置有第一电阻，所述第六MOS管的漏极与所述第九MOS管的漏极之间还设置有第二电阻。
5.根据权利要求3或4所述的流水线型模数转换器，其特征在于，所述第一MOS管和所述第二MOS管为PMOS管，所述第三MOS管、所述第四MOS管、所述第五MOS管、所述第六MOS管、所述第七MOS管、所述第八MOS管和所述第九MOS管为NMOS管。
CN202123088232.1U 2021-12-09 2021-12-09 流水线型模数转换器 Active CN219181502U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202123088232.1U CN219181502U (zh) 2021-12-09 2021-12-09 流水线型模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202123088232.1U CN219181502U (zh) 2021-12-09 2021-12-09 流水线型模数转换器

Publications (1)

Publication Number Publication Date
CN219181502U true CN219181502U (zh) 2023-06-13

Family

ID=86668717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202123088232.1U Active CN219181502U (zh) 2021-12-09 2021-12-09 流水线型模数转换器

Country Status (1)

Country Link
CN (1) CN219181502U (zh)

Similar Documents

Publication Publication Date Title
Ali et al. A 14-bit 2.5 GS/s and 5GS/s RF sampling ADC with background calibration and dither
US5710563A (en) Pipeline analog to digital converter architecture with reduced mismatch error
Li et al. A 1.8-V 22-mW 10-bit 30-MS/s pipelined CMOS ADC for low-power subsampling applications
WO2017091928A1 (zh) 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc
Anthony et al. A process-scalable low-power charge-domain 13-bit pipeline ADC
CN111446964B (zh) 一种新型十四比特流水线-逐次逼近型模数转换器
Kwon et al. A 348-μW 68.8-dB SNDR 20-MS/s pipelined SAR ADC with a closed-loop two-stage dynamic amplifier
Peng et al. A 48-mW, 12-bit, 150-MS/s pipelined ADC with digital calibration in 65nm CMOS
CN110224701B (zh) 一种流水线结构adc
CN219181502U (zh) 流水线型模数转换器
Singh et al. 20mw, 125 msps, 10 bit pipelined adc in 65nm standard digital cmos process
Fan et al. A 500-MS/s 13-bit SAR-assisted time-interleaved digital-slope ADC
Zhang et al. A 12-bit 1.25 GS/s RF sampling pipelined ADC using a bandwidth-expanded residue amplifier with bias-free gain-boost technique
Chen et al. A 800 MS/s, 12-bit, ringamp-based SAR assisted pipeline ADC with gain error cancellation
Cho A 2.24-mW, 61.8-dB SNDR, 20-MS/s pipelined ADC with charge-pump-based dynamic biasing for power reduction in op amp sharing
Yang et al. A CMOS 12-bit 4 MHz pipelined A/D converter with commutative feedback capacitor
WO2021137686A1 (en) Interfacing circuit and analog to digital converter for battery monitoring applications and a method thereof
Yang et al. A low power pipelined ADC with improved MDAC
CN114499524A (zh) 流水线型adc的模数转换方法
CN112104365A (zh) 一种应用于高速高精度模数转换器中的余量放大器
US7948410B2 (en) Multibit recyclic pipelined ADC architecture
Hao et al. A 14b 180MS/s Pipeline-SAR ADC with Adaptive-Region-Selection Technique and Gain Error Calibration
Zahrai et al. A 12b 100ms/s highly power efficient pipelined adc for communication applications
Wang et al. High speed pipeline ADC using dual-input op-amp to cancel memory effect
Huang et al. A Residue Amplifier with 85 dB DC Gain and 15 GHz Closed-Loop Bandwidth for 14-Bit 3GSPS Pipeline ADC

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant