CN219017631U - SiP封装结构 - Google Patents
SiP封装结构 Download PDFInfo
- Publication number
- CN219017631U CN219017631U CN202223373879.3U CN202223373879U CN219017631U CN 219017631 U CN219017631 U CN 219017631U CN 202223373879 U CN202223373879 U CN 202223373879U CN 219017631 U CN219017631 U CN 219017631U
- Authority
- CN
- China
- Prior art keywords
- chip
- pin
- embedded part
- substrate
- notch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000004519 grease Substances 0.000 claims description 6
- 229920001296 polysiloxane Polymers 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 9
- 238000005538 encapsulation Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型提供一种SiP封装结构,涉及芯片封装技术领域,包括基板,基板的上表面设置有凹口,凹口的内部设置有嵌入件,嵌入件的两侧设置有凸起部,嵌入件的上表面且位于凸起部的内侧形成芯片安装区域,芯片安装区域内连接有芯片本体;芯片本体的侧面设置有芯片引脚,凸起部的顶部设置有定位口,基板的上表面固定连接有接线引脚,芯片引脚、定位口、接线引脚一一对应。嵌入件的两侧设置有凸起部,并在凸起部的顶部设置有定位口,能够便于芯片引脚与接线引脚对其,然后进行焊接,相对于现有的封装方式,能够有效的解决由于芯片引脚存在偏移,在封装过程中,引脚会出现接触不良或者连接错位的问题。
Description
技术领域
本实用新型涉及芯片封装技术领域,具体涉及一种SiP封装结构。
背景技术
***级封装(SIP),是将裸芯集中到一个LGA外型的封装体内形成一个***,通过底部阵列状态的电极触点实现外部电气连接。
一般在基板上设置凹口,用于定位芯片的位置,芯片的引脚向外侧突出,与基板上预留的接线引脚对应,实际在生产过程中,总会出现芯片引脚存在偏移的问题,现有的方法是单独的一个步骤进行矫正,即使如此,在封装过程中,引脚依然会出现接触不良或者连接错位的问题,为此本实用新型提供一种新型的SiP封装结构。
发明内容
(一)解决的技术问题
针对现有技术的不足,本实用新型提供了一种SiP封装结构,解决了由于芯片引脚存在偏移,在封装过程中,引脚会出现接触不良或者连接错位的问题。
(二)技术方案
为实现以上目的,本实用新型通过以下技术方案予以实现:
一种SiP封装结构,包括基板,所述基板的上表面设置有凹口,所述凹口的内部设置有嵌入件,所述嵌入件的两侧设置有凸起部,所述嵌入件的上表面且位于凸起部的内侧形成芯片安装区域,所述芯片安装区域内连接有芯片本体;
所述芯片本体的侧面设置有芯片引脚,所述凸起部的顶部设置有定位口,所述基板的上表面固定连接有接线引脚,所述芯片引脚、定位口、接线引脚一一对应。
优选的,所述基板的上表面且位于凹口的外侧设置有台阶口,所述凸起部的外侧且位于台阶口的内部设置有回形部。
优选的,所述台阶口的内侧且位于回形部的上方设置有绝缘贴片。
优选的,所述嵌入件的材料为绝缘材料。
优选的,所述嵌入件与凹口通过硅脂粘结,芯片本体与芯片安装区域通过硅脂粘结。
(三)有益效果
本实用新型提供了一种SiP封装结构。与现有技术相比,具备以下有益效果:
1、通过设置嵌入件,嵌入件生产之后可以进行研磨处理,使侧表面不存在毛刺,相对于在基板的凹口中直接安装芯片本体,具有更加好的效果,嵌入件上层和下层均设置有硅胶,能够提高对芯片的散热性能,嵌入件的两侧设置有凸起部,并在凸起部的顶部设置有定位口,能够便于芯片引脚与接线引脚对其,然后进行焊接,相对于现有的封装方式,能够有效的解决由于芯片引脚存在偏移,在封装过程中,引脚会出现接触不良或者连接错位的问题。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1本实用新型的立体图;
图2本实用新型的俯视图;
图3为本实用新型的剖视图;
图4为图3中A处放大图
图例说明:
1、基板;2、凹口;21、台阶口;3、嵌入件;31、凸起部;32、回形部;4、芯片本体;5、芯片引脚;6、接线引脚;7、绝缘贴片。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
参考附图1-图4,一种SiP封装结构,包括基板1,基板1的上表面设置有凹口2,本方案中的凹口2用于定位嵌入件3,尺寸比现有的凹口结构要大一点(目前基板上的凹口,用于定位芯片),凹口2的内部设置有嵌入件3,嵌入件3的两侧设置有凸起部31,嵌入件3的上表面且位于凸起部31的内侧形成芯片安装区域,芯片安装区域内连接有芯片本体4。
嵌入件3与凹口2通过硅脂粘结,芯片本体4与芯片安装区域通过硅脂粘结,嵌入件3的上下形成两层散热层,有助于芯片的散热。
嵌入件3为独立的结构,在生产过程中可以进行研磨去毛刺处理,形成一个非常光滑的表面,传统的基板1上开设的凹口,内部会存在一定的毛刺,影响使用。
芯片本体4的侧面设置有芯片引脚5,凸起部31的顶部设置有定位口,基板1的上表面固定连接有接线引脚6,芯片引脚5、定位口、接线引脚6一一对应。
芯片引脚5卡在定位口上,进行一定的定位作用(只是针对芯片引脚5变形量比较小的情况),实际使用本方案的时候,前期采用挑选裸芯,将芯片引脚5不符合要求的剔除掉。
基板1的上表面且位于凹口2的外侧设置有台阶口21,凸起部31的外侧且位于台阶口21的内部设置有回形部32,回形部32的设置,能够避免凸起部31向上翘起之后,产生局部的回形,增加加工的难度。
台阶口21的内侧且位于回形部32的上方设置有绝缘贴片7,将回形部32罩起来,能够保持其位置,使其不易发生形变。
嵌入件3的材料为绝缘材料,可以采用整体绝缘或者表面绝缘的材料;优选的一种方案是,采用铜片,表面涂有绝缘层,铜片有利于散热,绝缘层起到绝缘的效果。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。
Claims (5)
1.一种SiP封装结构,包括基板(1),其特征在于,所述基板(1)的上表面设置有凹口(2),所述凹口(2)的内部设置有嵌入件(3),所述嵌入件(3)的两侧设置有凸起部(31),所述嵌入件(3)的上表面且位于凸起部(31)的内侧形成芯片安装区域,所述芯片安装区域内连接有芯片本体(4);
所述芯片本体(4)的侧面设置有芯片引脚(5),所述凸起部(31)的顶部设置有定位口,所述基板(1)的上表面固定连接有接线引脚(6),所述芯片引脚(5)、定位口、接线引脚(6)一一对应。
2.如权利要求1所述的SiP封装结构,其特征在于,所述基板(1)的上表面且位于凹口(2)的外侧设置有台阶口(21),所述凸起部(31)的外侧且位于台阶口(21)的内部设置有回形部(32)。
3.如权利要求2所述的SiP封装结构,其特征在于,所述台阶口(21)的内侧且位于回形部(32)的上方设置有绝缘贴片(7)。
4.如权利要求1所述的SiP封装结构,其特征在于,所述嵌入件(3)的材料为绝缘材料。
5.如权利要求1所述的SiP封装结构,其特征在于,所述嵌入件(3)与凹口(2)通过硅脂粘结,芯片本体(4)与芯片安装区域通过硅脂粘结。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223373879.3U CN219017631U (zh) | 2022-12-14 | 2022-12-14 | SiP封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223373879.3U CN219017631U (zh) | 2022-12-14 | 2022-12-14 | SiP封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219017631U true CN219017631U (zh) | 2023-05-12 |
Family
ID=86267731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202223373879.3U Active CN219017631U (zh) | 2022-12-14 | 2022-12-14 | SiP封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219017631U (zh) |
-
2022
- 2022-12-14 CN CN202223373879.3U patent/CN219017631U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0928016B1 (en) | Process for manufacturing semiconductor wafer, semiconductor chip, and ic card | |
CN100409443C (zh) | 含侧向电气连接的半导体管芯的半导体管芯封装 | |
CN101443906B (zh) | 具有夹在杯状引线框和具台面和谷的引线框之间的管芯的半导体封装 | |
KR20010004562A (ko) | 칩 사이즈 스택 패키지 및 그의 제조 방법 | |
CN103883995B (zh) | 易于装配的cob灯珠、灯珠支架和灯珠制作方法、装配简单的led模组 | |
CN1288748C (zh) | 树脂密封型半导体装置及其制造方法 | |
CN101877339A (zh) | 导线架 | |
TW201539695A (zh) | 半導體裝置及其製造方法 | |
CN219017631U (zh) | SiP封装结构 | |
JP2661196B2 (ja) | 集積回路装置とその製造方法およびそれを用いたicカード | |
TW426977B (en) | Method for making a semiconductor device | |
TW472368B (en) | Method for manufacturing semiconductor device | |
US20210151368A1 (en) | Flat no-lead package with surface mounted structure | |
TW451365B (en) | Semiconductor package with dual chips | |
TW201308548A (zh) | 小基板多晶片記憶體封裝構造 | |
CN102403236A (zh) | 芯片外露的半导体器件及其生产方法 | |
CN208127143U (zh) | 垂直式晶片与水平式晶片的嵌入型封装结构 | |
JPH03177055A (ja) | 半導体素子搭載用基体 | |
CN111645271B (zh) | 一种用于制作发声装置盆架结构的注塑模具 | |
JP3599031B2 (ja) | 半導体装置 | |
JPH08264596A (ja) | 半導体装置 | |
CN214898402U (zh) | 一种大功率的贴片式mos管封装结构 | |
TW317071B (en) | Forming method of plane-transfer integrated circuit packing substrate | |
JP7494280B1 (ja) | 無線icモジュール、無線icカード、及び無線icモジュールの製造方法 | |
TWI221666B (en) | Semiconductor device and its manufacturing method, circuit board and electronic machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |