CN218676026U - 一种lvds信号隔离电路结构 - Google Patents
一种lvds信号隔离电路结构 Download PDFInfo
- Publication number
- CN218676026U CN218676026U CN202320088807.XU CN202320088807U CN218676026U CN 218676026 U CN218676026 U CN 218676026U CN 202320088807 U CN202320088807 U CN 202320088807U CN 218676026 U CN218676026 U CN 218676026U
- Authority
- CN
- China
- Prior art keywords
- lvds
- circuit
- current signal
- signal
- end buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
本实用新型涉及一种LVDS信号隔离电路结构,包括依次连接的协议转换电路、前端缓冲电路、变压器电路和后端缓冲电路;协议转换电路用于接收原始LVDS电流信号;对信号进行数据传输协议转换,得到LVDS输入电流信号;前端缓冲电路用于将LVDS输入电流信号传输至变压器电路;变压器电路为网络变压器;将LVDS输入电信号转换为时变磁信号,再将时变磁信号转换为LVDS输出电流信号;后端缓冲电路用于接收LVDS输出电流信号,对LVDS输出电流信号进行输出。本实用新型具有元器件易得、生产成本低、货期短的优点,还能够提高硬件电路的适用性,无论LVDS链路执行何种协议,均可以实现透明传输。
Description
技术领域
本实用新型涉及电子电路技术领域,尤其涉及一种LVDS信号隔离电路结构。
背景技术
随着科技的飞速发展,人们对智能化电子的需求越来越高,而智能化电子产品离不开传感器对外界模拟信号的实时采集。模拟信号可以承载代表电压、电流、温度、压力、位置和流量等信息,这些模拟信号通常在具有较大电平差,或者模块接地面间具有感应电气噪声的场合,由一个电路模块传送到另一个,多个电路模块进行连接时,会产生共地干扰的问题,如不采取有效防范措施,可能会引入干扰信号从而影响***的输出。因此在模拟信号采集***中,不同信号通道经常需要进行隔离。
现有技术中,由于直接对模拟信号的隔离成本高且精度与带宽难以保证,一般会选择对ADC转换后的数字信号进行隔离。低速ADC通常使用SPI口,而高速ADC往往使用LVDS接口。对高速LVDS信号的隔离通常是利用LVDS隔离芯片实现,但目前只有少数厂家能够提供LVDS隔离芯片,可供选择的型号较少、芯片价格昂贵且货期很长。
因此,需要提供一种LVDS信号隔离电路结构,解决现有技术中只能选用LVDS隔离芯片对LVDS信号进行隔离,可选择的芯片型号少、价格贵且货期长的问题。
实用新型内容
有鉴于此,有必要提供一种LVDS信号隔离电路结构,用以解决现有技术中只能选用LVDS信号隔离芯片对信号进行隔离,可选择的芯片型号少、价格贵且货期长的问题。
为达到上述技术目的,本发明采取了以下技术方案:
本实用新型提供了一种LVDS信号隔离电路结构,包括依次连接的协议转换电路、前端缓冲电路、变压器电路和后端缓冲电路;
所述协议转换电路,用于接收原始LVDS电流信号;对所述原始LVDS电流信号进行数据传输协议转换,得到LVDS输入电流信号;将所述LVDS输入电流信号传输给所述前端缓冲电路;
所述前端缓冲电路,用于接收所述LVDS输入电流信号,并将所述LVDS输入电流信号传输至所述变压器电路的输入侧;
所述变压器电路为网络变压器;所述变压器电路的输入侧用于接收所述前端缓冲电路传输的LVDS输入电流信号,将所述LVDS输入电流信号转换为时变磁信号,所述变压器电路的输出侧用于将所述时变磁信号转换为LVDS输出电流信号,并将所述LVDS输出电流信号传输给所述后端缓冲电路;
所述后端缓冲电路,用于接收所述LVDS输出电流信号,并对所述LVDS输出电流信号进行输出。
优选的,所述前端缓冲电路包括前端匹配电阻和前端缓冲器;所述后端缓冲电路包括后端匹配电阻和后端缓冲器;
所述LVDS输入电流信号在所述前端匹配电阻上产生输入电压,所述前端缓冲器根据所述输入电压对所述LVDS输入电流信号进行驱动,并将所述LVDS输入电流信号传输至所述变压器电路的输入侧;
所述LVDS输出电流信号在所述后端匹配电阻上产生输出电压,所述后端缓冲器根据所述输出电压对所述LVDS输出电流信号进行驱动,并对所述LVDS输出电流信号进行输出。
优选的,所述前端缓冲器和所述后端缓冲器的型号相同。
优选的,所述前端缓冲器和后端缓冲器均为数字式LVDS缓冲器或通过分立器件组成的驱动电路构成。
优选的,所述数字式LVDS缓冲器的型号为DS90LV001。
优选的,所述变压器电路的传输速率为250Mbps。
优选的,所述变压器电路包括型号为SG24719PTG的以太网变压器。
优选的,所述协议转换电路包括现场可编程门阵列或复杂可编程逻辑器件。
优选的,所述现场可编程门阵列的型号为GW1N-UV9。
优选的,所述电路结构支持多路原始LVDS电流信号同步传输。
采用上述实施例的有益效果是:本实用新型提供的一种LVDS信号隔离电路结构,采用广泛使用的千兆以太网变压器或万兆以太网变压器作为隔离的核心原件,配合前端缓冲电路和后端缓冲电路实现LVDS信号的隔离,具有元器件容易得到、生产成本低、货期短的优点;通过前端缓冲电路和后端缓冲电路提高信号的稳定性,以及电流信号的驱动能力;通过协议转换电路对接收到的原始LVDS信号进行数据传输协议的转换,提高硬件电路的适用性,无论LVDS链路执行何种协议,均可以实现透明传输。
附图说明
图1为现有技术中通过隔离芯片进行LVDS信号隔离一实施例的结构示意图;
图2为本实用新型提供的一种LVDS信号隔离电路结构一实施例的结构示意图;
图3为本实用新型提供的前端缓冲电路、变压器电路和后端缓冲电路一实施例的连接关系示意图。
具体实施方式
下面结合附图来具体描述本实用新型的优选实施例,其中,附图构成本申请一部分,并与本实用新型的实施例一起用于阐释本实用新型的原理,并非用于限定本实用新型的范围。
在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
LVDS信号:Low Voltage DifferentialSignaling,是一种低振幅差分信号技术。它使用幅度非常低的信号(约350mV)通过一对差分PCB走线或平衡电缆传输数据,能以高达数千Mbps的速度传送串行数据。由于电压信号幅度较低,而且采用恒流源模式驱动,故只产生极低的噪声,消耗非常小的功率,甚至不论频率高低功耗都几乎不变。此外,由于LVDS以差分方式传送数据,所以不易受共模噪音影响。
隔离芯片:隔离是指在电路中避免电流直接从某一区域流到另外一区域的方式,相比传统光耦,数字隔离芯片是更新一代、尺寸更小、速度更快、功耗更低、温度范围更广,并且拥有更高的可靠性和更长的寿命。高速或精密转换器的典型LVDS信号的数据速率为数百Mbps,但最快速的标准数字隔离器最多支持150 Mbps,因此目前支持LVDS信号的隔离芯片存在可选型号少、使用成本高、货期长等问题。
下面对本实用新型的设计构思进行说明。
现有技术中,一般是对模拟信号进行数模转换之后,对数字信号进行隔离,低速ADC通常使用SPI口,而高速ADC往往使用LVDS接口。对高速LVDS信号的隔离通常是利用LVDS隔离芯片实现,如图1所示,高速ADC的LVDS接口输出LVDS信号,经过LVDS隔离芯片再与处理器(如FPGA)连接。但目前只有少数厂家能够提供LVDS隔离芯片,可供选择的型号较少、芯片价格昂贵且货期很长。
本实用新型提供的电路结构采用广泛使用的以太网变压器作为隔离的核心元件,配合LVDS缓冲器实现高速LVDS信号隔离,具有器件常用、货期短、成本低的显著特点。此外,为了提高硬件电路的适用性,支持各种协议的LVDS链路,本实用新型还加入了协议转换电路,实现数据的透明传输。
本实用新型提供了一种LVDS信号隔离电路结构,以下分别进行说明。
请参阅图2,图2为本实用新型提供的一种LVDS信号隔离电路结构的一实施例的***框架图,本实用新型的一个具体实施例,公开了一种LVDS信号隔离电路结构,包括依次连接的协议转换电路201、前端缓冲电路202、变压器电路203和后端缓冲电路204;
所述协议转换电路201,用于接收原始LVDS电流信号;对所述原始LVDS电流信号进行数据传输协议转换,得到LVDS输入电流信号;将所述LVDS输入电流信号传输给所述前端缓冲电路;
所述前端缓冲电路202,用于接收所述LVDS输入电流信号,并将所述LVDS输入电流信号传输至所述变压器电路203的输入侧;
所述变压器电路203为网络变压器;所述变压器电路203的输入侧用于接收所述前端缓冲电路传输的LVDS输入电流信号,将所述LVDS输入电流信号转换为时变磁信号,所述变压器电路的输出侧用于将所述时变磁信号转换为LVDS输出电流信号,并将所述LVDS输出电流信号传输给所述后端缓冲电路204;
所述后端缓冲电路204,用于接收所述LVDS输出电流信号,并对所述LVDS输出电流信号进行输出。
在上述实施例中,通过协议转换电路接收原始LVDS电流信号,对原始LVDS电流信号进行数据传输协议转换,提高了硬件电路的适应性,无论LVDS链路采用哪种协议,都可以转换为后续电路能够支持的格式进行传输,实现了数据的透明传输。前端缓冲电路将LVDS输入电流信号传输至变压器电路的输入侧,提高了电路的抗干扰能力,从而提高了LVDS输入电流的稳定性;同时还能提升LVDS输入电流的驱动能力。变压器电路是一个将电信号转换为时变磁场、再将时变磁场转换为电信号的元器件,可以让变压器原边(输入端)和副边(输出端)的电信号不直接传递,从而起到电气隔离的作用,且元器件易得、生产成本低、货期短。后端缓冲电路用于接收LVDS输出电流信号,提升LVDS输出电流信号的稳定性和驱动能力。
本实施例提供的一种LVDS信号隔离电路结构,采用广泛使用的千兆以太网变压器或万兆以太网变压器作为隔离的核心原件,配合前端缓冲电路和后端缓冲电路实现LVDS信号的隔离,具有元器件容易得到、生产成本低、货期短的优点;通过前端缓冲电路和后端缓冲电路提高信号的稳定性,以及电流信号的驱动能力;通过协议转换电路对接收到的原始LVDS信号进行数据传输协议的转换,提高硬件电路的适用性,无论LVDS链路执行何种协议,均可以实现透明传输。
在本实用新型的一些实施例中,所述前端缓冲电路包括前端匹配电阻和前端缓冲器;所述后端缓冲电路包括后端匹配电阻和后端缓冲器;
所述LVDS输入电流信号在所述前端匹配电阻上产生输入电压,所述前端缓冲器根据所述输入电压对所述LVDS输入电流信号进行驱动,并将所述LVDS输入电流信号传输至所述变压器电路的输入侧;
所述LVDS输出电流信号在所述后端匹配电阻上产生输出电压,所述后端缓冲器根据所述输出电压对所述LVDS输出电流信号进行驱动,并对所述LVDS输出电流信号进行输出。
作为一个具体的实施例,如图3所示,图3展示了前端匹配电阻、前端缓冲器、网络变压器、后端匹配电阻以及后端缓冲器的连接方式;其中,网络变压器选用千兆变压器。图3中,LVDS输入信号(即:Vi)输入经过匹配电阻1,所述匹配电阻1的阻值为100欧,与LVDS信号电平要求的端接电阻完全相同。LVDS输入信号经过前端缓冲器2,提高驱动能力和信号稳定性。电流经过千兆变压器3的原边,通过变压器的磁芯将电流信号转换成时变磁场信号,千兆变压器3的副边将时变磁场信号再转换为电流信号,在后端匹配电阻4上形成输出电压信号,后端匹配电阻的阻值也为100欧。输出电压信号进入后端缓冲器5中,后端缓冲器5对电流信号进行驱动,提高信号稳定性和驱动能力,输出LVDS输出信号(即:Vout)。
需要说明的是,为了减少外部噪声对千兆以太网变压器及其输入输出线路的干扰,在变压器输入及输出分别就近放置LVDS缓冲器,能够使缓冲器增强驱动能力并减少模拟信号的链路长度,实现无误码隔离。
为了进一步确保电路的稳定性,在本实用新型的一些实施例中,所述前端缓冲器和所述后端缓冲器的型号相同。
在本实用新型的一些实施例中,所述前端缓冲器和后端缓冲器均为数字式LVDS缓冲器或通过分立器件组成的驱动电路构成。
在上述实施例中,数字式LVDS缓冲器具有带电插接保护及15kV静电释放保护功能,可以加强底板及电缆的抗干扰能力,能保证现场可编程式阵列(FPGA)及专用积体电路(ASIC)传送的信号的完整性。在电路板空间允许的情况下,为了降低硬件成本,也可通过分立器件组成的驱动电路构成前端和后端缓冲器,满足电路的个性化需求。
在本实用新型的一些实施例中,所述数字式LVDS缓冲器的型号为DS90LV001。
在上述实施例中,DS90LV001缓冲器的传播延迟为1.4ns(典型值),可支持低抖动的800Mbps的全差分数据传输,并且采用节约70%空间的WSON封装,为8引脚的SOIC。
在本实用新型的一些实施例中,所述变压器电路的传输速率为250Mb/s。
具体的,所述变压器电路可采用常见的千兆以太网变压器或万兆以太网变压器,以太网变压器是一个将电信号转换为时变磁场、再将时变磁场转换为电信号的元器件,可以让变压器原边和副边的电信号不直接传递,从而起到电气隔离的作用,且在电子生产领域中广泛使用,因此元器件易得,成本低。变压器电路的典型信号速率为250M,适合应用于高速通信。
在本实用新型的一些实施例中,所述变压器电路包括型号为SG24719PTG的以太网变压器。
SG24719PTG为24引脚的千兆工业级以太网变压器,POE功率为60W,能够满足大部分的电路应用场景,性价比高。
在本实用新型的一些实施例中,所述协议转换电路包括现场可编程门阵列(FPGA)或复杂可编程逻辑器件(CPLD)。
作为一个具体的实施例,由于网络变压器只能传输交流信号,因此协议转换电路一般会将最终的数据格式转换为曼彻斯特编码。曼彻斯特编码也称为相位编码,是一种同步时钟编码技术。通过电平的高低转换来表示“0”或“1”,每一位的中间有一个跳变的动作,这个动作既作时钟信号,又作数据信号,但因为每一个码元都被调成两个电平,所以数据传输速率只有调制速率的1/2,其编码效率为50%。常用于局域网传输能够被网络变压器所识别。因此,将LVDS信号将信号转换为曼彻斯特编码,可以使网络变压器对信号进行快速识别。
作为一个具体的实施例,所述协议转换电路能够支持的原始LVDS信号可以为SPI协议,SPI(serial peripheralinterface)是一种同步串行通信协议,由一个主设备和一个或多个从设备组成,主设备启动与从设备的同步通信,从而完成数据的交换。SPI是一种高速全双工同步通信总线,标准的SPI仅仅使用4个引脚,主要应用在EEPROM、Flash、实时时钟(RTC)、数模转换器(ADC)、数字信号处理器(DSP)以及数字信号解码器之间。在物理层次上,SPI协议只需要用四根管脚(Pin)用来控制以及数据传输,节约了芯片的 pin 数目,同时为PCB 在布局上节省了空间。正是出于这种简单易用的特性,现在越来越多的芯片上都集成了 SPI协议。协议转换电路通过对SPI协议的LVDS进行支持,可以适用于大多电路的应用场景。
在本实用新型的一些实施例中,所述现场可编程门阵列的型号为GW1N-UV9。
GW1N-UV9芯片具有高速 LVDS 接口以及丰富的 BSRAM 存储器资源,同时集成自主研发的 DDR3、8路12.5Gbps SERDES,集成PCIE 2.0硬核,MIPI 2.5Gbps DPHY硬核,能够适用于各个领域的电路开发。
在本实用新型的一些实施例中,所述电路结构支持多路原始LVDS电流信号同步传输。
通过对多路LVDS电流信号同步传输的支持,不管所传数据是什么样的比特组合,都应当能够在链路上传送,提高了数据传输的效率。
本实用新型提供的一种LVDS信号隔离电路结构中,通过协议转换电路接收原始LVDS电流信号,对原始LVDS电流信号进行数据传输协议转换,提高了硬件电路的适应性,无论LVDS链路采用哪种协议,都可以转换为后续电路能够支持的格式进行传输,实现了数据的透明传输。前端缓冲电路将LVDS输入电流信号传输至变压器电路的输入侧,提高了电路的抗干扰能力,从而提高了LVDS输入电流的稳定性;同时还能提升LVDS输入电流的驱动能力。变压器电路是一个将电信号转换为时变磁场、再将时变磁场转换为电信号的元器件,可以让变压器原边(输入端)和副边(输出端)的电信号不直接传递,从而起到电气隔离的作用,且元器件易得、生产成本低、货期短。后端缓冲电路用于接收LVDS输出电流信号,提升LVDS输出电流信号的稳定性和驱动能力。
本实用新型采用广泛使用的千兆以太网变压器或万兆以太网变压器作为隔离的核心原件,配合前端缓冲电路和后端缓冲电路实现LVDS信号的隔离,具有元器件容易得到、生产成本低、货期短的优点;通过前端缓冲电路和后端缓冲电路提高信号的稳定性,以及电流信号的驱动能力;通过协议转换电路对接收到的原始LVDS信号进行数据传输协议的转换,提高硬件电路的适用性,无论LVDS链路执行何种协议,均可以实现透明传输。
以上所述,仅为本实用新型较佳的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本实用新型的保护范围之内。
Claims (10)
1.一种LVDS信号隔离电路结构,其特征在于,包括依次连接的协议转换电路、前端缓冲电路、变压器电路和后端缓冲电路;
所述协议转换电路,用于接收原始LVDS电流信号;对所述原始LVDS电流信号进行数据传输协议转换,得到LVDS输入电流信号;将所述LVDS输入电流信号传输给所述前端缓冲电路;
所述前端缓冲电路,用于接收所述LVDS输入电流信号,并将所述LVDS输入电流信号传输至所述变压器电路的输入侧;
所述变压器电路为网络变压器;所述变压器电路的输入侧用于接收所述前端缓冲电路传输的LVDS输入电流信号,将所述LVDS输入电流信号转换为时变磁信号,所述变压器电路的输出侧用于将所述时变磁信号转换为LVDS输出电流信号,并将所述LVDS输出电流信号传输给所述后端缓冲电路;
所述后端缓冲电路,用于接收所述LVDS输出电流信号,并对所述LVDS输出电流信号进行输出。
2.根据权利要求1所述的LVDS信号隔离电路结构,其特征在于,所述前端缓冲电路包括前端匹配电阻和前端缓冲器;所述后端缓冲电路包括后端匹配电阻和后端缓冲器;
所述LVDS输入电流信号在所述前端匹配电阻上产生输入电压,所述前端缓冲器根据所述输入电压对所述LVDS输入电流信号进行驱动,并将所述LVDS输入电流信号传输至所述变压器电路的输入侧;
所述LVDS输出电流信号在所述后端匹配电阻上产生输出电压,所述后端缓冲器根据所述输出电压对所述LVDS输出电流信号进行驱动,并对所述LVDS输出电流信号进行输出。
3.根据权利要求2所述的LVDS信号隔离电路结构,其特征在于,所述前端缓冲器和所述后端缓冲器的型号相同。
4.根据权利要求2所述的LVDS信号隔离电路结构,其特征在于,所述前端缓冲器和后端缓冲器均为数字式LVDS缓冲器或通过分立器件组成的驱动电路构成。
5.根据权利要求4所述的LVDS信号隔离电路结构,其特征在于,所述数字式LVDS缓冲器的型号为DS90LV001。
6.根据权利要求1所述的LVDS信号隔离电路结构,其特征在于,所述变压器电路的传输速率为250Mbps。
7.根据权利要求1所述的LVDS信号隔离电路结构,其特征在于,所述变压器电路包括型号为SG24719PTG的以太网变压器。
8.根据权利要求1所述的LVDS信号隔离电路结构,其特征在于,所述协议转换电路包括现场可编程门阵列或复杂可编程逻辑器件。
9.根据权利要求8所述的LVDS信号隔离电路结构,其特征在于,所述现场可编程门阵列的型号为GW1N-UV9。
10.根据权利要求1所述的LVDS信号隔离电路结构,其特征在于,所述电路结构支持多路原始LVDS电流信号同步传输。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320088807.XU CN218676026U (zh) | 2023-01-31 | 2023-01-31 | 一种lvds信号隔离电路结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320088807.XU CN218676026U (zh) | 2023-01-31 | 2023-01-31 | 一种lvds信号隔离电路结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218676026U true CN218676026U (zh) | 2023-03-21 |
Family
ID=85551969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320088807.XU Active CN218676026U (zh) | 2023-01-31 | 2023-01-31 | 一种lvds信号隔离电路结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218676026U (zh) |
-
2023
- 2023-01-31 CN CN202320088807.XU patent/CN218676026U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107426551B (zh) | 一种基于FPGA的全模式Cameralink数字图像***接收端及发射端 | |
CN101233732A (zh) | 高速驱动器均衡 | |
CN105141877A (zh) | 一种基于可编程器件的信号转换装置 | |
CN102324922A (zh) | 低压差分信号驱动电路与数字信号传输器 | |
CN107943733A (zh) | 一种单板间并行总线的互联方法 | |
CN106652892B (zh) | Led灯板模组 | |
CN203643598U (zh) | 雷达数据记录设备 | |
US20050220232A1 (en) | Circuit arrangement and a method to transfer data on a 3-level pulse amplitude modulation (PAM-3) channel | |
CN218676026U (zh) | 一种lvds信号隔离电路结构 | |
WO2022088542A1 (zh) | 一种基于fpga的usb3.0/3.1控制*** | |
CN106850069B (zh) | 数据光纤级联装置及*** | |
CN208314763U (zh) | 一种用于PCIe信号机箱外部传输的Retimer板卡 | |
CN204948223U (zh) | 一种基于可编程器件的信号转换装置 | |
Zhang | High-speed serial buses in embedded systems | |
CN211604103U (zh) | 一种复合串行接口扩展电路 | |
US6237056B1 (en) | Apparatus and method for high speed board-to board ribbon cable data transfer | |
CN101889273B (zh) | 信号传送***和信号转换电路 | |
CN210466375U (zh) | 一种PXI规格的4Mbps 1553B总线通信板卡 | |
TWI789106B (zh) | 鏡像數位訊號的隔離裝置 | |
CN219227609U (zh) | 基于光纤介质的jesd204b数据传输*** | |
CN213520600U (zh) | 一种分体式ar眼镜用mipi连接线 | |
CN217060970U (zh) | 镜像数字信号的隔离装置 | |
CN211457113U (zh) | 一种高速脉冲接收和输入io口的复用电路 | |
CN115687216A (zh) | 一种基于lvds的spi信号板间传输电路 | |
CN211698936U (zh) | 一种基于RFSoC和GPU的综合处理板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |