CN218336527U - 静电抑制器 - Google Patents
静电抑制器 Download PDFInfo
- Publication number
- CN218336527U CN218336527U CN202222514670.8U CN202222514670U CN218336527U CN 218336527 U CN218336527 U CN 218336527U CN 202222514670 U CN202222514670 U CN 202222514670U CN 218336527 U CN218336527 U CN 218336527U
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- gap
- substrate
- protective layer
- suppressor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
- H05F3/00—Carrying-off electrostatic charges
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
- H05H1/00—Generating plasma; Handling plasma
- H05H1/24—Generating plasma
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Elimination Of Static Electricity (AREA)
Abstract
本公开的实施例涉及一种静电抑制器。所述静电抑制器包括衬底、传导层及保护层。所述传导层设置在所述衬底上并具有间隙。所述保护层设置在所述传导层上并在所述间隙上方界定气室。
Description
技术领域
本实用新型涉及静电抑制器。
背景技术
当静电抑制器的静电电压超过触发电压(trigger voltage),其电阻值会急遽下降而导走电荷,进而达到保护电路的效果。因应着5G/6G无线传输与工业4.0的需求,静电抑制器朝向小尺寸的方向发展。小尺寸的组件可提高电路设计的灵活度,然而却伴随着耐静电能力降低的问题。此外,静电抑制器的电容会尽量设计地越低越好,以降低高速信号传输过程所造成的信号失真。
因此,如何在缩小组件尺寸的同时,降低静电抑制器的电容,为本实用新型欲解决的问题之一。
实用新型内容
本公开的实施例涉及一种静电抑制器。所述静电抑制器包括衬底、传导层及保护层。所述传导层设置在所述衬底上并具有间隙。所述保护层设置在所述传导层上并在所述间隙上方界定气室。
本公开的实施例涉及一种静电抑制器。所述静电抑制器包括衬底及传导层。所述传导层设置在所述衬底上并具有间隙。所述传导层具有暴露到气体、空气或真空环境的部分。
附图说明
在下文具体实施方式中将参考随附图式讨论本公开实施例的各种方面,所述图式并非依比例绘制。在所述图式及具体实施方式中的技术特征以组件符号标记,所述组件符号是用以帮助理解本公开实施例的各种方面,但不限制本公开的权利要求书。在所述图式中:
图1A所示为根据本公开的部分实施例的静电抑制器的侧视图;
图1B所示为根据本公开的部分实施例的静电抑制器的局部侧视图;
图2A所示为根据本公开的部分实施例的静电抑制器的制造方法中的一或更多步骤中的俯视图;
图2B所示为根据本公开的部分实施例的静电抑制器的制造方法中的一或更多步骤中的侧视图;
图3A所示为根据本公开的部分实施例的静电抑制器的制造方法中的一或更多步骤中的俯视图;
图3B所示为根据本公开的部分实施例的静电抑制器的制造方法中的一或更多步骤中的侧视图;
图4A所示为根据本公开的部分实施例的静电抑制器的制造方法中的一或更多步骤中的俯视图;
图4B所示为根据本公开的部分实施例的静电抑制器的制造方法中的一或更多步骤中的侧视图;
图5A所示为根据本公开的部分实施例的静电抑制器的制造方法中的一或更多步骤中的俯视图;
图5B所示为根据本公开的部分实施例的静电抑制器的制造方法中的一或更多步骤中的侧视图;
图6A所示为根据本公开的部分实施例的静电抑制器的制造方法中的一或更多步骤中的俯视图;
图6B所示为根据本公开的部分实施例的静电抑制器的制造方法中的一或更多步骤中的侧视图;
图7A所示为根据本公开的部分实施例的静电抑制器的制造方法中的一或更多步骤中的俯视图;及
图7B所示为根据本公开的部分实施例的静电抑制器的制造方法中的一或更多步骤中的侧视图。
具体实施方式
图1A所示为根据本公开的部分实施例的静电抑制器1的侧视图。静电抑制器1包括衬底10、电极11a、11b、11c、11d、传导层12、保护层13、保护层14、晶种层15及端电极16。
衬底10可包括(但不限于)硼硅酸盐玻璃(borophosphosilicate glass,BPSG)、经掺杂硅酸盐玻璃(undoped silicate glass,USG)、硅(silicon)、氧化硅(silicon oxide)、氮化硅(silicon nitride)、氮氧化硅(silicon oxynitride)、氧化铝(aluminium oxide)、氮化铝(aluminium nitride)、聚酰亚胺(Polyimide,PI)、ABF基材(Ajinomoto build-upfilm,ABF)、模塑胶(molding compounds)、预浸渍复合纤维(pre-impregnated compositefibers)(例如,预浸材料)、及其中的组合、或其它类似物。模塑胶的实例可包括(但不限于)环氧树脂(epoxy resin)(包含分散其中的填料(fillers))。预浸材料的实例可包括(但不限于)通过堆叠或层压(laminating)多个预浸渍材料及/或片料(sheets)所形成的多层结构。在一些实施例中,衬底10可包括(但不限于)电路板(如FR4)。
如图1A所示,衬底10可包括表面101、与表面101相对的表面102、及延伸在表面101与表面102之间的表面(或侧表面)103。
电极11a、11b、11c及11d可设置在衬底10的表面101及表面102的两端。在一些实施例中,电极11a、11b、11c及11d(但不限于)铜(Cu)、金(Au)、银(Ag)或其它金属或合金。在一些实施例中,电极11a、11b、11c及11d的厚度可介于约0.2微米(micrometer,μm)到约30.0μm之间。然而,本公开不限于此。在一些实施例中,电极11a、11b、11c及11d可依装置规格或工艺要求而设置在其它位置,可具有任意数量,且可依装置规格或工艺要求而具有其它厚度。例如,在一些实施例中,电极可仅设置在衬底10的表面的两端。
传导层12可设置在衬底10及电极11a、11b上。在一些实施例中,传导层12可设置在衬底10的表面102上。在一些实施例中,传导层12可接触电极11a、电极11b及/或衬底10的表面102。在一些实施例中,传导层12可包括(但不限于)铜(Cu)、金(Au)、银(Ag)、铝(Al)、镍(Ni)、钛(Ti)、钨(W)、铬(Cr)、锡(Sn)、或其它金属或合金。例如,在一些实施例中,合金可包括镍铬合金(如镍铬铝、镍铬硅)、镍铜合金(如镍铜锰)等。在一些实施例中,传导层12的厚度可介于约0.1μm到约5.0μm之间。然而,本公开不限于此。在一些实施例中,传导层12可依装置规格或工艺要求而具有其它厚度。
在一些实施例中,传导层12可包括表面121及与表面121相对的表面122。在一些实施例中,传导层12可具有间隙12g。在一些实施例中,间隙12g可穿透传导层12。例如,间隙12g可延伸在表面121与表面122之间。在一些实施例中,间隙12g可具有侧壁12gs。侧壁12gs可延伸在表面121与表面122之间。
在一些实施例中,衬底10的表面102可透过间隙12g而局部地从传导层12暴露出来。在一些实施例中,衬底10的表面102可透过间隙12g而暴露到气体、空气或真空环境。
在大致上平行于衬底10的表面102的方向上,间隙12g可具有宽度w2。在一些实施例中,间隙12g的宽度w2可小于约15.0μm。例如,间隙12g的宽度w2可介于约1.0μm到约15.0μm之间。然而,本公开不限于此。在一些实施例中,间隙12g可依装置规格或工艺要求而具有其它宽度。
在一些实施例中,传导层12可包括透过间隙12而彼此隔开的部分12a及部分12b。例如,部分12a可未接触部分12b。例如,部分12a可未连接部分12b。例如,从图4A的俯视图可见,间隙12g可将部分12a及部分12b隔开。在一些实施例中,当静电抑制器1的静电电压未超过触发电压(Trigger Voltage),部分12a及部分12b可彼此电性绝缘。在一些实施例中,间隙12g可具有如图4A所示的直线图案。然而,本公开不限于此。在一些实施例中,间隙12g可依装置规格或工艺要求而具有其它图案。
保护层13可设置在传导层12的表面122上。在一些实施例中,保护层13可接触传导层12的表面122。在一些实施例中,传导层12可局部地从保护层13暴露出来。例如,保护层13可未覆盖传导层12的至少一部分。在一些实施例中,保护层13可包括(但不限于)陶瓷材料、玻璃材料或高分子材料。在一些实施例中,保护层13可包括(但不限于)光致抗蚀剂,例如干膜光致抗蚀剂或其它玻璃转换温度(glass transition temperature,Tg)与韧性高的材料。
在一些实施例中,保护层13可包括表面131及与表面131相对的表面132。在一些实施例中,表面131可接触传导层12的表面122。在一些实施例中,保护层13可具有侧壁13gs。侧壁13gs可延伸在表面131与表面132之间。在一些实施例中,侧壁13gs可为或可界定气室13g的侧壁。
保护层14可设置在保护层13上。在一些实施例中,保护层14可接触保护层13的表面132。在一些实施例中,保护层14未接触传导层12。在一些实施例中,保护层13可将保护层14与传导层12隔开。在一些实施例中,保护层13可位于保护层14与传导层12之间。
在一些实施例中,保护层14可包括(但不限于)陶瓷材料、玻璃材料或高分子材料。在一些实施例中,保护层14可包括(但不限于)光致抗蚀剂,例如湿膜光致抗蚀剂(或液态光致抗蚀剂)。在一些实施例中,保护层13与保护层14可具有相同的材料。在一些实施例中,保护层13与保护层14可具有不同的材料。在一些实施例中,保护层13与保护层14可在同一步骤中形成。例如,保护层13与保护层14可一体成形。
保护层13与保护层14可界定静电抑制器1的气室13g。气室13g中可含有气体、空气或可经抽真空。气室13g中可位于间隙12g上方。气室13g与间隙12g可彼此气体流通。在本公开中,间隙12g形成在传导层12中,而气室13g是在传导层12上方。然而由于气室13g与间隙12g可彼此气体流通,因此还可将间隙12g与气室13g一起视为静电抑制器1的气室。在一些实施例中,静电抑制器1的气室为由衬底10、传导层12、保护层13及保护层14所围绕而成的内部空间。
在一些实施例中,衬底10的表面102可透过间隙12g而暴露到气室13g中的气体、空气或真空环境。在一些实施例中,保护层13可在工艺中界定气室13g的空间,以确保传导层12有足够的空间可以进行静电放电。在一些实施例中,保护层13可界定气室13g的侧壁13gs,而保护层14可界定气室13g的顶部。例如,保护层14可覆盖气室13g。
在一些实施例中,在大致上水平于衬底10的表面102的方向上,保护层13可界定气室13g的宽度w1。在一些实施例中,宽度w1可大于间隙12g的宽度w2。
晶种层15可设置在衬底10的两端且位于传导层12上。在一些实施例中,晶种层15可覆盖传导层12的表面122的一部分。
端电极16可设置在衬底10的两端且位于晶种层15上。在一些实施例中,晶种层15及端电极16可包括(但不限于)上述针对传导层12所列举的材料,在此不再赘述。
图1B所示为根据本公开的部分实施例的静电抑制器的局部侧视图。在一些实施例中,图1B所示的局部侧视图可为图1A的静电抑制器1的局部侧视图。在本文中,相同或相似的组件以相同的符号表示。
在一些实施例中,衬底10的表面102可具有部分102a、部分102b及部分102c。在一些实施例中,部分102a可相对于部分102c凸出。在一些实施例中,部分102c可相对于部分102a朝表面101的方向凹陷。在一些实施例中,部分102b可延伸在部分102a与部分102c之间。在一些实施例中,部分102b可大致上垂直于部分102a及/或部分102c。在一些实施例中,部分102c可透过间隙12g而暴露到气室13g中的气体、空气或真空环境。
在一些实施例中,传导层12的间隙12g可具有侧壁12gs。侧壁12gs可延伸在传导层12的表面121与表面122之间。在一些实施例中,侧壁12gs可暴露到气室13g中的气体、空气或真空环境。
在一些实施例中,氧化物12o可形成在间隙12g的侧壁12gs上。在一些实施例中,以激光蚀刻的方式移除传导层12所产生的热能可使传导层12氧化,而在传导层12的边缘处形成氧化物。例如,在一些实施例中,氧化物可包括传导层12的氧化物。在一些实施例中,氧化物可沿着间隙12g的侧壁12gs形成。在一些实施例中,氧化物12o可完全地或局部地覆盖侧壁12gs。在一些实施例中,氧化物12o可暴露到气室13g中的气体、空气或真空环境。在一些实施例中,氧化物12o可避免传导层12短路。
在一些实施例中,间隙12g可从传导层12向下凹陷到衬底10。在一些实施例中,间隙12g的侧壁12gs可与衬底10的表面102的部分102b大致上共平面。在一些实施例中,间隙12g的侧壁12gs与衬底10的表面102的部分102b可形成连续的表面。
根据本公开的部分实施例,本公开提供的静电抑制器1具有气室13g。由于气室13g的介电常数低于高分子材料,相较于不包括气室13g的静电抑制器(其传导层通常由高分子材料覆盖),本公开提供的静电抑制器1可达到更低的电容值。例如,当静电抑制器1的静电电压超过触发电压,气室13g中可产生等离子体,使电荷能被导走,达到以空气放电的方式抑制静电放电冲击的效果。
相较于不包括气室13g的静电抑制器,当受到静电放电冲击时,静电抑制器1的触发电压较低、箝制电压(clamping voltage)较低、动态电阻远低于受保护的电路并且具有较快的反应时间。
根据本公开的部分实施例,本公开提供的静电抑制器1的电容值可低于0.05皮法(picofarad,pF),触发电压可低于450伏特(volts,V),且箝制电压低于约35伏特(volts,V)。在正常运作的工作电压(working voltage)下,漏电流(leakage current)可低于约0.1微安(microampere,μA)。
此外,本公开的实施例提供工艺方法(详述于图2A到图7B),是透过溅镀(sputtering)(如真空溅镀)的方式形成传导层12,并以激光蚀刻的方式在传导层12中形成间隙12g。以溅镀的方式形成传导层12,可精准地控制传导层12的厚度。以溅镀的方式形成传导层12可不受工艺材料的限制,因此材料的选择性较高。根据本公开的部分实施例,溅镀的材料可选用铜(Cu)、金(Au)、银(Ag)、铝(Al)、镍(Ni)、钛(Ti)、钨(W)、铬(Cr)、锡(Sn)、镍铬合金、镍铜合金等,以达到前述较低的触发电压与箝制电压。
另外,相较于黄光光刻工艺,使用激光蚀刻可增加传导层12尺寸(如宽度w2)的精准度,提升产品的稳定度,进而达到控制触发电压并减少漏电流的效果。此外,使用激光蚀刻可同时在传导层12的边缘处形成氧化物12o,进而避免传导层12短路。根据本公开的部分实施例,传导层12尺寸的误差小于等于约±2%。
再者,根据本公开的部分实施例,本公开的实施例提供工艺方法导入合金热处理技术(例如对传导层12进行退火处理),以提升组件信赖性,并通过IEC(InternationalElectoral Commission)所制定的IEC61000-4-2Level 4标准。
图2A及图2B到图7A及图7B所示为根据本公开的部分实施例的发火电阻的制造方法。在一些实施例中,图2B、图3B、图4B、图5B、图6B及图7B分别为图2A、图3A、图4A、图5A、图6A及图7A的结构沿切线AA'截面的剖面图。根据本公开的部分实施例,图2A及图2B到图7A及图7B所公开的制造方法可用以制造如图1A与图1B所示的静电抑制器1。根据本公开的部分实施例,图2A及图2B到图7A及图7B所公开的制造方法还可用以制造其它静电抑制器。
参照图2A及图2B,提供衬底10,并在衬底10上形成电极11a、11b、11c及11d。在一些实施例中,可以激光切割的方式在衬底10中形成切割道。在一些实施例中,切割道的深度可占衬底10的厚度约20%到约60%的比例。
在一些实施例中,电极11a、11b、11c及11d可通过溅镀、无电电镀(electrolessplating)、电镀(plating)、印刷(printing)或其它可行的方式而形成。在一些实施例中,如图2B所示,电极11a、11b、11c及11d可设置在衬底10的表面101及表面102的两端。
参照图3A及图3B,在衬底10上形成传导层12。传导层12可覆盖衬底10及电极11a及11b。在一些实施例中,传导层12可保型地(comformally)形成在衬底10及电极11a及11b上。在一些实施例中,传导层12可通过溅镀(如真空溅镀)的方式而形成。在一些实施例中,部分的衬底10及电极11a及11b可从传导层12暴露出来。然而在其它实施例中,衬底10及电极11a及11b可完全被传导层12所覆盖。
参照图4A及图4B,在传导层12中形成间隙12g。在一些实施例中,衬底10的表面102可透过间隙12g而局部地从传导层12暴露出来。在一些实施例中,间隙12g从传导层12向下凹陷到衬底10。在一些实施例中,间隙12g可经由激光蚀刻的方式移除部分的传导层12(或图案化传导层12)及/或衬底10而形成。在一些实施例中,由于激光蚀刻可形成大致上平整的切割面,因此间隙12g可具有大致上平整的侧壁。如图4B所示,衬底10的表面102的部分102b及间隙12g的侧壁12gs可大致上共平面。在一些实施例中,衬底10的表面102的部分102b及间隙12g的侧壁12gs可形成连续的表面。
在一些实施例中,以激光蚀刻的方式移除传导层12所产生的热能可使传导层12氧化,而在传导层12的边缘处形成氧化物(如图1B的氧化物12o)。例如,在一些实施例中,氧化物可包括传导层12的氧化物。在一些实施例中,氧化物可沿着间隙12g的侧壁12gs形成。在一些实施例中,氧化物可完全地或局部地覆盖侧壁12gs。
在其它实施例中,传导层12的图案还可以干式蚀刻(dry etching)、离子撞击(ionbumping)、曝光显影、印刷时遮蔽图案或其它可行的方式形成。
例如,以曝光显影方式定义传导层12的图案,透过变更传导层12的图案调整组件特性,并经溅镀传导层12后,依传导层12的材料种类选择以剥离或蚀刻方式制作出间隙12g。
例如,以印刷遮蔽涂料方式定义传导层12的图案,并经溅镀传导层12后,将遮蔽涂料剥离,以产生间隙12g。
例如,以激光蚀刻结合可行的其它蚀刻方式图案化传导层12,并不限于本公开中所列举的方式。
在形成间隙12g之后,传导层12的部分12a与部分12b分离。
在一些实施例中,可进一步对传导层12进行退火处理,以提升稳定度。
参照图5A及图5B,在传导层12上形成保护层13。在一些实施例中,可透过涂布(coating)、层压(lamination)、或其它适合的方式形成保护层13。在一些实施例中,传导层12可局部地从保护层13暴露出来。例如,保护层13可未覆盖传导层12的至少一部分。例如,如图5A所示,保护层13可围绕间隙12g的四周。
在一些实施例中,可利用黄光光刻工艺图案化保护层13而形成保护层13的侧壁13gs。在一些实施例中,保护层13可界定接下来形成的气室13g的空间,以确保传导层12有足够的空间可以进行静电放电。在一些实施例中,保护层13可界定接下来形成的气室13g的宽度w1。
参照图6A及图6B,在保护层13上形成保护层14。在一些实施例中,可透过涂布、层压、或其它适合的方式形成保护层14。在一些实施例中,保护层14可覆盖气室13g。在一些实施例中,保护层14未接触传导层12。
在其它实施例中,保护层13及保护层14可一体成形。在其它实施例中,保护层13可预先成行后透过自动化设备粘着在保护层13上。
参照图7A及图7B,在传导层12上形成晶种层15覆盖传导层13的一部分。在一些实施例中,晶种层15可通过溅射NiCr、NiCrSi、NiCrCu、钛及铜(Ti/Cu)或TiW而形成。在一些实施例中,晶种层15可通过端涂银或铜而形成。在一些实施例中,在形成晶种层15之前,可将衬底10沿着经由激光划线而形成的切割道而分离成多个独立的组件,以露出衬底10的表面103。因此,在一些实施例中,晶种层15可形成在衬底10的表面103。
接下来,在衬底10的两端形成端电极16。在一些实施例中,端电极16可通过电镀Ni、Cu、Ag、Au或其它金属而形成。在一些实施例中,端电极16可通过无电电镀Ni、Pb或其它金属而形成。在一些实施例中,端电极16可通过印刷Cu、Ag、Au或其它金属而形成。在一些实施例中,透过图2A及图2B到图7A及图7B所示方法而形成的静电抑制器可与图1A所示的静电抑制器1相同。
在本公开中讨论的结构及方法的实施例,并不限于具体实施方式及随附图式中描述及绘示的构造或布置,而是能以各种方式实践或执行。
此外,在本公开中使用的措辞及术语是出于描述的目的且不应视为限制。例如,单数形式或复数形式的措辞不意在限制当前所公开的结构及方法。本公开中使用的“包含”、“包括”、“具有”、“含有”、“涉及”等涵盖在其后列出的项目、其等效物、及额外项目。本公开中使用的“或”可视为指示所描述的一个以上的项目中的任一者。前及后、左及右、顶部及底部、上部及下部、及垂直及水平等意在方便描述,而不应视为将结构及方法限制于一个位置、空间、或方向。
因此,本实用新型技术领域的一般技术人员根据本公开中所载的特定实施例应可想到各种更改、修改、及改进。这些更改、修改、及改进仍落入本公开的范围内。
符号说明
1:静电抑制器
10:衬底
11a:电极
11b:电极
11c:电极
11d:电极
12:传导层
12a:部分
12b:部分
12g:间隙
12gs:侧壁
12o:氧化物
13:保护层
13g:气室
13gs:侧壁
14:保护层
15:晶种层
16:端电极
101:表面
102:表面
102a:部分
102b:部分
102c:部分
103:表面
121:表面
122:表面
131:表面
132:表面
AA':切线
w1:宽度
w2:宽度。
Claims (11)
1.一种静电抑制器,包含:
衬底;
传导层,设置在所述衬底上并具有间隙;及
保护层,设置在所述传导层上并在所述间隙上方界定气室。
2.根据权利要求1所述的静电抑制器,其中所述衬底具有透过所述间隙暴露到所述气室中的气体、空气或真空环境的部分。
3.根据权利要求1所述的静电抑制器,其中所述保护层包括:
第一保护层,接触所述传导层并界定所述气室的侧壁;及
第二保护层,设置在所述第一保护层上并覆盖所述气室。
4.根据权利要求1所述的静电抑制器,其中所述气室具有第一宽度且所述间隙具有第二宽度,其中所述第一宽度大于所述第二宽度。
5.根据权利要求1所述的静电抑制器,其中所述衬底具有与所述间隙的侧壁大致上共平面的表面。
6.根据权利要求5所述的静电抑制器,更包含:
氧化物,位于所述间隙的所述侧壁上。
7.根据权利要求1所述的静电抑制器,其中所述传导层具有第一部分及第二部分,其中所述间隙将所述第一部分与所述第二部分隔开。
8.一种静电抑制器,包含:
衬底;及
传导层,设置在所述衬底上并具有间隙;
其中所述传导层具有暴露到气体、空气或真空环境的部分。
9.根据权利要求8所述的静电抑制器,其中所述衬底具有与所述间隙的侧壁大致上共平面的表面。
10.根据权利要求9所述的静电抑制器,更包含:
氧化物,位于所述间隙的所述侧壁上。
11.根据权利要求8所述的静电抑制器,其中所述传导层具有第一部分及第二部分,其中所述间隙将所述第一部分与所述第二部分隔开。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110147333A TWI793929B (zh) | 2021-12-17 | 2021-12-17 | 靜電抑制器及其製造方法 |
TW110215033 | 2021-12-17 | ||
TW110147333 | 2021-12-17 | ||
TW110215033U TWM625275U (zh) | 2021-12-17 | 2021-12-17 | 靜電抑制器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218336527U true CN218336527U (zh) | 2023-01-17 |
Family
ID=84818933
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222514670.8U Active CN218336527U (zh) | 2021-12-17 | 2022-09-22 | 静电抑制器 |
CN202211158949.5A Pending CN116266968A (zh) | 2021-12-17 | 2022-09-22 | 静电抑制器及其制造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211158949.5A Pending CN116266968A (zh) | 2021-12-17 | 2022-09-22 | 静电抑制器及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN218336527U (zh) |
-
2022
- 2022-09-22 CN CN202222514670.8U patent/CN218336527U/zh active Active
- 2022-09-22 CN CN202211158949.5A patent/CN116266968A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN116266968A (zh) | 2023-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8345404B2 (en) | Anti-static part and its manufacturing method | |
CN108288534B (zh) | 电感部件 | |
JP2024010234A (ja) | チップ抵抗器 | |
CA2583760A1 (en) | Method for contact separation of electrically conductive layers on back-contacted solar cells and solar cell | |
CN107785134B (zh) | 电阻器元件以及电阻器元件组件 | |
JP5206415B2 (ja) | 静電気対策部品およびその製造方法 | |
CN218336527U (zh) | 静电抑制器 | |
KR20030088496A (ko) | 다련 칩 저항기의 제조방법 | |
TWI793929B (zh) | 靜電抑制器及其製造方法 | |
TWM625275U (zh) | 靜電抑制器 | |
US9991032B2 (en) | Method for manufacturing thin film chip resistor device | |
CN110911069B (zh) | 电子组件及其制造方法 | |
JP6878728B2 (ja) | チップ抵抗素子及びチップ抵抗素子アセンブリー | |
US9780533B2 (en) | ESD protective device | |
JP7270386B2 (ja) | チップ状金属抵抗器及びその製造方法 | |
CN114199081A (zh) | 发火电阻及其制造方法 | |
US10734141B2 (en) | Electronic component and manufacturing method thereof | |
TWI740468B (zh) | 過電流保護裝置及其製造方法 | |
JP2018082139A (ja) | チップ抵抗素子及びチップ抵抗素子アセンブリー | |
US11017923B1 (en) | Resistor component | |
TWM653159U (zh) | 靜電抑制器 | |
WO2023053594A1 (ja) | チップ抵抗器 | |
TW202404441A (zh) | 保護元件及其製造方法 | |
TWM633776U (zh) | 保護元件 | |
JP2022024701A (ja) | チップ抵抗器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |