CN218071443U - 放大器、射频芯片及电子装置 - Google Patents
放大器、射频芯片及电子装置 Download PDFInfo
- Publication number
- CN218071443U CN218071443U CN202220770507.5U CN202220770507U CN218071443U CN 218071443 U CN218071443 U CN 218071443U CN 202220770507 U CN202220770507 U CN 202220770507U CN 218071443 U CN218071443 U CN 218071443U
- Authority
- CN
- China
- Prior art keywords
- jth
- pole
- branch
- amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Amplifiers (AREA)
Abstract
本申请实施例公开了一种放大器、射频芯片及电子装置。放大器包括:三端口晶体管,用于从三端口晶体管的第三极接收待放大射频信号,将待放大射频信号放大后,从三端口晶体管的第一极输出反相放大信号,从三端口晶体管的第二极输出同相放大信号;第一极匹配电路,第一极匹配电路包括N个支路,第一极匹配电路的第j支路用于将反相放大信号传输至第j射频信号输出端成为第j放大信号;第二极匹配电路,第二极匹配电路包括N个支路,第二极匹配电路的第j支路用于将同相放大信号传输至第N+j射频信号输出端成为第N+j放大信号;其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。本申请可以采用一个三端口晶体管实现射频信号的多路放大。
Description
技术领域
本申请涉及电子技术领域,具体而言,涉及一种放大器、射频芯片及电子装置。
背景技术
随着高频无线通讯技术的发展,特别是5G技术和Massive MIMO技术的商用,高频无线通讯技术成为了无线通信的重要发展方向。
高频无线通讯***中的射频通讯收发***中包括大量的放大器,放大器的性能会对射频通讯收发***的性能产生重要的影响。因此,高频无线通讯对放大器提出了更高的要求,例如增益与功耗的比值等。
实用新型内容
为了解决上述技术问题或者至少部分地解决上述技术问题,本申请提供了一种放大器、射频芯片及电子装置。
第一方面,本申请提供一种放大器,所述放大器包括:
三端口晶体管,包括第一极、第二极和第三极,所述三端口晶体管用于从所述三端口晶体管的第三极接收待放大射频信号,将所述待放大射频信号放大后,从所述三端口晶体管的第一极输出反相放大信号,从所述三端口晶体管的第二极输出同相放大信号;
第一极匹配电路,所述第一极匹配电路包括N个支路,
第一极匹配电路的第j支路的第一端和所述三端口晶体管的第一极相连,所述第一极匹配电路的第j支路的第二端与第j射频信号输出端相连,
所述第一极匹配电路的第j支路用于将所述三端口晶体管的第一极的阻抗匹配至第j目标阻抗,第j目标阻抗为第j射频信号输出端的输出阻抗,所述第一极匹配电路的第j支路还用于将所述反相放大信号传输至所述第j射频信号输出端成为第j放大信号;
第二极匹配电路,所述第二极匹配电路包括N个支路,
第二极匹配电路的第j支路的第一端与所述三端口晶体管的第二极相连,所述第二极匹配电路的第j支路的第二端与第N+j射频信号输出端相连,
所述第二极匹配电路的第j支路用于将所述三端口晶体管的第二极的阻抗匹配至第N+j目标阻抗,第N+j目标阻抗为第N+j射频信号输出端的输出阻抗,所述第二极匹配电路的第j支路还用于将所述同相放大信号传输至所述第N+j射频信号输出端成为第N+j放大信号;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
本申请实施例中,所述第j放大信号与所述第N+j放大信号相合成;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
本申请实施例中,所述第j放大信号与所述第N+j放大信号相合成,包括:
所述第j射频信号输出端与所述第N+j射频信号输出端相连;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
本申请实施例中,所述放大器还包括:
N个阻抗变换电路,
其中,第j阻抗变换电路的第一端与所述第j射频信号输出端相连,所述第j阻抗变换电路的第二端与第2N+j射频信号输出端相连;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
本申请实施例中,所述放大器还包括N个合成电路,
所述第j放大信号与所述第N+j放大信号相合成,包括:
所述第j射频信号输出端与第j合成电路的第一端相连,所述第N+j射频信号输出端与第j合成电路的第二端相连,以使第j放大信号和第N+j放大信号合成;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
本申请实施例中,所述放大器还包括:
N个阻抗变换电路,
第j阻抗变换电路的第一端与所述第j合成电路的第三端相连,所述第j阻抗变换电路的第二端与第2N+j射频信号输出端相连;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
本申请实施例中,所述放大器还包括:
第三极匹配电路,所述第三极匹配电路的第一端与射频信号输入端相连,所述第三极匹配电路的第二端与所述三端口晶体管的第三极相连;
第三极偏置电路,所述第三极偏置电路与所述第三极匹配电路的第三端相连;
N个第一极偏置电路,第j第一极偏置电路的第一端与第j第一极偏置电源端相连;
N个第二极偏置电路,第j第二极偏置电路的第一端与所述第二极匹配电路的第j支路的第三端相连;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
本申请实施例中,所述第一极匹配电路第
j支路包括:
第j支路第一感性单元,所述第j支路第一感性单元的第二端与所述三端口晶体管的第一极相连;
第j支路第二感性单元,所述第j支路第二感性单元的第一端与第j第一极偏置电源端相连,所述第j支路第二感性单元的第二端与所述第j支路第一感性单元的第一端相连;
第j支路第三感性单元,所述第j支路第三感性单元的第一端与所述第j支路第一感性单元的第一端相连,所述第j支路第三感性单元的第二端与所述第j射频信号输出端相连;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
本申请实施例中,所述第二极匹配电路第j支路包括:
第j支路第四感性单元,所述第j支路第四感性单元的第一端与所述三端口晶体管的第二极相连;
第j支路第五感性单元,所述第j支路第五感性单元的第一端与所述第j支路第四感性单元的第二端相连;
第j支路第一电容,所述第j支路第一电容的第一端与所述第j支路第四感性单元的第二端相连,所述第j支路第一电容的第二端与所述第N+j射频信号输出端相连;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
本申请实施例中,所述第三极匹配电路包括:
第六感性单元,所述第六感性单元的第一端与所述三端口晶体管的第三极相连;
第七感性单元,所述第七感性单元的第一端与所述第六感性单元的第二端相连,所述第七感性单元的第二端与所述第三极偏置电路相连;
第二电容,所述第二电容的第一端与所述射频信号输入端相连,所述第二电容的第二端与所述第六感性单元的第二端相连。
本申请实施例中,所述第j支路第一感性单元和所述第j支路第二感性单元为感应磁场相反的电感对;和/或
所述第j支路第四感性单元和所述第j支路第五感性单元为感应磁场相反的电感对;和/或
所述第六感性单元和所述第七感性单元为感应磁场相反的电感对;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
本申请实施例中,所述第三极偏置电路包括:
第三电容,所述第三电容的第一端接地,所述第三电容的第二端与所述第七感性单元的第二端相连,所述第三电容的第二端还与第三极偏置电源端相连。
本申请实施例中,所述第j第二极偏置电路包括:
第j第四电容,所述第j第四电容的第一端与所述第j支路第五感性单元的第二端相连,所述第j第四电容的第一端还与第j第二极偏置电源端相连,所述第j第四电容的第二端接地;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
本申请实施例中,所述第j第二极偏置电路为地;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
本申请实施例中,所述第三极偏置电路为地。
本申请实施例中,所述第j第二极偏置电路包括:
第j第六电容,所述第j第六电容的第一端与所述第j支路第五感性单元的第二端相连,所述第j第六电容的第二端接地;
第j第一电阻,所述第j第一电阻的第一端与所述第j支路第五感性单元的第二端相连,所述第j第一电阻的第二端接地;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
本申请实施例中,所述第j第一极偏置电路包括:
第j第七电容,所述第j第七电容的第一端接地,所述第j第七电容的第二端与第j第一极偏置电源端相连;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
第二方面,本申请提供了一种射频芯片,所述射频芯片包括衬底,以及衬底上的如上所述的放大器。
第三方面,提供了一种电子装置,包括如上所述的射频芯片。
本申请实施例提供了一种放大器,所述放大器包括:三端口晶体管,包括第一极、第二极和第三极,所述三端口晶体管用于从所述三端口晶体管的第三极接收待放大射频信号,将所述待放大射频信号放大后,从所述三端口晶体管的第一极输出反相放大信号,从所述三端口晶体管的第二极输出同相放大信号;第一极匹配电路,所述第一极匹配电路包括N个支路,第一极匹配电路的第j支路的第一端和所述三端口晶体管的第一极相连,所述第一极匹配电路的第j支路的第二端与第j射频信号输出端相连,所述第一极匹配电路的第j支路用于将所述三端口晶体管的第一极的阻抗匹配至第j目标阻抗,第j目标阻抗为第j射频信号输出端的输出阻抗,所述第一极匹配电路的第j支路还用于将所述反相放大信号传输至所述第j射频信号输出端成为第j放大信号;第二极匹配电路,所述第二极匹配电路包括N个支路,第二极匹配电路的第j支路的第一端与所述三端口晶体管的第二极相连,所述第二极匹配电路的第j支路的第二端与第N+j射频信号输出端相连,所述第二极匹配电路的第j支路用于将所述三端口晶体管的第二极输出阻抗匹配至第N+j目标阻抗,第N+j目标阻抗为第N+j射频信号输出端的输出阻抗,所述第二极匹配电路的第j支路还用于将所述同相放大信号传输至所述第N+j射频信号输出端成为第N+j放大信号;其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。本申请实施例可以采用一个三端口晶体管实现射频信号的多路放大,提高了放大器的功能密集度,提高了增益与功耗的比。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1至图26、图30至图36本申请的实施例中的放大器的结构示意图;
图27至图29为本申请的实施例中的放大器的信号示意图;
图37为本申请的实施例中的射频芯片的示意图;
图38为本申请的实施例中的电子装置的示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请实施例提供的放大器,可以作为独立元器件应用,或可以应用于射频芯片或***集成。
如图1所示,所述放大器包括:
三端口晶体管111,包括第一极、第二极和第三极,所述三端口晶体管111用于从所述三端口晶体管111的第三极接收待放大射频信号SIN,将所述待放大射频信号SIN放大后,从所述三端口晶体管111的第一极输出反相放大信号SO1,从所述三端口晶体管111的第二极输出同相放大信号SO2;
第一极匹配电路112,所述第一极匹配电路112包括N个支路,
第一极匹配电路112的第j支路112_j的第一端和所述三端口晶体管111的第一极相连,所述第一极匹配电路112的第j支路112_j的第二端与第j射频信号输出端RFOUT_j相连,
所述第一极匹配电路112的第j支路112_j用于将所述三端口晶体管111的第一极的阻抗匹配至第j目标阻抗ZO_j,第j目标阻抗ZO_j为第j射频信号输出端RFOUT_j的输出阻抗,所述第一极匹配电路112的第j支路112_j还用于将所述反相放大信号SO1传输至所述第j射频信号输出端RFOUT_j成为第j放大信号S_j;
第二极匹配电路113,所述第二极匹配电路113包括N个支路,
第二极匹配电路113第j支路113_j的第一端与所述三端口晶体管111的第二极相连,所述第二极匹配电路113第j支路113_j的第二端与第N+j射频信号输出端RFOUT_N+j相连,
所述第二极匹配电路113第j支路113_j用于将所述三端口晶体管111的第二极输出阻抗匹配至第N+j目标阻抗ZO_N+j,第N+j目标阻抗ZO_N+j为第N+j射频信号输出端RFOUT_N+j的输出阻抗,所述第二极匹配电路113第j支路113_j还用于将所述同相放大信号SO2传输至所述第N+j射频信号输出端RFOUT_N+j成为第j放大信号S_N+j;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
本申请实施例中,三端口晶体管111可以是场效应管1111或三极管1112。
本申请实施例中,所述第j放大信号S_j与所述第j放大信号S_N+j相合成;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
本申请实施例中,第j放大信号S_j与所述第j放大信号S_N+j相合成,可以是直接合成,如图2所示;或可以是通过合成电路合成,如图3所示。
如图2所示,所述第j放大信号S_j与所述第j放大信号S_N+j相合成,包括:
所述第j射频信号输出端RFOUT_j与所述第N+j射频信号输出端RFOUT_N+j相连;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
如图2所示,所述放大器还包括:
N个阻抗变换电路150,
其中,第j阻抗变换电路150_j的第一端与第j射频信号输出端RFOUT_j相连,所述第j阻抗变换电路150_j的第二端与第2N+j射频信号输出端RFOUT_2N+j相连;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
如图3所示,所述放大器还包括N个合成电路170,
所述第j放大信号S_j与所述第j放大信号S_N+j相合成,包括:
所述第j射频信号输出端RFOUT_j与第j合成电路170_j的第一端相连,所述第N+j射频信号输出端RFOUT_N+j与第j合成电路170_j的第二端相连,以使第j放大信号S_j和第j放大信号S_N+j合成;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
如图3所示,所述放大器还包括:
N个阻抗变换电路150,
第j阻抗变换电路150_j的第一端与第j合成电路170_j的第三端相连,所述第j阻抗变换电路150_j的第二端与第2N+j射频信号输出端RFOUT_2N+j相连;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
如图1所示,所述放大器还包括:
第三极匹配电路130,所述第三极匹配电路130的第一端与射频信号输入端RFIN相连,所述第三极匹配电路130的第二端与所述三端口晶体管111的第三极相连;
第三极偏置电路160,所述第三极偏置电路160与所述第三极匹配电路130的第三端相连;
N个第一极偏置电路120,第j第一极偏置电路120_j的第一端与第j第一极偏置电源端V1_j相连;
N个第二极偏置电路140,第j第二极偏置电路140_j的第一端与所述第二极匹配电路113第j支路113_j的第三端相连;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
本申请实施例中,第j第一极偏置电路120_j用于给三端口晶体管111的第一极提供偏置电源V1_j,同时为第一极匹配电路112的第j支路112_j的第三端提供射频信号地。
第三极匹配电路130用于将三端口晶体管111的第三极的输入阻抗匹配至第三目标阻抗,第三目标阻抗为射频信号输入端RFIN的阻抗,实现对放大器的输入阻抗匹配。
第j第二极偏置电路140_j用于给三端口晶体管111的第二极提供偏置电源V2_j(图中未标出),同时为第二极匹配电路113的第j支路113_j的第三端提供射频信号地。
本申请实施例中,多个第一极偏置电源端物理上可以是独立的,而在电学上是等效的。因此,为便于描述,本申请实施例及附图中,第一极偏置电源端V1_j可以直接记为第一极偏置电源端V1。
本申请实施例中,虽然有多个第一极偏置电源端V1,但只需要任一第一极偏置电源端V1与第一极偏置电源相连。同理,第二极偏置电源V2可以如上设置。
第三极偏置电路160用于给三端口晶体管111的第三极提供偏置电源V3(图中未标出),同时为第三极匹配电路130的第三端提供射频信号地。
本申请实施例中,三端口晶体管111和第一极匹配电路112的第j支路112_j构成一个第一射频信号放大链路,三端口晶体管111和第二极匹配电路113的第j支路113_j构成一个第二射频信号放大链路,因此本申请实施例的放大器可以对输入射频信号进行2N路放大,提高了放大器的功能密集度。
以上所述中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
本申请实施例中,输入信号、输出信号、被放大的信号均为射频信号。
下面以N=1为例,且三端口晶体管111为场效应管1111为例进行说明。
本申请实施例中,三端口晶体管111是场效应管1111时,如图4所示,第一极为漏极(Drain,D极),第二极为源极(Source,S极),第三极为栅极(Gate,G极)。此时,第一极匹配电路112第1支路112_1为漏极匹配电路112第1支路112_1,第二极匹配电路112第1支路113_1为源极匹配电路113第1支路113_1,第三级匹配电路130为栅极匹配电路130,第1第一极偏置电路120_1为第1漏极偏置电路120_1,第1第二极偏置电路140_1为第1源极偏置电路140_1,第三极偏置电路160为栅极偏置电路160。
现有技术中,根据场效应管1111的工作原理,场效应管1111的漏极电流和场效应管1111的源极电流是反相的,且在理想状态下,漏极电流和源极电流是相等的。
本申请实施例中,图4所示的放大器基于场效应管1111对射频信号放大工作原理,可分解为两个射频信号放大器。在三端口晶体管111为场效应管1111时,分别是图5所示的共源放大器和图6所示的源极跟随放大器。射频信号由栅极匹配电路130输入,使待放大射频信号SIN经过等效的共源放大器放大后成为第1放大信号S_1,通过第1射频信号输出端RFOUT_1输出;射频信号同时由栅极匹配电路130输入,使待放大射频信号SIN经过等效的源极跟随放大器后成为第2放大信号S_2,通过第2射频信号输出端RFOUT_2输出。
如图5所示,场效应管1111、栅极匹配电路130、栅极偏置电路160、漏极匹配电路112的第1支路112_1、第1漏极偏置电路120_1以及源极等效阻抗ZS构成一个等效的共源放大器,其中,源极等效阻抗ZS为源极匹配电路113的第1支路113_1的第一端的等效阻抗。射频信号从栅极匹配电路130输入,使待放大射频信号SIN驱动场效应管1111的栅极,经场效应管1111反相放大后输出反相放大信号SO1,反相放大信号SO1经过漏极匹配电路112的第1支路112_1,输出第1放大信号S_1。
如图6所示,场效应管1111、栅极匹配电路130,栅极偏置电路160、源极匹配电路113的第1支路113_1、第1源极偏置电路140_1以及漏极等效阻抗ZD构成一个等效的源极跟随放大器,其中,漏极等效阻抗ZD为漏极匹配电路112的第1支路112_1的第一端的等效阻抗。射频信号从栅极匹配电路130输入,使待放大射频信号SIN驱动场效应管1111的栅极,经场效应管1111跟随放大后输出同相放大信号SO2,同相放大信号SO2经过源极匹配电路113的第1支路113_1,输出第2放大信号S_2。
本申请实施例的放大器,仅采用了一个场效应管1111,对射频输入信号进行了两路放大,即实现了射频输入频信号经过共源放大器和源极跟随放大器的两路放大。
如图7所示,所述漏极匹配电路112第1支路112_1包括:
第1支路第一感性单元L1_1,所述第1支路第一感性单元L1_1的第二端与所述场效应管1111的漏极相连;
第1支路第二感性单元L2_1,所述第1支路第二感性单元L2_1的第一端与第1漏极偏置电源端VD相连,所述第1支路第二感性单元L2_1的第二端与所述第1支路第一感性单元L1_1的第一端相连;
第1支路第三感性单元L3_1,所述第1支路第三感性单元L3_1的第一端与所述第1支路第一感性单元L1_1的第一端相连,所述第1支路第三感性单元L3_1的第二端与所述第1射频信号输出端RFOUT_1相连。
本申请实施例中,多个第一极/漏极偏置电源端物理上可以是独立的,而在电学上是等效的。因此,为便于描述,本申请实施例及附图中,第一极/漏极偏置电源端VD_1可以直接记为第一极/漏极偏置电源端VD。同理,第二极/源极偏置电源端VS_1也可以如上设置。
如图7所示,所述源极匹配电路113的第1支路113_1包括:
第1支路第四感性单元L4_1,所述第1支路第四感性单元L4_1的第一端与所述场效应管1111的源极相连;
第1支路第五感性单元L5_1,所述第1支路第五感性单元L5_1的第一端与所述第1支路第四感性单元L4_1的第二端相连;
第1支路第一电容C1_1,所述第1支路第一电容C1_1的第一端与所述第1支路第四感性单元L4_1的第二端相连,所述第1支路第一电容C1_1的第二端与所述第2射频信号输出端RFOUT_2相连。
如图7所示,所述第三极匹配电路130包括:
第六感性单元L6,所述第六感性单元L6的第一端与所述场效应管1111的栅极相连;
第七感性单元L7,所述第七感性单元L7的第一端与所述第六感性单元L6的第二端相连,所述第七感性单元L7的第二端与所述第三极偏置电路160相连;
第二电容C2,所述第二电容C2的第一端与所述射频信号输入端RFIN相连,所述第二电容C2的第二端与所述第六感性单元L6的第二端相连。
本申请实施例中,所述第1支路第一感性单元L1_1和所述第1支路第二感性单元L2_1为感应磁场相反的电感对;和/或
所述第1支路第四感性单元L4_1和所述第1支路第五感性单元L5_1为感应磁场相反的电感对;和/或
所述第六感性单元L6和所述第七感性单元L7为感应磁场相反的电感对。
本申请实施例中,感应磁场相反的电感对是一对感应磁场相反的电感组成的。即,第1支路第一感性单元L1_1和第1支路第二感性单元L2_1为感应磁场相反的电感对时,只能是第1支路第一电感L1_1和第1支路第二电感L2_1。其他电感对与上述电感对相同,在此不再赘述。
电感上有信号激励时会产生感应磁场,该感应磁场会产生感应电场,感应电场会产生辐射,从而产生能量损耗。
本申请实施例中,第1支路第一电感L1_1和第1支路第二电感L2_1为低耦合电感对,第1支路第一电感L1_1和第1支路第二电感L2_1的感应磁场方向相反,使得第1支路第一电感L1_1的感应磁场产生的感应电场和第1支路第二电感L2_1的感应磁场产生的感应电场的方向也相反,两个相反的感应电场可以部分抵消,使得感应电场产生的辐射降低,从而降低了能量损耗。由于第1支路第一电感L1_1和第1支路第二电感L2_1之间的感应电场部分抵消,第1支路第二电感L2_1的感应电场削弱了第1支路第一电感L1_1的感应电场的影响范围,同理,第1支路第一电感L1_1的感应电场削弱了第1支路第二电感L2_1的感应电场的影响范围,因此第1支路第一电感L1_1和第1支路第二电感L2_1之间的物理距离可以更接近。同理,低耦合电感对和其他器件之间的物理距离也可以更接近,从而可以降低电路的尺寸,降低成本。同理,第1支路第四电感L4_1和第1支路第五电感L5_1的感应磁场方向相反,可以降低能量损耗,降低电路的尺寸,降低成本,在此不再赘述。
本申请实施例中,任一感性单元为电感、微带线或电感和微带线的组合中的一种。本申请实施例中,多个感性单元中的任意一个可以为电感、微带线或电感与微带线组合中的一种,或其中部分感性单元为电感,部分感性单元为微带线,部分感性单元为电感与微带线的组合;或全部为电感,或全部为微带线,或全部为电感与微带线的组合,在此不再赘述。
本申请实施例中,组成低耦合电感对的感性单元只能是两个电感,在此不再赘述。因此,本申请实施例中,感应磁场方向相反的第1支路第一电感L1_1和第1支路第二电感L2_1可以称为低耦合电感对,同理,感应磁场方向相反的第1支路第四电感L4_1和第1支路第五电感L5_1也可以称为低耦合电感对,感应磁场相反的第六电感L6和所述第七电感L7也可以称为低耦合电感对。
本申请实施例中的放大器核心单元,可以没有任何低耦合电感对,如图7所示;或可以包括感应磁场方向相反的第1支路第一电感L1_1和第1支路第二电感L2_1组成的低耦合电感对,如图8所示;或可以包括感应磁场方向相反的第1支路第四电感L4_1和第1支路第五电感L5_1组成的低耦合电感对,如图9所示;或可以包括感应磁场相反的第六电感L6和所述第七电感L7组成的低耦合电感对,如图10所示;或可以包括以上三对低耦合电感对中任一两个或三个,如图11至图13所示。本申请实施例的附图中,并未示出所有低耦合电感对的组合方式,在此不再赘述。
如图7所示,所述栅极偏置电路160包括:
第三电容C3,所述第三电容C3的第一端接地,所述第三电容C3的第二端与所述第七感性单元L7的第二端相连,所述第三电容C3的第二端还与第三极偏置电源端VG相连。
本申请实施例中,第三电容C3的谐振点频率与放大器工作频段的中心频率接近或相同,用于实现放大器与栅极偏置电源端VG的射频交流信号的隔离,同时为第七感性单元L7的第二端提供射频信号地。
如图7所示,所述第1第二极偏置电路140_1包括:
第1第四电容C4_1,所述第1第四电容C4_1的第一端与第1支路第五感性单元L5_1的第二端相连,所述第1第四电容C4_1的第一端还与源极偏置电源端VS相连,所述第1第四电容C4_1的第二端接地。
本申请实施例中,第1第四电容C4_1的谐振点频率与放大器工作频段的中心频率接近或相同,用于实现放大器与源极偏置电源端VS的射频交流信号的隔离,同时为第1支路第五感性单元L5_1的第二端提供射频信号地。
如图7所示,所述第1漏极偏置电路120_1包括:
第1第七电容C7_1,所述第1第七电容C7_1的第一端接地,所述第1第七电容C7_1的第二端与第1漏极偏置电源端VD相连。
本申请实施例中,第1第七电容C7_1的谐振点频率与放大器工作频段的中心频率接近或相同,用于实现放大器与第1漏极偏置电源端VD的射频交流信号的隔离,同时为第1支路第二感性单元L2_1的第一端提供射频信号地。
本申请图8至图13所示的实施例中,通过栅极偏置电源端VG给放大器的场效应管1111提供栅极偏置电压VG,通过漏极偏置电源端VD给放大器的场效应管1111提供漏极偏置电压VD,通过源极偏置电源端VS给放大器的场效应管1111提供源极偏置电压VS,调整VG和VS的电压差为场效应管1111正常工作状态的栅-源偏置电压差,调整VD和VS的电压差为场效应管1111正常工作状态的漏-源偏置电压差,使场效应管1111处于正常工作状态。输入信号通过射频信号输入端RFIN输入,经过栅极匹配电路130,驱动放大器核心单元中场效应管1111的栅极,经场效应管1111放大后,分别经过漏极匹配电路112的第1支路112_1和源极匹配电路113的第1支路113_1,形成对应的第1放大信号S_1和第2放大信号S_2。
如图14所示,本申请实施例中,所述第1源极偏置电路140_1为地。即,第1支路第五感性单元L5_1的第二端直接接地。
图14所示的实施例第1源极偏置电路140_1为地时,放大器不包括低耦合电感对,在本申请其他实施例中,第1源极偏置电路140_1为地,还可以包括至少一对低耦合电感对,如图15至图18所示,具体实施方式参照上述实施例及附图,在此不再赘述。
本申请图14至图18所示的实施例中,通过栅极偏置电源端VG给放大器的场效应管1111提供栅极偏置电压VG,通过漏极偏置电源端VD给放大器的场效应管1111提供漏极偏置电压VD。射频信号通过射频信号输入端RFIN输入,经过栅极匹配电路130,驱动放大器核心单元中场效应管1111的栅极,经场效应管1111放大后,分别经过漏极匹配电路112的第1支路112_1和源极匹配电路113的第1支路113_1,形成第1放大信号S_1和第2放大信号S_2。
本申请图14至图18所示的实施例中,可以不包括低耦合电感对,如图14所示,或可以包括至少一对低耦合电感对,如图15至图18所示;本申请附图未示出所有低耦合电感对的组合方式,在此不再赘述。
本申请实施例中还提供了另一种栅极偏置电路160和第1源极偏置电路140_1的实施方式,如图19所示,栅极偏置电路160为地,即第七感性单元L7的第二端直接接地。
如图19所示,所述第1源极偏置电路140_1包括:
第1第六电容C6_1,所述第1第六电容C6_1的第一端与所述第1支路第五感性单元L5_1的第二端相连,所述第1第六电容C6_1的第二端接地;
第1第一电阻R1_1,所述第1第一电阻R1_1的第一端与所述第1支路第五感性单元L5_1的第二端相连,所述第1第一电阻R1_1的第二端接地。
本申请实施例中,第1第六电容C6_1用于将场效应管1111的源极输出的并通过电感后的信号耦合至地,构成射频信号地,减少源极电路的能量损耗。
本申请实施例中,第1第一电阻R1_1用于抬高场效应管1111的源极电位,使得场效应管1111的栅极至源极的电压为负值,维持放大器的正常工作。
本申请图19至图23所示的实施例中,通过第1漏极偏置电源端VD给场效应管1111提供漏极偏置电压VD,此时,场效应管1111的漏极-源极的电流流经第1源极偏置电路140_1中的第1第一电阻R1_1,提高场效应管1111的源极电位,使场效应管1111的栅极-源极电压为负值,维持放大器的正常工作。射频信号通过射频信号输入端RFIN输入,经过栅极匹配电路130,驱动放大器核心单元中场效应管1111的栅极,经场效应管1111放大后,分别经过漏极匹配电路112的第1支路112_1和源极匹配电路113的第1支路113_1,形成第1放大信号S_1和第2放大信号S_2。
本申请图19至图23所示的实施例中,可以不包括低耦合电感对,如图19所示,或可以包括至少一对低耦合电感对,如图20至图23所示;本申请附图未示出所有低耦合电感对的组合方式,在此不再赘述。
图19至图23所示的N=1实施例中,第1源极偏置电路140_1包括一个电阻和一个电容,在本申请其他N>1的实施例中,包括多个源极偏置电路,多个源极偏置电路中的每一个都必须包括一个电容,但是多个源极偏置电路中至少有一个包含电阻即可。
在本申请一个实施例中,源极匹配电路112的第1支路112_1中可以不包括第1支路第一电容C1_1,而在漏极匹配电路113第1支路113_1中设置电容,即将图7中的第1支路第三感性电容L3_1和第1支路第一电容C1_1位置互换。互换后的电路的其他部分的连接方式可以参考上述实施例及附图所示,工作原理及工作流程与上述实施例相似或相同,在此不再赘述。
本申请实施例中,放大器的电源偏置方式包括单电源自偏置、双电源偏置和三电源偏置,单电源自偏置指的是由外界仅提供漏极偏置电压VD,如图19至图23所示;双电源偏置指的是由外界提供漏极偏置电压VD和栅极偏置电压VG,如图14至图18所示;三电源偏置指的是由外界提供极偏置电压VD、栅极偏置电压VG和源极偏置电压VS,如图7至图13所示。单电源自偏置的供电简单,双电源偏置能发挥更好的功率性能,三电源偏置有利于节能,可以根据实际应用配置电源偏置方式。本申请实施例的电源偏置方式还可以在其他电路中使用,在此不再赘述。
本申请实施例中,所述第1放大信号S_1与所述第2放大信号S_2合成。合成方式可以是直接合成,如图24所示,或可以是通过合成电路合成,如图25所示。
如图24所示,所述第1放大信号S_1与所述第2放大信号S_2合成,包括:
所述第1射频信号输出端RFOUT_1和所述第2射频信号输出端RFOUT_2相连。
如图24所示,所述放大器还包括第1阻抗变换电路150_1,所述第1阻抗变换电路150_1的第一端与所述第1射频信号输出端RFOUT_1相连,此时,所述第1阻抗变换电路150_1的第一端同时还与所述第2射频信号输出端RFOUT_2相连,所述第1阻抗变换电路150_1的第二端与第3射频信号输出端RFOUT_3相连。
本申请实施例中的第1阻抗变换电路150_1,具备第1阻抗变换电路150_1的第一端至地的隔直功能,同时具备第1阻抗变换电路150_1第一端至第1阻抗变换电路150_1的第二端的隔直功能。
本申请实施例中的第1阻抗变换电路150_1可以是现有技术中的λ/4阻抗变换电路,或可以是现有技术中的任何能实现本申请实施例放大器需求的阻抗匹配电路。
第1阻抗变换电路150_1用于将第1目标阻抗ZO_1和第2目标阻抗ZO_2的合成阻抗变换至放大器的输出阻抗。
本申请实施例中,图5和图6的放大器的射频信号输入端相连,可以等效为图26所示的电路,此时输出的第1放大信号S_1和第2放大信号S_2会相互叠加。
图5所示的共源放大器输出的反相放大信号SO1的相位和图6所示的源极跟随放大器输出的同相放大信号SO2的相位是反相的,如图27(a)和图27(b)所示,如果SO1和SO2直接合成,幅度会相互抵消,理想条件下SO1和SO2合成后会完全抵消,完全抵消后的合成状态参照图27(c)所示,此时,将两路放大信号合成后的放大器无法有效实现对射频信号的放大。
本申请实施例中,图5的放大器和图6的放大器采用相应的匹配电路,理想状态下可以使得第1放大信号S_1和第2放大信号S_2的相位差为2nπ,其中n为整数,如图28(a)和图28(b)所示。连续的、周期性的、相位差为2nπ的两个信号叠加后,可以使得对应的波峰和波峰叠加、波谷和波谷叠加,使得信号幅度得到增强。其中,一种可能的情况是两路信号的波峰之间相位相差为0,叠加后如图28(c)所示。
下面说明匹配电路对放大信号的相位的影响。
本申请实施例中,漏极匹配电路112的第1支路112_1和源极匹配电路113的第1支路113_1中包括感性单元和电容,因此,三端口晶体管漏极的射频信号的相位和源极的射频信号的相位会相应的发生迁移,例如,串联感性单元会导致相位滞后,串联电容会导致相位超前等。漏极匹配电路112的第1支路112_1等使S_1的信号相对SO1的信号的相位偏移为Δφ1,源极匹配电路113的第1支路113_1等使S_2的信号相对SO2的信号的相位偏移为Δφ2,如图29所示。其中,Δφ1和Δφ2的差值的绝对值为(2n-1)π,n为整数。由于SO1和SO2反相,其相位相差为π,所以S_1和S_2的相位差为2nπ,n为整数。如图29所示的示意图中,仅示出了SO1、SO2、S_1和S_2中一个周期的信号,实际上SO1、SO2、S_1和S_2均为周期性连续信号。图29仅示出了相位差为特定差的情况,实际中,S_1和S_2的相位差为2nπ,n为整数。
本申请实施例中,S_1和S_2在第1阻抗变换电路150_1的第一端合成叠加,信号幅度得到增强,使得本申请实施例的放大器的增益大于单独的共源放大器或源极跟随放大器。理想状态下,在N=1时,本申请实施例的放大器的增益是单独的共源放大器或源极跟随放大器的2倍。
此外,本申请实施例中,通过调整漏极匹配电路112的第1支路112_1和源极匹配电路113的第1支路113_1,还可以实现针对增益、功率和噪声的优化。
本申请实施例中,第1放大信号S_1和第二放大电路S_2还可以通过合成电路合成。如图25所示,所述第1放大信号S_1与所述第2放大信号S_2合成,包括:
所述第1射频信号输出端RFOUT_1与第1合成电路170_1的第一端相连,所述第2射频信号输出端RFOUT_2与第1合成电路170_1的第二端相连,第1合成电路170_1用于将第1放大信号S_1和第2放大信号S_2合成。
所述放大器还包括第1阻抗变换电路150_1,所述第1阻抗变换电路150_1的第一端与第1合成电路170_1的第三端相连,第1阻抗变换电路150_1的第二端与第3射频信号输出端RFOUT_3相连,所述第1阻抗变换电路150_1用于将第1合成电路170_1的第三端的合成阻抗变换至放大器的输出阻抗。
本申请实施例中,第1合成电路170_1可以是耦合器,或可以是带有移相作用的合成器等,或可以是其他可以对射频信号进行合成的电路。
第1合成电路170_1或可以对第1放大信号S_1和第2放大信号S_2分别进行一定的移相后再合成,并使得输出信号进入第1阻抗变换电路150_1。
第1合成电路170_1或可以仅对第1放大信号S_1和第2放大信号S_2中的一路进行移相后再合成,并使得输出信号进入第1阻抗变换电路150_1。
如上述实施例所述,第1合成电路170_1对第1放大信号S_1和/或第2放大信号S_2的移相目的是为了使两者的相位差为2nπ,其中n为整数,可以使放大器的两路放大信号合成后幅度叠加,使放大器具有更高的增益。
本申请实施例中,第1合成电路170_1或可以拆分成两个子电路,两个子电路均可以实现对射频信号的移相,两个子电路分别和漏极匹配电路112的第1支路112_1和源极匹配电路113的第1支路113_1集成,实现对第1放大信号S_1和/或第2放大信号S_2的移相,移相后的第1放大信号S_1和第2放大信号S_2直接合成;或,第1合成电路170_1可以和第1阻抗变换电路150_1集成,在第1阻抗变换电路150_1中对第1放大信号S_1和/或第2放大信号S_2进行移相并合成。上述两种具体实施方式,实际上可以等效为图24的电路。
本申请实施例中,如图30至图35所示,是对第1放大信号S_1与第2放大信号S_2合成的放大器的电路的示意图。其中,图30和图31所示为三偏置放大器,对两路放大信号进行了合成,且通过第1阻抗变换电路150_1、第3射频信号输出端RFOUT_3输出合成放大信号;图32和图33,是双偏置放大器,且对两路放大信号进行了合成,通过第1阻抗变换电路150_1、第3射频信号输出端RFOUT_3输出合成放大信号;图34和图35,是单偏置放大器,且对两路放大信号进行了合成,通过第1阻抗变换电路150_1、第3射频信号输出端RFOUT_3输出合成放大信号。
图30至图35中的其他电路,例如第1漏极偏置电路120_1、第1源极偏置电路140_1、栅极匹配电路130和栅极偏置电路160等功能模块的结构和功能,与上述实施例相同,在此不再赘述。
本申请实施例中,放大器中仅包括一个三端口晶体管,而三端口晶体管的功耗决定了放大器的功耗,因此,本申请实施例的放大器实现了两路放大器增益叠加而功耗并没有倍增,从而提高了放大器的增益与功耗比。即,本申请实施例的放大器的功耗仅与一个共源放大器或一个源极跟随放大器相当,但是增益更大,因此具有更大的增益与功耗比。
现有技术中,如果将两个放大器简单组合,即两个放大器对同一个输入信号同时放大并输出后直接叠加,由于两个放大器分别包括一个三端口晶体管,其组合电路的功耗也是倍增的。而本申请实施例的放大器,使得放大器增益叠加,但是由于只采用了一个三端口晶体管,功耗并没有倍增,从而提高了放大器的功率与功耗比。即,本申请实施例的增益与两个放大器简单组合后同时放大后叠加信号的增益相当,但功耗仅为组合放大器的一半,因此具有更大的增益与功耗比。
在本申请其他实施例中,三端口晶体管111可以是三极管1112,那么晶体管111的第一极为集电极(C极),第二极为发射极(E极),第三极为基极(B极)。
图36所示的电路为N=1时的应用场景,此时,放大器的第一极匹配电路112_1为集电极匹配电路112_1,第二极匹配电路113_1为发射极匹配电路113_1,第1第一极偏置电路120_1为第1集电极偏置电路120_1、第1第二极偏置电路140_1为第1发射极偏置电路140_1,第三极偏置电路160为基极偏置电路160,放大器还包括阻抗变换电路150。
如图36所示,基于三极管1112射频信号的放大原理,放大器可以分解为两个放大器,分别为一个共射极放大器和一个射极跟随放大器。此时,根据不同的偏置方式,可以有不同的供电方式。
单电源供电可以是由集电极偏置电源端VC为集电极提供电压VC,由集电极偏置电源端VC提供电流镜电源电压,电流镜产生基极偏置电流IB,发射极偏置电源端VE接地,集电极电压VC和基极电流IB共同为三极管提供偏置;或者是由发射极偏置电源端VE供电(负压),由发射极偏置电源端VE为电流镜供电,电流镜产生基极电流IB,VE和IB共同为三极管(PNP)提供偏置(VE及IB在图中未示出)。
双电源供电可以由集电极偏置电源端VC为集电极提供电压VC,由基极偏置电源端IB为基极提供基极电流IB(IB在图中未示出)。
三电源供电是由集电极偏置电源端VC为集电极提供电压VC,射极偏置电源端VE为射极提供电压VE,以及由基极偏置电源端IB为基极提供基极电流IB(VE及IB在图中未示出)。
放大器采用三极管1112时,放大信号的合成可以是直接合成;或可以采用合成电路合成,在此不再赘述。
放大器采用三极管1112时,其工作原理、电路构成方式、产生的有益效果等,与上述实施例相同或相似,但部分电路可以根据实际应用场景进行调整,在此不再赘述。
如上所述,本申请实施例的放大器,采用三极管1112,对射频输入信号进行了两路放大,即实现了射频信号经过共射极放大器和射极跟随放大器的两路放大;此外,本申请实施例的放大器还可以将两路放大的信号进行了合成,使得放大器信号幅度叠加,使放大器具有更高的增益。
如上所述,同理,本申请的放大器,N为大于等于1的整数时,放大器包括一个三端口晶体管,且第一极匹配电路包含N个支路,第二极匹配电路也包括N个支路,可以分别输出2N路放大信号,通过第一极匹配电路输出的一路放大信号与通过第二极匹配电路输出的一路放大信号合成,因此可以输出N路合成放大信号,提高了放大器的功能密集度;此外,还可以使得放大器增益叠加,使放大器具有更高的增益;而本申请实施例中,放大器中仅包括一个三端口晶体管,而三端口晶体管的功耗决定了放大器的功耗,因此,本申请实施例的放大器实现了多路放大器增益叠加而功耗并没有成倍增加,从而提高了放大器的功率与功耗比。
本申请实施例提供了一种放大器和一种射频芯片,所述放大器包括衬底,以及衬底上的如上所述的放大器。
如上所述的芯片,可以实现射频信号的多路放大,在此不再赘述。
如上所述的芯片,可以实现射频信号的多路放大及放大信号的合成,在此不再赘述。
如上所述的芯片,仍以N=1且场效应管为例进行说明。在第一极匹配电路112的第1支路112_1、第二极匹配电路113的第1支路113_1和第三极匹配电路130中,可以不包括低耦合电感对;或可以至少有一对为低耦合电感对,例如第1支路第一电感L1_1和第1支路第二电感L2_1构成的低耦合电感对,第1支路第四电感L4_1和第1支路第五电感L5_1构成的低耦合电感对,第六电感L6和第七电感L7构成的低耦合电感对中的任意一对,或其中任意两对,或采用三对,具体结构参照上述实施例所述,在此不再赘述。
本申请实施例中,低耦合电感对中的电感可以为单层布线螺旋电感,或多层布线螺旋电感。
电感上有信号激励时会产生感应磁场,该感应磁场会产生感应电场,感应电场会在芯片的衬底中生成感应涡流,从而产生能量损耗。
本申请实施例的芯片中包含上述放大器,放大器中可以包括低耦合电感对,例如第1支路第一电感L1_1和第1支路第二电感L2_1为低耦合电感对,第1支路第一电感L1_1和第1支路第二电感L2_1上的感应磁场方向相反,使得第1支路第一电感L1_1的感应磁场产生的感应电场和第1支路第二电感L2_1的感应磁场产生的感应电场的方向也相反,两个相反的感应电场分别产生的感应涡流方向相反,方向相反的感应涡流可以部分抵消,使得感应涡流减小,产生的能量损耗减小,从而降低了芯片匹配网络的能量损耗。
本申请实施例中,芯片中的放大电路的漏极匹配电路112的第1支路112_1中,第1支路第一电感L1_1和第1支路第二电感L2_1感应磁场方向相反,可以使衬底中的感应涡流部分抵消,降低能量损耗。此外,第1支路第一电感L1_1和第1支路第二电感L2_1之间的物理距离可以更接近,低耦合电感对和其他器件之间的物理距离也可以更接近,从而能够减小芯片的尺寸,降低成本。
本申请实施例的芯片中,其他感应磁场相反的电感对组成的低耦合电感对的效果如上所述,在此不再赘述。
如图37所示,射频芯片2000可以包括放大器2001,其中放大器2001可以是如上所述的放大器的任意实施例。可以单独使用一个放大器2001,也可以将多个放大器2001组合起来使用。在一示例中,射频芯片2000可以包括一个或多个放大器2001。
本申请实施例还提供了一种电子装置,所述电子装置包括上述射频芯片,可以将包括本申请放大器实施例的射频芯片用在电子装置中。
如图38所示,电子装置3000包括如图37所示的射频芯片2000。电子装置3000可以是无线设备或其他任何可以使用放大器的电子装置。
无线设备可以是用户设备(UE)、移动站、终端、接入终端、订户单元、基站等。无线设备还可以是蜂窝电话、智能手机、平板电脑、无线调制解调器、个人数字助理(PDA)、手持设备、膝上型计算机、智能本、上网本、无绳电话、无线本地环路(WLL)站、蓝牙设备等。无线设备可以是能够与无线通信***进行通信,也可以是能够接收来自广播站的信号、来自一个或多个卫星的信号等。无线设备可以支持一个或多个无线通信技术(例如,5G、LTE、CDMA2000、WCDMA、TD-SCDMA、GSM、802.11、毫米波等)。
本申请实施例提供了一种放大器、射频芯片和电子装置,所述放大器包括:三端口晶体管,还包括第一极匹配电路和第二极匹配电路等,其中,第一极匹配电路包含N个支路,第二极匹配电路也包括N个支路。每一个第一极匹配电路的支路与三端口晶体管可以构成一个放大链路,输出N路放大信号;每一个第二极匹配电路的支路与三端口晶体管也可以构成一个放大链路,输出N路放大信号,因此放大器可以输出共2N路放大信号。本申请实施例中,将第一极匹配电路输出的一路放大信号与通过第二极匹配电路输出的一路放大信号合成,可以输出N路合成放大信号,提高了放大器的功能密集度;此外,还可以使得放大器增益叠加,使放大器具有更高的增益。在本申请实施例中,放大器中仅包括一个三端口晶体管,而三端口晶体管的功耗决定了放大器的功耗,因此,本申请实施例的放大器实现了多路放大器增益叠加而功耗并没有成倍增加,从而提高了放大器的功率与功耗比。
本申请实施例中,各附图中标号相同的功能单元有相同或相似的功能,在此不再赘述。
本申请实施例中的放大器,可以独立使用,或可以多级级联使用,或可以和其他各种功能的电路级联使用;本申请实施例的射频芯片中也可以包括独立使用的放大器,或可以包括多个组合使用的放大器,或可以包括多个独立使用的放大器;本申请该实施例的射频芯片,可以独立使用,或可以多级组合使用,或可以和其他各种功能的芯片/电路组合使用。
本申请实施例中,三端口晶体管的各极的偏置电路分别包括多种实现形式,这些实现形式也可以应用在其他电路中,或可以与其他实现形式相组合,或相互之间组合,在此不再赘述。
所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,仅以上述各功能单元、模块的划分进行举例说明,实际应用中,可以根据需求将上述功能分配由不同的功能单元、模块完成,即将所述装置的内部结构划分成不同的功能单元或模块,以完成以上描述的全部或部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。另外,各功能单元、模块的具体名称也只是为了便于互相区分,并不用于限制本申请的保护范围。上述***中单元、模块的具体工作过程,可以参考上下文中的对应过程,在此不再赘述。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述或记载的部分,可以参见其他实施例中的相关描述。
所述作为分离部件说明的单元或模块可以是或者也可以不是物理上分开的,作为单元或模块显示的部件可以是或者也可以不是物理单元,既可以位于一个地方,或者也可以分布到多个功能单元上。可以根据实际的需要选择其中的部分或者全部单元或模块来实现本实施例方案的目的。
另外,本申请各个实施例中的各功能单元或模块可以集成在一个芯片单元中,也可以是各个单元或模块单独物理存在,也可以两个或两个以上单元或模块集成在一个单元中。
需要说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式,使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。
Claims (19)
1.一种放大器,其特征在于,所述放大器包括:
三端口晶体管,包括第一极、第二极和第三极,所述三端口晶体管用于从所述三端口晶体管的第三极接收待放大射频信号,将所述待放大射频信号放大后,从所述三端口晶体管的第一极输出反相放大信号,从所述三端口晶体管的第二极输出同相放大信号;
第一极匹配电路,所述第一极匹配电路包括N个支路,
第一极匹配电路的第j支路的第一端和所述三端口晶体管的第一极相连,所述第一极匹配电路的第j支路的第二端与第j射频信号输出端相连,
所述第一极匹配电路的第j支路用于将所述三端口晶体管的第一极的阻抗匹配至第j目标阻抗,第j目标阻抗为第j射频信号输出端的输出阻抗,所述第一极匹配电路的第j支路还用于将所述反相放大信号传输至所述第j射频信号输出端成为第j放大信号;
第二极匹配电路,所述第二极匹配电路包括N个支路,
第二极匹配电路的第j支路的第一端与所述三端口晶体管的第二极相连,所述第二极匹配电路的第j支路的第二端与第N+j射频信号输出端相连,
所述第二极匹配电路的第j支路用于将所述三端口晶体管的第二极的阻抗匹配至第N+j目标阻抗,第N+j目标阻抗为第N+j射频信号输出端的输出阻抗,所述第二极匹配电路的第j支路还用于将所述同相放大信号传输至所述第N+j射频信号输出端成为第N+j放大信号;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
2.据权利要求1所述的放大器,其特征在于,所述第j放大信号与所述第N+j放大信号相合成;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
3.据权利要求2所述的放大器,其特征在于,所述第j放大信号与所述第N+j放大信号相合成,包括:
所述第j射频信号输出端与所述第N+j射频信号输出端相连;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
4.根据权利要求3所述的放大器,其特征在于,所述放大器还包括:
N个阻抗变换电路,
其中,第j阻抗变换电路的第一端与所述第j射频信号输出端相连,所述第j阻抗变换电路的第二端与第2N+j射频信号输出端相连;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
5.据权利要求2所述的放大器,其特征在于,所述放大器还包括N个合成电路,
所述第j放大信号与所述第N+j放大信号相合成,包括:
所述第j射频信号输出端与第j合成电路的第一端相连,所述第N+j射频信号输出端与第j合成电路的第二端相连,以使第j放大信号和第N+j放大信号合成;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
6.根据权利要求5所述的放大器,其特征在于,所述放大器还包括:
N个阻抗变换电路,
第j阻抗变换电路的第一端与所述第j合成电路的第三端相连,所述第j阻抗变换电路的第二端与第2N+j射频信号输出端相连;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
7.根据权利要求1所述的放大器,其特征在于,所述放大器还包括:
第三极匹配电路,所述第三极匹配电路的第一端与射频信号输入端相连,所述第三极匹配电路的第二端与所述三端口晶体管的第三极相连;
第三极偏置电路,所述第三极偏置电路与所述第三极匹配电路的第三端相连;
N个第一极偏置电路,第j第一极偏置电路的第一端与第j第一极偏置电源端相连;
N个第二极偏置电路,第j第二极偏置电路的第一端与所述第二极匹配电路的第j支路的第三端相连;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
8.根据权利要求1所述的放大器,其特征在于,所述第一极匹配电路第j支路包括:
第j支路第一感性单元,所述第j支路第一感性单元的第二端与所述三端口晶体管的第一极相连;
第j支路第二感性单元,所述第j支路第二感性单元的第一端与第j第一极偏置电源端相连,所述第j支路第二感性单元的第二端与所述第j支路第一感性单元的第一端相连;
第j支路第三感性单元,所述第j支路第三感性单元的第一端与所述第j支路第一感性单元的第一端相连,所述第j支路第三感性单元的第二端与所述第j射频信号输出端相连;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
9.根据权利要求8所述的放大器,其特征在于,所述第二极匹配电路第j支路包括:
第j支路第四感性单元,所述第j支路第四感性单元的第一端与所述三端口晶体管的第二极相连;
第j支路第五感性单元,所述第j支路第五感性单元的第一端与所述第j支路第四感性单元的第二端相连;
第j支路第一电容,所述第j支路第一电容的第一端与所述第j支路第四感性单元的第二端相连,所述第j支路第一电容的第二端与所述第N+j射频信号输出端相连;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
10.根据权利要求7所述的放大器,其特征在于,所述第三极匹配电路包括:
第六感性单元,所述第六感性单元的第一端与所述三端口晶体管的第三极相连;
第七感性单元,所述第七感性单元的第一端与所述第六感性单元的第二端相连,所述第七感性单元的第二端与所述第三极偏置电路相连;
第二电容,所述第二电容的第一端与所述射频信号输入端相连,所述第二电容的第二端与所述第六感性单元的第二端相连。
11.根据权利要求10所述的放大器,所述第j支路第一感性单元和所述第j支路第二感性单元为感应磁场相反的电感对;和/或
所述第j支路第四感性单元和所述第j支路第五感性单元为感应磁场相反的电感对;和/或
所述第六感性单元和所述第七感性单元为感应磁场相反的电感对;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
12.根据权利要求10所述的放大器,其特征在于,所述第三极偏置电路包括:
第三电容,所述第三电容的第一端接地,所述第三电容的第二端与所述第七感性单元的第二端相连,所述第三电容的第二端还与第三极偏置电源端相连。
13.根据权利要求12所述的放大器,其特征在于,所述第j第二极偏置电路包括:
第j第四电容,所述第j第四电容的第一端与所述第j支路第五感性单元的第二端相连,所述第j第四电容的第一端还与第j第二极偏置电源端相连,所述第j第四电容的第二端接地;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
14.根据权利要求12所述的放大器,其特征在于,所述第j第二极偏置电路为地;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
15.根据权利要求10所述的放大器,其特征在于,所述第三极偏置电路为地。
16.根据权利要求15所述的放大器,其特征在于,所述第j第二极偏置电路包括:
第j第六电容,所述第j第六电容的第一端与所述第j支路第五感性单元的第二端相连,所述第j第六电容的第二端接地;
第j第一电阻,所述第j第一电阻的第一端与所述第j支路第五感性单元的第二端相连,所述第j第一电阻的第二端接地;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
17.根据权利要求7所述的放大器,其特征在于,所述第j第一极偏置电路包括:
第j第七电容,所述第j第七电容的第一端接地,所述第j第七电容的第二端与第j第一极偏置电源端相连;
其中,j=1……N,j为大于等于1的整数,N为大于等于1的整数。
18.一种射频芯片,其特征在于,所述射频芯片包括衬底,以及衬底上的如权利要求1至17任一项所述的放大器。
19.一种电子装置,其特征在于,包括如权利要求18所述的射频芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220770507.5U CN218071443U (zh) | 2022-04-01 | 2022-04-01 | 放大器、射频芯片及电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220770507.5U CN218071443U (zh) | 2022-04-01 | 2022-04-01 | 放大器、射频芯片及电子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218071443U true CN218071443U (zh) | 2022-12-16 |
Family
ID=84415699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220770507.5U Active CN218071443U (zh) | 2022-04-01 | 2022-04-01 | 放大器、射频芯片及电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218071443U (zh) |
-
2022
- 2022-04-01 CN CN202220770507.5U patent/CN218071443U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Nguyen et al. | A coupler-based differential mm-wave Doherty power amplifier with impedance inverting and scaling baluns | |
CN105409116B (zh) | 具有可配置的相互耦合的源极退化电感器的放大器 | |
EP2011230B1 (en) | Doherty amplifier | |
CN110784185B (zh) | 功率放大器、输出匹配电路和射频模块 | |
JP2001292033A (ja) | 高周波回路及び通信システム | |
US20020093383A1 (en) | Doherty power amplifier with integrated quarter wave transformer/combiner circuit | |
Kim et al. | A Switchless, $ Q $-Band Bidirectional Transceiver in 0.12-$\mu $ m SiGe BiCMOS Technology | |
US8073417B2 (en) | Method and system for a transformer-based high performance cross-coupled low noise amplifier | |
CN112543002B (zh) | 宽带差分Doherty功率放大器及其设计方法和应用 | |
WO2024109421A1 (zh) | 一种射频功率放大器及电子设备 | |
CN218071443U (zh) | 放大器、射频芯片及电子装置 | |
CN115800936B (zh) | 放大电路、无线通信模块和电子设备 | |
CN218071445U (zh) | 放大器、射频芯片及电子装置 | |
CN218071442U (zh) | 放大器、射频芯片及电子装置 | |
CN116614093A (zh) | 一种功率放大器及电子设备 | |
CN213990606U (zh) | 基于合路并联谐振网络的Doherty功率放大器 | |
JP2001267857A (ja) | 電力増幅器 | |
TW202247598A (zh) | 結合sutardja變壓器之低雜訊放大器 | |
Yan et al. | A $ D $-Band Power Amplifier With 60-GHz Large-Signal Bandwidth and 7.6% Peak PAE in 28-nm CMOS | |
Pham et al. | A 5.8 GHz, 47% efficiency, linear outphase power amplifier with fully integrated power combiner | |
CN116938152A (zh) | 放大器、射频芯片及电子装置 | |
CN217388653U (zh) | 级联放大器、射频芯片及电子装置 | |
Yang et al. | A Ku-band CMOS balanced driver amplifier with transformer-based notch filter for SATCOM phased arrays | |
CN116938150A (zh) | 放大器、射频芯片及电子装置 | |
CN107548511A (zh) | 将输入射频信号变换为输出射频信号的射频变压器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |