CN217933782U - 一种附着于半导体硅芯片表面的金属接触层 - Google Patents
一种附着于半导体硅芯片表面的金属接触层 Download PDFInfo
- Publication number
- CN217933782U CN217933782U CN202220841035.8U CN202220841035U CN217933782U CN 217933782 U CN217933782 U CN 217933782U CN 202220841035 U CN202220841035 U CN 202220841035U CN 217933782 U CN217933782 U CN 217933782U
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- contact layer
- attached
- silicon chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型的名称是一种附着于半导体硅芯片表面的金属接触层,属于功率半导体器件制造技术领域。它主要是解决在半导体硅芯片表面真空镀膜金属镍、钛等金属接触层存在蒸发速率过慢或出现薄膜表面不平坦的问题。它的主要特征是:包括金属接触层;所述金属接触层由磁控溅射的欧姆接触层、黏附层、过渡层和导电层组成;所述欧姆接触层附着于衬底上,黏附层附着于欧姆接触层上,过渡层附着于黏附层上,导电层附着于过渡层上。本实用新型具有较好的附着力、致密性、台阶覆盖特性、厚度可控性及重复性良好的特点,主要用于功率器件半导体硅芯片表面的金属接触层。
Description
技术领域
本实用新型属于功率半导体器件制造技术领域,涉及功率器件的半导体硅芯片表面金属的镀层技术,具体为一种附着于半导体硅芯片表面的金属接触层。
背景技术
目前,在功率器件半导体硅芯片表面金属制造技术中常用的镀膜方法主要为真空镀膜;传统的真空镀膜是把装有衬底的真空室抽取至一定高真空,然后加热待镀材料源使其蒸发,形成源蒸气沉积到衬底表面,最终在衬底表面凝结形成固态薄膜金属层的一种工艺方法。然而,蒸发镀膜,顾名思义就是要用到高温蒸发的,那么对于一些熔点较高的金属材料,比如镍、钛等,使用真空蒸镀会导致蒸发速率过慢。若提高蒸发速率,可能会使蒸气源分子气相输运过程中的相互碰撞加剧,动能就会有所降低,甚至会引起蒸汽源分子气相结团后再淀积,这又将导致出现薄膜金属层表面不平坦等质量问题。同时设备条件限制,真空镀膜实现多层金属镀膜也很困难,难以满足功率器件半导体硅芯片表面金属镀膜层的需求。
发明内容
为了解决镀多层金属的工艺需求,且对于熔点较高的金属材料,在镀膜时为了防止镀膜过程速率过慢或出现薄膜表面不平坦等质量问题,本实用新型提供一种附着于半导体硅芯片表面的金属接触层。
本实用新型的技术解决方案是:一种附着于半导体硅芯片表面的金属接触层,其特征在于:包括金属接触层;所述金属接触层由磁控溅射的欧姆接触层、黏附层、过渡层和导电层组成;所述欧姆接触层附着于衬底上,黏附层附着于欧姆接触层上,过渡层附着于黏附层上,导电层附着于过渡层上。
本实用新型的技术解决方案中所述的欧姆接触层由金属铝层构成,厚度为0.5μm-40μm或0.5μm-15μm。
本实用新型的技术解决方案中所述的黏附层由金属镍层、金属钛层、金属铬层、金属铝层和金属锆层中的单质单层金属层或多种金属单层金属层构成,厚度为0.1μm-10μm或0.1μm-1μm。
本实用新型的技术解决方案中所述的过渡层由金属钛层、金属钯层、金属钨层、金属钼层、金属镍层和金属镍铬合金层中的单质或镍铬合金单层金属层或多种金属单层金属层构成,厚度为0.1μm-10μm或0.3μm-2μm。
本实用新型的技术解决方案中所述的导电层由金属金层、金属铝层、金属银层和金属铜层中的单质单层金属层或多种金属单层金属层构成,厚度为0.1μm-10μm或0.2μm-5μm。
本实用新型的技术解决方案中所述的欧姆接触层由金属铝层构成;所述黏附层由金属镍层、金属钛层、金属铬层、金属铝层和金属锆层中的单质单层金属层或多种金属单层金属层构成;所述过渡层由金属钛层、金属钯层、金属钨层、金属钼层、金属镍层和金属镍铬合金层中的单质或镍铬合金单层金属层或多种金属单层金属层构成;所述导电层由金属金层、金属铝层、金属银层和金属铜层中的单质单层金属层或多种金属单层金属层构成;所述欧姆接触层与单质单层的黏附层为不同金属的金属层,单质单层的黏附层与单质单层的过渡层为不同金属的金属层,单质单层的过渡层与单质单层的导电层为不同金属的金属层。
本实用新型的技术解决方案中所述的欧姆接触层由金属铝层构成;所述黏附层由金属镍层构成;所述过渡层由金属钛构成;所述导电层由金属金(Au)层构成。
本实用新型的技术解决方案中所述的欧姆接触层厚度为0.5μm-40μm;所述黏附层厚度为0.1μm-10μm;所述过渡层厚度为0.1μm-10μm;所述导电层厚度为0.1μm-10μm。
本实用新型的技术解决方案中所述的欧姆接触层厚度为0.5μm-15μm;所述黏附层厚度为0.1μm-1μm;所述过渡层厚度为0.3μm-2μm;所述导电层厚度为0.2μm-5μm。
磁控溅射的原理是:电子在电场的作用下加速飞向基片的过程中与氩原子发生碰撞,电离出大量的氩离子和电子,电子加速飞向基片,氩离子在电场的作用下加速轰击靶材,溅射出大量的靶材原子,呈中性的靶原子沉积在基片成膜,二次电子在加速飞向基片的过程中受到磁场洛伦磁力的影响,被束缚在靠近靶面的等离子体区域内,该区域等离子体密度很高,二次电子在磁场作用下围绕靶面做圆周运动,该电子的运动路径很长,在运动过程中不断与氩原子发生碰撞电离出大量的氩离子轰击靶材,经过多次碰撞后电子的能量逐渐降低,摆脱了磁力线的束缚,远离靶材,最终沉积在基片上。
PVD 磁控溅射镀膜技术制备出的薄膜具有硬度和强度高、热稳定性好、耐磨性好、化学性能稳定、摩擦系数低、组织结构致密,PVD 磁控溅射镀膜工艺无污染,因此工艺在真空环境下成膜,膜层不易被污染,可形成纯净致密的膜层,可实现绿色化制造。该技术多应用于金属材料表面镀膜,用于半导体硅芯片表面镀膜较少。
本实用新型由于采用由磁控溅射的欧姆接触层、黏附层、过渡层和导电层组成的附着于半导体硅芯片表面的金属接触层,其中,欧姆接触层附着于衬底上,黏附层附着于欧姆接触层上,过渡层附着于黏附层上,导电层附着于过渡层上,因而具有较好的薄膜的附着力、致密性和台阶覆盖特性,并且薄膜厚度的可控性和重复性都好于真空蒸镀。
本实用新型具有较好的附着力、致密性、台阶覆盖特性、厚度可控性及重复性良好的特点。本实用新型主要用于功率器件半导体硅芯片表面的金属接触层。
附图说明
图1是本实用新型的构造剖面正视图。
图中:1. 欧姆接触层;2. 黏附层;3. 过渡层;4. 导电层;5. 衬底。
具体实施方式
下面将结合本发明实施例中的附图,对本实用新型实施例进行完整地描述。显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。任何基于本实用新型的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例,都属于本实用新型保护的范围。
如图1所示,本实用新型是一种附着于半导体硅芯片表面的金属接触层的一个实施例,包括衬底5和金属接触层,其中,金属接触层由欧姆接触层1、黏附层2、过渡层3和导电层4组成。
欧姆接触层1为磁控溅射的金属铝层,厚度为0.5μm-15μm。欧姆接触层1附着于衬底5上。欧姆接触层1能与衬底5形成良好欧姆接触的金属层。
为了防止欧姆接触层1与过渡层3之间的附着性不好,还需要在欧姆接触层1与过渡层3之间淀积一层黏附层2。黏附层2由金属镍层构成。黏附层2也可由金属钛层、金属铬层、金属铝层和金属锆层中的单质单层金属层构成,也可由金属镍层、金属钛层、金属铬层、金属铝层和金属锆层中的多种金属单层金属层构成。黏附层2的厚度为0.1μm-1μm。黏附层2附着于欧姆接触层1上。
过渡层3就是阻挡层,是用来阻挡上层金属扩散进入硅和二氧化硅,形成金属硅化物;或者阻挡上下两层金属互扩散产生高阻物的阻挡层。过渡层金属应比硅之间的合金化温度高,和上下两层都不产生高阻金属或金属氧化物,且致密度高、无针孔。过渡层3由金属钛层构成。过渡层3也可由金属钯层、金属钨层、金属钼层、金属镍层和金属镍铬合金层中的单质或镍铬合金单层金属层构成,也可由金属钛层、金属钯层、金属钨层、金属钼层、金属镍层和金属镍铬合金层中的多种金属和合金的单层金属层构成。过渡层3的厚度为0.3μm-2μm。过渡层3附着于黏附层2上。
导电层4电阻率低,抗电迁移性能好,理化性质稳定,容易压焊引线。导电层4由金属金(Au)层构成。导电层4也可由金属铝层、金属银层和金属铜层中的单质的单层金属层构成,也可由金属金层、金属铝层、金属银层和金属铜层中的多种金属的单层金属层构成。导电层4的厚度为0.2μm-5μm。导电层4附着于过渡层3上。
本实用新型实施例是通过PVD磁控溅射镀膜方法实现的,包括以下步骤:
(1)芯片即衬底5在镀膜前被加热到100℃~200℃;
(2)用高频等离子轰击靶材表面,对靶材表面所吸附物做进一步清除;
(3)再开始用磁控溅射的方法在芯片即衬底5表面镀膜。
PVD多层金属镀膜磁控溅射条件为:温度为100℃~200℃,真空抽至10-3~10-6Pa,恒温时间为3~60min。在溅射镀膜的同时,增加镀膜材料原子到芯片即衬底5表面动能的电场,往复运动增加镀膜厚度。
硅芯片面:先使用高纯Al(99.999%)镀膜,厚度为0.5μm-15μm;其次使用高纯Ti或Cr(99.999%)镀膜,厚度为0.1μm-1μm;再使用高纯Ni(99.999%)镀膜,厚度为0.3μm-2μm;最后使用高纯Au或Ag(99.999%)镀膜,厚度为0.2μm-5μm。
目前,已经开发了半导体硅芯片表面PVD镀金、银、铝、镍、钛、锆等金属。可以单面镀,也可以双面镀,还可以镀混合膜,两种、三种或者四种金属同时溅射,得到混合的合金膜,还可以金属叠加膜,镀膜方式为一种金属镀完,再溅射另一种金属。
以上所述,仅是本实用新型的较佳实施例,并非对本实用新型作任何形式上的限制。因此凡是未脱离本实用新型的内容,依据本实用新型的技术实质对以上实施例所做的任何修改、等同替换、等效变化及修饰,均仍属于本发明技术方案保护的范围。
Claims (9)
1.一种附着于半导体硅芯片表面的金属接触层,其特征在于:包括金属接触层;所述金属接触层由磁控溅射的欧姆接触层(1)、黏附层(2)、过渡层(3)和导电层(4)组成;所述欧姆接触层(1)附着于衬底(5)上,黏附层(2)附着于欧姆接触层(1)上,过渡层(3)附着于黏附层(2)上,导电层(4)附着于过渡层(3)上。
2.根据权利要求1所述的一种附着于半导体硅芯片表面的金属接触层,其特征在于:所述的欧姆接触层(1)由金属铝层构成,厚度为0.5μm-40μm或0.5μm-15μm。
3.根据权利要求1所述的一种附着于半导体硅芯片表面的金属接触层,其特征在于:所述的黏附层(2)厚度为0.1μm-10μm或0.1μm-1μm。
4.根据权利要求1所述的一种附着于半导体硅芯片表面的金属接触层,其特征在于:所述的过渡层(3)厚度为0.1μm-10μm或0.3μm-2μm。
5.根据权利要求1所述的一种附着于半导体硅芯片表面的金属接触层,其特征在于:所述的导电层(4)厚度为0.1μm-10μm或0.2μm-5μm。
6.根据权利要求1所述的一种附着于半导体硅芯片表面的金属接触层,其特征在于:所述的欧姆接触层(1)由金属铝层构成。
7.根据权利要求1所述的一种附着于半导体硅芯片表面的金属接触层,其特征在于:所述的欧姆接触层(1)由金属铝层构成;所述黏附层(2)由金属镍层构成;所述过渡层(3)由金属钛层构成;所述导电层(4)由金属金层构成。
8.根据权利要求1、6或7所述的一种附着于半导体硅芯片表面的金属接触层,其特征在于:所述的欧姆接触层(1)厚度为0.5μm-40μm;所述黏附层(2)厚度为0.1μm-10μm;所述过渡层(3)厚度为0.1μm-10μm;所述导电层(4)厚度为0.1μm-10μm。
9.根据权利要求1、6或7所述的一种附着于半导体硅芯片表面的金属接触层,其特征在于:所述的欧姆接触层(1)厚度为0.5μm-15μm;所述黏附层(2)厚度为0.1μm-1μm;所述过渡层(3)厚度为0.3μm-2μm;所述导电层(4)厚度为0.2μm-5μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220841035.8U CN217933782U (zh) | 2022-04-13 | 2022-04-13 | 一种附着于半导体硅芯片表面的金属接触层 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220841035.8U CN217933782U (zh) | 2022-04-13 | 2022-04-13 | 一种附着于半导体硅芯片表面的金属接触层 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217933782U true CN217933782U (zh) | 2022-11-29 |
Family
ID=84176042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220841035.8U Active CN217933782U (zh) | 2022-04-13 | 2022-04-13 | 一种附着于半导体硅芯片表面的金属接触层 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217933782U (zh) |
-
2022
- 2022-04-13 CN CN202220841035.8U patent/CN217933782U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4720401A (en) | Enhanced adhesion between metals and polymers | |
US20020139662A1 (en) | Thin-film deposition of low conductivity targets using cathodic ARC plasma process | |
JP2005158887A (ja) | 回路基板及びその製造方法 | |
AU2020104420A4 (en) | A metallized structure on the back of silicon wafer and its manufacturing methods | |
CN108715992A (zh) | 一种集成电路陶瓷电路板表面铜-石墨烯复合涂层及其制备方法 | |
EP0187706B1 (en) | A method of coating an organic substrate with a metal | |
CN113463054B (zh) | 介质滤波器全磁控溅射多层复合金属化方法 | |
CN217933782U (zh) | 一种附着于半导体硅芯片表面的金属接触层 | |
CN207678068U (zh) | 一种超高导热型陶瓷基板 | |
CN107186373B (zh) | 一种钛基多层膜钎料及其制备方法 | |
TW593716B (en) | Multilayered deposited metal film on surface of non-metallic substrate and method for producing the same | |
KR100867756B1 (ko) | 고속/고밀도 마그네트론 스퍼터링 법을 이용한 세라믹인쇄회로기판의 원판 제조 방법 | |
CN108359953A (zh) | 一种Cu-Ni梯度薄膜材料及其制备方法 | |
WO1990013685A1 (fr) | Materiau de contact electrique, procede de production de ce materiau, et contact electrique ainsi produit | |
WO2017020535A1 (zh) | 一种铜铝合金晶振片镀膜工艺 | |
Hsieh et al. | Barrier performance of ITO film on textured Si substrate | |
CN115449765A (zh) | 一种共溅射制备金锡焊料薄膜的方法 | |
WO2017020534A1 (zh) | 一种银铝合金晶振片镀膜工艺 | |
CN100370584C (zh) | GaAs基材料上原位淀积高介电常数Al2O3和金属膜的方法 | |
JP5464780B2 (ja) | 膜の製造方法 | |
KR960000481B1 (ko) | 플라스틱에 전자파 방해 차단용 금속 피막 형성방법 | |
CN114481067B (zh) | 一种超纯、超厚、致密铝膜的制备方法 | |
CN107742561A (zh) | 一种Ni‑Zn‑N薄膜阻挡层及其制备方法 | |
US20230323524A1 (en) | Quartz crystal sensor coated with gold-aluminum by magnetron sputtering | |
JP4053210B2 (ja) | プラズマ加工法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |