CN217240326U - 防反接线路、电子设备与车辆 - Google Patents
防反接线路、电子设备与车辆 Download PDFInfo
- Publication number
- CN217240326U CN217240326U CN202220315210.XU CN202220315210U CN217240326U CN 217240326 U CN217240326 U CN 217240326U CN 202220315210 U CN202220315210 U CN 202220315210U CN 217240326 U CN217240326 U CN 217240326U
- Authority
- CN
- China
- Prior art keywords
- circuit
- resistor
- nmos tube
- output end
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本申请提供了一种防反接线路、电子设备与车辆。该防反接线路包括两个NMOS管、反接关断电路和驱动电路,其中,第一NMOS管的漏极用于接入电源,第二NMOS管的漏极用于接入负载,反接关断电路分别与第一NMOS管的栅极和第二NMOS管的栅极连接,反接关断电路用于在电源反接的情况下,关断两个NMOS管,驱动电路包括一个驱动芯片,驱动芯片的第一输入引脚用于接入电源,驱动芯片的第二输入引脚用于接入负载,输出引脚与反接关断电路的第二输入引脚连接,驱动电路用于驱动两个NMOS管。该防反接线路采用两个NMOS管构成大电流的通路,在流经大电流时不会引起很大的电压衰减,提升了防反接线路的使用寿命。
Description
技术领域
本申请涉及防反接电路领域,具体而言,涉及一种防反接线路、电子设备与车辆。
背景技术
电源在使用过程中要严格防止反接,一旦电源反接很容易烧毁负载和元器件。目前有很多放反接电路,如直接将一个二极管串联在电路中,防止由于电源正极和电源负极接线错误而损伤电子元器件。但是这种防反接电路虽然结构简单,但是由于二极管两端的压降比较高,当大电流流经二极管时,其在二极管两端的损耗非常大,降低***的效率,缩短二极管的以及***的寿命。
因此,亟需一种不会影响***寿命的防反接电路。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解,因此,背景技术中可能包含某些信息,这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
实用新型内容
本申请的主要目的在于提供一种防反接线路、电子设备与车辆,以解决现有技术中缺乏一种不会影响***寿命的防反接电路的问题。
为了实现上述目的,根据本申请的一个方面,提供了一种防反接线路,包括:两个NMOS管,分别为第一NMOS管和第二NMOS管,所述第一NMOS管的漏极用于接入电源,所述第一NMOS管的源极与所述第二NMOS管的源极连接,所述第一NMOS管的栅极与所述第二NMOS管的栅极连接,所述第二NMOS管的漏极用于接入负载;反接关断电路,包括第一输入端、第二输入端和输出端,所述反接关断电路的第一输入端分别与所述第一NMOS管的源极和所述第二NMOS管的源极连接,所述反接关断电路的第二输入端分别与所述第一NMOS管的栅极和所述第二NMOS管的栅极连接,所述反接关断电路的输出端接地,所述反接关断电路用于在所述电源反接的情况下,关断所述第一NMOS管和所述第二NMOS管;驱动电路,包括一个驱动芯片,所述驱动芯片包括第一输入引脚、第二输入引脚和输出引脚,所述第一输入引脚用于接入所述电源,所述第二输入引脚用于接入所述负载,所述输出引脚与所述反接关断电路的第二输入端连接,所述驱动电路用于驱动所述第一NMOS管和所述第二NMOS管工作。
可选地,所述驱动电路还包括:缓冲电路,包括输入端、第一输出端和第二输出端,所述缓冲电路的输入端与所述输出引脚连接,所述缓冲电路的第一输出端与所述反接关断电路的第二输入端连接,所述缓冲电路的第二输出端接地,所述缓冲电路用于使得所述第二NMOS管缓慢开启;第一保护单元,包括输入端和输出端,所述第一保护单元的输入端与所述缓冲电路的第一输出端连接,所述第一保护单元的输出端与所述缓冲电路的输入端;第二保护单元,包括输入端和输出端,所述第二保护单元的输入端用于接入所述电源,所述第二保护单元的输出端与所述第一输入引脚连接。
可选地,所述缓冲电路包括第一电阻、第一二极管和第一电容,所述第一电阻的第一端为所述缓冲电路的输入端,所述第一电阻的第二端为所述缓冲电路的第一输出端,所述第一二极管的正极为所述缓冲电路的第一输出端,所述第一二极管的负极与所述第一电容的第一端连接,所述第一电容的第二端接地。
可选地,所述第一保护单元包括第二二极管,所述第二二极管的正极为所述第一保护单元的输入端,所述第二二极管的负极为所述第一保护单元的输出端。
可选地,所述第二保护单元包括第三二极管,所述第三二极管的正极为所述第二保护单元的输入端,所述第三二极管的负极为所述第二保护单元的输出端。
可选地,所述反接关断电路包括三极管、第四二极管和第二电阻,所述三极管的集电极为所述反接关断电路的第二输入端,所述三极管的发射极为所述反接关断电路的第一输入端,所述第四二极管的正极与所述三极管的发射极连接,所述第二电阻的第一端分别与所述第四二极管的负极和所述三极管的基极连接,所述第二电阻的第二端为所述反接关断电路的输出端。
可选地,所述驱动芯片还包括第三输入引脚、第四输入引脚、第五输入引脚和第六输入引脚,所述防反接线路还包括:过流保护电路,包括第一检测单元和第二检测单元,所述第一检测单元包括输入端和输出端,所述第二检测单元包括输入端和输出端,所述第一检测单元的输入端分别与所述第一NMOS管的源极和所述第二NMOS管的源极连接,所述第一检测单元的输出端与所述第三输入引脚连接,所述第二检测单元的输入端与所述第二NMOS管的漏极连接,所述第二检测单元的输出端与所述第二输入引脚连接,所述第一检测单元和所述第二检测单元分别用于检测所述第三输入引脚和所述第二输入引脚的电压,所述驱动芯片还用于在所述第二输入引脚和所述第三输入引脚的电压差值大于预定值的情况下,关断所述第一NMOS管和所述第二NMOS管;电压保护电路,包括输入端、第一输出端、第二输出端和第三输出端,所述电压保护电路的输入端与所述第一输入引脚连接,所述电压保护电路的第一输出端与所述第四输入引脚连接,所述电压保护电路的第二输出端与所述第五输入引脚连接,所述电压保护电路的第三输出端接地,所述驱动芯片还用于在所述电源的电压不在预定范围的情况下,关断所述第一NMOS管和所述第二NMOS管;外部使能电路,包括输入端、第一输出端、第二输出端和第三输出端,所述外部使能电路的输入端用于接入开关信号,所述外部使能电路的第一输出端与所述第六输入引脚连接,所述外部使能电路的第二输出端接地,所述外部使能电路的第三输出端接地,所述驱动芯片用于根据所述开关信号,间断地控制所述第一NMOS管和所述第二NMOS管开启;保护电路,包括输入端和输出端,所述保护电路的输入端用于接入所述电源,所述保护电路的输出端接地,所述保护电路用于在所述第一NMOS管和所述第二NMOS管关断的情况下,抑制所述电源的电压的瞬时变化。
可选地,所述第一检测单元包括第三电阻,所述第三电阻的第一端为所述第一检测单元的输入端,所述第三电阻的第二端为所述第一检测单元的输出端。
可选地,所述第二检测单元包括第四电阻,所述第四电阻的第一端为所述第二检测单元的输入端,所述第四电阻的第二端为所述第二检测单元的输出端。
可选地,所述电压保护电路包括第五电阻、第六电阻和第七电阻,所述第五电阻的第一端为所述电压保护电路的输入端,所述第五电阻的第二端与所述第六电阻的第一端连接,且所述第五电阻的第二端为所述电压保护电路的第一输出端,所述第六电阻的第二端与所述第七电阻的第一端连接,且所述第六电阻的第二端为所述电压保护电路的第一输出端,所述第七电阻的第二端接地。
可选地,所述外部使能电路包括第八电阻、第九电阻和第二电容,所述第八电阻的第一端为所述外部使能电路的输入端,所述第八电阻的第二端与所述第九电阻的第一端连接,且所述第八电阻的第二端为所述外部使能电路的第一输出端,所述第九电阻的第二端为所述外部使能电路的第二输出端,所述第二电容的第一端与所述第九电阻的第一端连接,所述第二电容的第二端为所述外部使能电路的第三输出端。
可选地,所述保护电路包括第五二极管,所述第五二极管的第一端为所述保护电路的输入端,所述第五二极管的第二端为所述保护电路的输出端。
根据本申请的另一方面,提供了一种电子设备,包括防反接线路,所述防反接线路为任意一种所述的防反接线路。
根据本申请的又一方面,提供了一种车辆,包括防反接线路,所述防反接线路为任意一种所述的防反接线路。
应用本申请的技术方案,防反接线路包括两个NMOS管、反接关断电路和驱动电路,其中,第一NMOS管的漏极用于接入电源,第一NMOS管的源极与第二NMOS管的源极连接,第一NMOS管的栅极与第二NMOS管的栅极连接,第二NMOS管的漏极用于接入负载,反接关断电路的第一输入端与第一NMOS管的栅极和第二NMOS管的栅极连接,反接关断电路分别与第一NMOS管的栅极和第二NMOS管的栅极连接,反接关断电路用于在电源反接的情况下,关断第一NMOS管和第二NMOS管,驱动电路包括一个驱动芯片,驱动芯片的第一输入引脚用于接入电源,驱动芯片的第二输入引脚用于接入负载,输出引脚与反接关断电路的第二输入引脚连接,驱动电路用于驱动第一NMOS管和第二NMOS管。该防反接线路采用两个NMOS管、反接关断电路和驱动电路,两个NMOS管构成大电流的通路,在流经大电流时不会引起很大的电压衰减,相比现有技术中采用二极管作为防反接线路,二极管两端的压降比较高,因为两个NMOS管在流经大电流时不会引起很大的电压衰减,所以本申请的两个NMOS管的两端的压降并不会很大,同时本申请的反接关断电路,在电源反接时,可以及时将两个NMOS管关断,可以进一步避免两个NMOS管受到损耗,从而进一步提升了防反接线路的使用寿命,进而解决了现有技术中缺乏一种不会影响***寿命的防反接电路的问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的可选理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了根据本申请的实施例的一种防反接线路的示意图;
图2示出了根据本申请的实施例的一种防反接线路的电路图。
其中,上述附图包括以下附图标记:
10、第一NMOS管;20、第二NMOS管;30、电源;40、负载;50、反接关断电路;60、驱动芯片;70、过流保护电路;80、电压保护电路;90、开关信号;100、外部使能电路;101、第八电阻;102、第九电阻;103、第二电容;110、保护电路;501、三极管;502、第四二极管;503、第二电阻;601、缓冲电路;602、第一保护单元;603、第二保护单元;604、第一电阻;605、第一二极管;606、第一电容;607、第三电容;701、第一检测单元;702、第二检测单元;801、第五电阻;802、第六电阻;803、第七电阻。
具体实施方式
应该指出,以下详细说明都是例示性的,旨在对本申请提供可选的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是,当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时,该元件可直接在该另一元件上,或者也可存在中间元件。而且,在说明书以及权利要求书中,当描述有元件“连接”至另一元件时,该元件可“直接连接”至该另一元件,或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的,现有技术中缺乏一种不会影响***寿命的防反接电路,为了解决如上问题,本申请提出了一种防反接线路、电子设备与车辆。
根据本申请的实施例,提供了一种防反接线路。图1示出了根据本申请的实施例的一种防反接线路的示意图,如图1所示,该防反接线路包括两个NMOS管、反接关断电路50和驱动电路,其中,两个NMOS管分别为第一NMOS管10和第二NMOS管20,上述第一NMOS管10的漏极用于接入电源30,上述第一NMOS管10的源极与上述第二NMOS管20的源极连接,上述第一NMOS管10的栅极与上述第二NMOS管20的栅极连接,上述第二NMOS管20的漏极用于接入负载40;反接关断电路50包括第一输入端、第二输入端和输出端,上述反接关断电路50的第一输入端分别与上述第一NMOS管10的源极和上述第二NMOS管20的源极连接,上述反接关断电路50的第二输入端分别与上述第一NMOS管10的栅极和上述第二NMOS管20的栅极连接,上述反接关断电路50的输出端接地,上述反接关断电路50用于在上述电源30反接的情况下,关断上述第一NMOS管10和上述第二NMOS管20;驱动电路包括一个驱动芯片60,上述驱动芯片60包括第一输入引脚、第二输入引脚和输出引脚,上述第一输入引脚用于接入上述电源30,上述第二输入引脚用于接入上述负载40,上述输出引脚与上述反接关断电路50的第二输入端连接,上述驱动电路用于驱动上述第一NMOS管10和上述第二NMOS管20工作。
上述的防反接线路,包括两个NMOS管、反接关断电路和驱动电路,其中,第一NMOS管的漏极用于接入电源,第一NMOS管的源极与第二NMOS管的源极连接,第一NMOS管的栅极与第二NMOS管的栅极连接,第二NMOS管的漏极用于接入负载,反接关断电路的第一输入端与第一NMOS管的栅极和第二NMOS管的栅极连接,反接关断电路分别与第一NMOS管的栅极和第二NMOS管的栅极连接,反接关断电路用于在电源反接的情况下,关断第一NMOS管和第二NMOS管,驱动电路包括一个驱动芯片,驱动芯片的第一输入引脚用于接入电源,驱动芯片的第二输入引脚用于接入负载,输出引脚与反接关断电路的第二输入引脚连接,驱动电路用于驱动第一NMOS管和第二NMOS管。该防反接线路采用两个NMOS管、反接关断电路和驱动电路,两个NMOS管构成大电流的通路,在流经大电流时不会引起很大的电压衰减,相比现有技术中采用二极管作为防反接线路,二极管两端的压降比较高,因为两个NMOS管在流经大电流时不会引起很大的电压衰减,所以本申请的两个NMOS管的两端的压降并不会很大,同时本申请的反接关断电路,在电源反接时,可以及时将两个NMOS管关断,可以进一步避免两个NMOS管受到损耗,从而进一步提升了防反接线路的使用寿命,进而解决了现有技术中缺乏一种不会影响***寿命的防反接电路的问题。
本申请的一种实施例中,如图2所示,上述驱动电路还包括缓冲电路601、第一保护单元602和第二保护单元603,其中,上述缓冲电路601包括输入端、第一输出端和第二输出端,上述缓冲电路601的输入端与上述输出引脚连接,上述缓冲电路601的第一输出端与上述反接关断电路50的第二输入端连接,上述缓冲电路601的第二输出端接地,上述缓冲电路601用于使得上述第二NMOS管20缓慢开启;第一保护单元602包括输入端和输出端,上述第一保护单元602的输入端与上述缓冲电路601的第一输出端连接,上述第一保护单元602的输出端与上述缓冲电路601的输入端;第二保护单元603包括输入端和输出端,上述第二保护单元603的输入端用于接入上述电源,上述第二保护单元603的输出端与上述第一输入引脚连接。本实施例中,上述驱动电路还包括缓冲电路、第一保护单元和第二保护单元,上述缓冲电路使得上述第二NMOS管缓慢开启,从而避免负载电容过大,瞬态电流过大导致输入电压被拉低,第一保护单元可以在电源反接的情况下,实现上述第一NMOS管和第二NMOS管的快速关断,第二保护单元在电源反接的情况下,避免反接电压加到驱动芯片的引脚上,从而进一步提升线路的使用寿命。
为了进一步提升***的使用寿命,本申请的再一种实施例中,如图2所示,上述缓冲电路601包括第一电阻604、第一二极管605和第一电容606,上述第一电阻604的第一端为上述缓冲电路601的输入端,上述第一电阻604的第二端为上述缓冲电路601的第一输出端,上述第一二极管605的正极为上述缓冲电路601的第一输出端,上述第一二极管605的负极与上述第一电容606的第一端连接,上述第一电容606的第二端接地。
本申请的另一种实施例中,如图2所示,上述第一保护单元602包括第二二极管,上述第二二极管的正极为上述第一保护单元602的输入端,上述第二二极管的负极为上述第一保护单元602的输出端。本实施例中,当电源反接时,第二二极管会导通,与上述第一电阻形成回路,使得流向第一NMOS管和第二NMOS管的电压流向第二二极管,从而实现上述第一NMOS管和第二NMOS管的快速关断,从而进一步提升线路的使用寿命。
本申请的又一种实施例中,如图2所示,上述第二保护单元603包括第三二极管,上述第三二极管的正极为上述第二保护单元603的输入端,上述第三二极管的负极为上述第二保护单元603的输出端。本实施例中,当电源反接时,第三二极管会关断,电源电压不会流入到驱动芯片中,从而进一步提升线路的使用寿命。
当然,实际的应用中,上述第一保护单元和第二保护单元不仅可以为二极管,还可以为其他开关器件,本领域技术人员可以根据实际情况来选择。
本申请的再一种实施例中,如图2所示,上述反接关断电路50包括三极管501、第四二极管502和第二电阻503,上述三极管501的集电极为上述反接关断电路50的第二输入端,上述三极管501的发射极为上述反接关断电路50的第一输入端,上述第四二极管502的正极与上述三极管501的发射极连接,上述第二电阻503的第一端分别与上述第四二极管502的负极和上述三极管501的基极连接,上述第二电阻503的第二端为上述反接关断电路50的输出端。本实施例中,当电源正接,第四二极管导通,将三极管的发射极和集电极电压钳位相同电压,集电极电压低于发射极电压,三极管关断,所以第一NMOS管和第二NMOS管的栅极电压由驱动芯片的输出引脚决定。当第一NMOS管和第二NMOS管的VGS电压高于开启电压,第一NMOS管和第二NMOS管完全导通,电路输出电压。当电源反接时,三极管的基极为电源正电压,三极管的发射极通过第一NMOS管的体二极管连接到地,所以三极管导通,三极管的VCE电压几乎为0,即第一NMOS管和第二NMOS管的VGS电压为0,第一NMOS管和第二NMOS管关断,可以在电源反接时,保护第一NMOS管和第二NMOS管和驱动芯片免受损坏,从而进一步提升***的稳定性。
本申请的另一种实施例中,如图1和图2所示,上述驱动芯片60还包括第三输入引脚、第四输入引脚、第五输入引脚和第六输入引脚,上述防反接线路还包括过流保护电路70、电压保护电路80、外部使能电路100和保护电路110,其中,上述过流保护电路70包括第一检测单元701和第二检测单元702,上述第一检测单元701包括输入端和输出端,上述第二检测单元702包括输入端和输出端,上述第一检测单元701的输入端分别与上述第一NMOS管10的源极和上述第二NMOS管20的源极连接,上述第一检测单元701的输出端与上述第三输入引脚连接,上述第二检测单元702的输入端与上述第二NMOS管20的漏极连接,上述第二检测单元702的输出端与上述第二输入引脚连接,上述第一检测单元701和上述第二检测单元702分别用于检测上述第三输入引脚和上述第二输入引脚的电压,上述驱动芯片60还用于在上述第二输入引脚和上述第三输入引脚的电压差值大于预定值的情况下,关断上述第一NMOS管10和上述第二NMOS管20;上述电压保护电路80包括输入端、第一输出端、第二输出端和第三输出端,上述电压保护电路80的输入端与上述第一输入引脚连接,上述电压保护电路80的第一输出端与上述第四输入引脚连接,上述电压保护电路80的第二输出端与上述第五输入引脚连接,上述电压保护电路80的第三输出端接地,上述驱动芯片60还用于在上述电源30的电压不在预定范围的情况下,关断上述第一NMOS管10和上述第二NMOS管20;上述外部使能电路100包括输入端、第一输出端、第二输出端和第三输出端,上述外部使能电路100的输入端用于接入开关信号90,上述外部使能电路100的第一输出端与上述第六输入引脚连接,上述外部使能电路100的第二输出端接地,上述外部使能电路100的第三输出端接地,上述驱动芯片60用于根据上述开关信号90,间断地控制上述第一NMOS管10和上述第二NMOS管20开启;上述保护电路110包括输入端和输出端,上述保护电路110的输入端用于接入上述电源30,上述保护电路110的输出端接地,上述保护电路110用于在上述第一NMOS管10和上述第二NMOS管20关断的情况下,抑制上述电源30的电压的瞬时变化。本实施例中,上述防反接线路还包括过流保护电路、电压保护电路、外部使能电路和保护电路,过流保护电路、电压保护电路和保护电路在电源电压过大或者过小时,及时关断第一NMOS管和第二NMOS管,避免两个NMOS管受到损伤,从而进一步提升线路的使用寿命。同时,该防反接电路还包括外部使能电路,外部使能电路的输入端用于接入开关信号,驱动芯片的第六输入引脚与外部使能电路的第一输出端链接,驱动芯片可以根据开关信号,间断地控制上述第一NMOS管和上述第二NMOS管开启,在开关信号的电压高于上述驱动芯片的启动电压且高于上述预定范围的最小值时,上述驱动芯片启动,输出引脚输出电压,从而使得上述第一NMOS管和上述第二NMOS管开启,在开关信号的电压低于上述驱动芯片的启动电压时,上述驱动芯片无法启动,输出引脚不能输出电压,从而使得上述第一NMOS管和上述第二NMOS管关断,这样上述第一NMOS管和上述第二NMOS管可以根据用户的需求间断地开启,使得用户的操作更加灵活。
为了得到准确的输入引脚的电压值,本申请的又一种实施例中,如图2所示,上述第一检测单元701包括第三电阻,上述第三电阻的第一端为上述第一检测单元701的输入端,上述第三电阻的第二端为上述第一检测单元701的输出端。
为了得到准确的输入引脚的电压值,如图2所示,本申请的再一种实施例中,上述第二检测单元702包括第四电阻,上述第四电阻的第一端为上述第二检测单元702的输入端,上述第四电阻的第二端为上述第二检测单元702的输出端。
本申请的一种具体的实施例中,可以通过设定上述第三电阻,设定上述防反接线路的可以承受的最大电流值。
当然,实际的应用中,上述第一检测单元和第二检测单元不仅可以为电阻,还可以为电子器件,本领域技术人员可以根据实际情况来选择。
本申请的另一种实施例中,如图2所示,上述电压保护电路80包括第五电阻801、第六电阻802和第七电阻803,上述第五电阻801的第一端为上述电压保护电路80的输入端,上述第五电阻801的第二端与上述第六电阻802的第一端连接,且上述第五电阻801的第二端为上述电压保护电路80的第一输出端,上述第六电阻802的第二端与上述第七电阻803的第一端连接,且上述第六电阻802的第二端为上述电压保护电路80的第一输出端,上述第七电阻803的第二端接地。本实施例中,可以通过设定第五电阻、第六电阻和第七电阻,设定上述预定范围,在电源电压超过上述预定范围的最大值时断开供电电路,以保护负载不会因为高压而损毁,在电源电压低于上述预定范围的最小值时断开供电电路,以避免驱动芯片及后级电路在低压的情况下进入不稳定的状态,当电源电压从零上升到上述预定范围的最小值时,驱动芯片开始工作,避免驱动芯片进入不稳定状态,从而进一步提升***的使用寿命。
为了使得用户的操作更加灵活,本申请的又一种实施例中,如图2所示,上述外部使能电路100包括第八电阻101、第九电阻102和第二电容103,上述第八电阻101的第一端为上述外部使能电路100的输入端,上述第八电阻101的第二端与上述第九电阻102的第一端连接,且上述第八电阻101的第二端为上述外部使能电路100的第一输出端,上述第九电阻102的第二端为上述外部使能电路100的第二输出端,上述第二电容103的第一端与上述第九电阻102的第一端连接,上述第二电容103的第二端为上述外部使能电路100的第三输出端。
本申请的一种具体的实施例中,如图2所示,上述驱动芯片60还包括第一输出引脚和第二输出引脚。上述驱动芯片60的内部包括计时器、第一电流源和第二电流源,上述驱动电路还包括第三电容607。上述第一输出引脚为上述计时器的输出引脚,上述第一输出引脚与上述第三电容607的第一端连接,上述第三电容607的第二端接地。上述第一电流源给上述第三电容607充电,上述第二电流源通过输出引脚给上述第一NMOS管10、上述第二NMOS管20和上述第一电容充电,如果上述第一NMOS管10和上述第二NMOS管20的VGS电压上升到预定电压的时间小于第三电容607设定的充电时间,驱动芯片60启动,线路输出电压。如果上述第一NMOS管10和上述第二NMOS管20的VGS电压上升到预定电压的时间大于第三电容607设定的错误时间,驱动芯片60无法启动,电路无输出。上述驱动芯片60的上述第二输出引脚用于显示驱动芯片60是否正常工作,低电平表征驱动芯片60有故障发生,无法正常启动;高电平表征驱动芯片60工作正常。
本申请的另一种具体的实施例中,如图2所示,上述驱动芯片60还包括接地引脚,上述驱动芯片60的内部还包括两个二极管,除上述第一输入引脚和上述接地引脚以外的其他所有引脚,会通过两个二极管连接到上述第一输入引脚和上述接地引脚,一个二极管的正极连接到其他所有引脚上,负极连接到上述第一输入引脚,另一个二极管的正极连接到其他所有引脚上,负极连接到上述接地引脚。
本申请的再一种实施例中,如图2所示,上述保护电路110包括第五二极管,上述第五二极管的第一端为上述保护电路110的输入端,上述第五二极管的第二端为上述保护电路110的输出端。本实施例中,上述第五二极管用于限制上述第一NMOS管和上述第二NMOS管快速关断时,发生电源电压瞬间变化。
同样地,实际的应用中,上述保护电路不仅可以为二极管,还可以为其他电子器件,本领域技术人员可以根据实际情况来选择。
根据本申请的另一方面,提供了一种电子设备,包括防反接线路,上述防反接线路为任意一种上述的防反接线路。
上述的电子设备,包括防反接线路,上述防反接线路为任意一种上述的防反接线路。该防反接线路采用两个NMOS管、反接关断电路和驱动电路,两个NMOS管构成大电流的通路,在流经大电流时不会引起很大的电压衰减,相比现有技术中采用二极管作为防反接线路,二极管两端的压降比较高,因为两个NMOS管在流经大电流时不会引起很大的电压衰减,所以本申请的两个NMOS管的两端的压降并不会很大,同时本申请的反接关断电路,在电源反接时,可以及时将两个NMOS管关断,可以进一步避免两个NMOS管受到损耗,从而进一步提升了防反接线路的使用寿命,进而解决了现有技术中缺乏一种不会影响***寿命的防反接电路的问题。
根据本申请的又一方面,提供了一种车辆,包括防反接线路,上述防反接线路为任意一种上述的防反接线路。
上述的车辆,包括防反接线路,上述防反接线路为任意一种上述的防反接线路。该防反接线路采用两个NMOS管、反接关断电路和驱动电路,两个NMOS管构成大电流的通路,在流经大电流时不会引起很大的电压衰减,相比现有技术中采用二极管作为防反接线路,二极管两端的压降比较高,因为两个NMOS管在流经大电流时不会引起很大的电压衰减,所以本申请的两个NMOS管的两端的压降并不会很大,同时本申请的反接关断电路,在电源反接时,可以及时将两个NMOS管关断,可以进一步避免两个NMOS管受到损耗,从而进一步提升了防反接线路的使用寿命,进而解决了现有技术中缺乏一种不会影响***寿命的防反接电路的问题。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
1)、本申请的防反接线路,包括两个NMOS管、反接关断电路和驱动电路,其中,第一NMOS管的漏极用于接入电源,第一NMOS管的源极与第二NMOS管的源极连接,第一NMOS管的栅极与第二NMOS管的栅极连接,第二NMOS管的漏极用于接入负载,反接关断电路的第一输入端与第一NMOS管的栅极和第二NMOS管的栅极连接,反接关断电路分别与第一NMOS管的栅极和第二NMOS管的栅极连接,反接关断电路用于在电源反接的情况下,关断第一NMOS管和第二NMOS管,驱动电路包括一个驱动芯片,驱动芯片的第一输入引脚用于接入电源,驱动芯片的第二输入引脚用于接入负载,输出引脚与反接关断电路的第二输入引脚连接,驱动电路用于驱动第一NMOS管和第二NMOS管。该防反接线路采用两个NMOS管、反接关断电路和驱动电路,两个NMOS管构成大电流的通路,在流经大电流时不会引起很大的电压衰减,相比现有技术中采用二极管作为防反接线路,二极管两端的压降比较高,因为两个NMOS管在流经大电流时不会引起很大的电压衰减,所以本申请的两个NMOS管的两端的压降并不会很大,同时本申请的反接关断电路,在电源反接时,可以及时将两个NMOS管关断,可以进一步避免两个NMOS管受到损耗,从而进一步提升了防反接线路的使用寿命,进而解决了现有技术中缺乏一种不会影响***寿命的防反接电路的问题。
2)、本申请的电子设备,包括防反接线路,上述防反接线路为任意一种上述的防反接线路。该防反接线路采用两个NMOS管、反接关断电路和驱动电路,两个NMOS管构成大电流的通路,在流经大电流时不会引起很大的电压衰减,相比现有技术中采用二极管作为防反接线路,二极管两端的压降比较高,因为两个NMOS管在流经大电流时不会引起很大的电压衰减,所以本申请的两个NMOS管的两端的压降并不会很大,同时本申请的反接关断电路,在电源反接时,可以及时将两个NMOS管关断,可以进一步避免两个NMOS管受到损耗,从而进一步提升了防反接线路的使用寿命,进而解决了现有技术中缺乏一种不会影响***寿命的防反接电路的问题。
3)、本申请的车辆,包括防反接线路,上述防反接线路为任意一种上述的防反接线路。该防反接线路采用两个NMOS管、反接关断电路和驱动电路,两个NMOS管构成大电流的通路,在流经大电流时不会引起很大的电压衰减,相比现有技术中采用二极管作为防反接线路,二极管两端的压降比较高,因为两个NMOS管在流经大电流时不会引起很大的电压衰减,所以本申请的两个NMOS管的两端的压降并不会很大,同时本申请的反接关断电路,在电源反接时,可以及时将两个NMOS管关断,可以进一步避免两个NMOS管受到损耗,从而进一步提升了防反接线路的使用寿命,进而解决了现有技术中缺乏一种不会影响***寿命的防反接电路的问题。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (14)
1.一种防反接线路,其特征在于,包括:
两个NMOS管,分别为第一NMOS管和第二NMOS管,所述第一NMOS管的漏极用于接入电源,所述第一NMOS管的源极与所述第二NMOS管的源极连接,所述第一NMOS管的栅极与所述第二NMOS管的栅极连接,所述第二NMOS管的漏极用于接入负载;
反接关断电路,包括第一输入端、第二输入端和输出端,所述反接关断电路的第一输入端分别与所述第一NMOS管的源极和所述第二NMOS管的源极连接,所述反接关断电路的第二输入端分别与所述第一NMOS管的栅极和所述第二NMOS管的栅极连接,所述反接关断电路的输出端接地,所述反接关断电路用于在所述电源反接的情况下,关断所述第一NMOS管和所述第二NMOS管;
驱动电路,包括一个驱动芯片,所述驱动芯片包括第一输入引脚、第二输入引脚和输出引脚,所述第一输入引脚用于接入所述电源,所述第二输入引脚用于接入所述负载,所述输出引脚与所述反接关断电路的第二输入端连接,所述驱动电路用于驱动所述第一NMOS管和所述第二NMOS管工作。
2.根据权利要求1所述的防反接线路,其特征在于,所述驱动电路还包括:
缓冲电路,包括输入端、第一输出端和第二输出端,所述缓冲电路的输入端与所述输出引脚连接,所述缓冲电路的第一输出端与所述反接关断电路的第二输入端连接,所述缓冲电路的第二输出端接地,所述缓冲电路用于使得所述第二NMOS管缓慢开启;
第一保护单元,包括输入端和输出端,所述第一保护单元的输入端与所述缓冲电路的第一输出端连接,所述第一保护单元的输出端与所述缓冲电路的输入端;
第二保护单元,包括输入端和输出端,所述第二保护单元的输入端用于接入所述电源,所述第二保护单元的输出端与所述第一输入引脚连接。
3.根据权利要求2所述的防反接线路,其特征在于,所述缓冲电路包括第一电阻、第一二极管和第一电容,所述第一电阻的第一端为所述缓冲电路的输入端,所述第一电阻的第二端为所述缓冲电路的第一输出端,所述第一二极管的正极为所述缓冲电路的第一输出端,所述第一二极管的负极与所述第一电容的第一端连接,所述第一电容的第二端接地。
4.根据权利要求2所述的防反接线路,其特征在于,所述第一保护单元包括第二二极管,所述第二二极管的正极为所述第一保护单元的输入端,所述第二二极管的负极为所述第一保护单元的输出端。
5.根据权利要求2所述的防反接线路,其特征在于,所述第二保护单元包括第三二极管,所述第三二极管的正极为所述第二保护单元的输入端,所述第三二极管的负极为所述第二保护单元的输出端。
6.根据权利要求1所述的防反接线路,其特征在于,所述反接关断电路包括三极管、第四二极管和第二电阻,所述三极管的集电极为所述反接关断电路的第二输入端,所述三极管的发射极为所述反接关断电路的第一输入端,所述第四二极管的正极与所述三极管的发射极连接,所述第二电阻的第一端分别与所述第四二极管的负极和所述三极管的基极连接,所述第二电阻的第二端为所述反接关断电路的输出端。
7.根据权利要求1至6中任意一项所述的防反接线路,其特征在于,所述驱动芯片还包括第三输入引脚、第四输入引脚、第五输入引脚和第六输入引脚,所述防反接线路还包括:
过流保护电路,包括第一检测单元和第二检测单元,所述第一检测单元包括输入端和输出端,所述第二检测单元包括输入端和输出端,所述第一检测单元的输入端分别与所述第一NMOS管的源极和所述第二NMOS管的源极连接,所述第一检测单元的输出端与所述第三输入引脚连接,所述第二检测单元的输入端与所述第二NMOS管的漏极连接,所述第二检测单元的输出端与所述第二输入引脚连接,所述第一检测单元和所述第二检测单元分别用于检测所述第三输入引脚和所述第二输入引脚的电压,所述驱动芯片还用于在所述第二输入引脚和所述第三输入引脚的电压差值大于预定值的情况下,关断所述第一NMOS管和所述第二NMOS管;
电压保护电路,包括输入端、第一输出端、第二输出端和第三输出端,所述电压保护电路的输入端与所述第一输入引脚连接,所述电压保护电路的第一输出端与所述第四输入引脚连接,所述电压保护电路的第二输出端与所述第五输入引脚连接,所述电压保护电路的第三输出端接地,所述驱动芯片还用于在所述电源的电压不在预定范围的情况下,关断所述第一NMOS管和所述第二NMOS管;
外部使能电路,包括输入端、第一输出端、第二输出端和第三输出端,所述外部使能电路的输入端用于接入开关信号,所述外部使能电路的第一输出端与所述第六输入引脚连接,所述外部使能电路的第二输出端接地,所述外部使能电路的第三输出端接地,所述驱动芯片用于根据所述开关信号,间断地控制所述第一NMOS管和所述第二NMOS管开启;
保护电路,包括输入端和输出端,所述保护电路的输入端用于接入所述电源,所述保护电路的输出端接地,所述保护电路用于在所述第一NMOS管和所述第二NMOS管关断的情况下,抑制所述电源的电压的瞬时变化。
8.根据权利要求7所述的防反接线路,其特征在于,所述第一检测单元包括第三电阻,所述第三电阻的第一端为所述第一检测单元的输入端,所述第三电阻的第二端为所述第一检测单元的输出端。
9.根据权利要求7所述的防反接线路,其特征在于,所述第二检测单元包括第四电阻,所述第四电阻的第一端为所述第二检测单元的输入端,所述第四电阻的第二端为所述第二检测单元的输出端。
10.根据权利要求7所述的防反接线路,其特征在于,所述电压保护电路包括第五电阻、第六电阻和第七电阻,所述第五电阻的第一端为所述电压保护电路的输入端,所述第五电阻的第二端与所述第六电阻的第一端连接,且所述第五电阻的第二端为所述电压保护电路的第一输出端,所述第六电阻的第二端与所述第七电阻的第一端连接,且所述第六电阻的第二端为所述电压保护电路的第一输出端,所述第七电阻的第二端接地。
11.根据权利要求7所述的防反接线路,其特征在于,所述外部使能电路包括第八电阻、第九电阻和第二电容,所述第八电阻的第一端为所述外部使能电路的输入端,所述第八电阻的第二端与所述第九电阻的第一端连接,且所述第八电阻的第二端为所述外部使能电路的第一输出端,所述第九电阻的第二端为所述外部使能电路的第二输出端,所述第二电容的第一端与所述第九电阻的第一端连接,所述第二电容的第二端为所述外部使能电路的第三输出端。
12.根据权利要求7所述的防反接线路,其特征在于,所述保护电路包括第五二极管,所述第五二极管的第一端为所述保护电路的输入端,所述第五二极管的第二端为所述保护电路的输出端。
13.一种电子设备,包括防反接线路,其特征在于,所述防反接线路为权利要求1至12中任意一项所述的防反接线路。
14.一种车辆,包括防反接线路,其特征在于,所述防反接线路为权利要求1至12中任意一项所述的防反接线路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220315210.XU CN217240326U (zh) | 2022-02-16 | 2022-02-16 | 防反接线路、电子设备与车辆 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220315210.XU CN217240326U (zh) | 2022-02-16 | 2022-02-16 | 防反接线路、电子设备与车辆 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217240326U true CN217240326U (zh) | 2022-08-19 |
Family
ID=82835591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220315210.XU Active CN217240326U (zh) | 2022-02-16 | 2022-02-16 | 防反接线路、电子设备与车辆 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217240326U (zh) |
-
2022
- 2022-02-16 CN CN202220315210.XU patent/CN217240326U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102315632B (zh) | 抑制igbt过电流的驱动电路 | |
CN202373957U (zh) | 过压及欠压保护电路 | |
JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
CN112350702A (zh) | 一种高侧功率开关的输出级电路 | |
CN115459578A (zh) | 输出钳位保护模块、方法、芯片及驱动保护*** | |
CN216056318U (zh) | 一种用于半导体泵浦固体激光器的多功能保护电路 | |
CN212457333U (zh) | 一种钳位保护电路、驱动***以及空调器 | |
CN217240326U (zh) | 防反接线路、电子设备与车辆 | |
CN111130321A (zh) | 单电源负压功率开关管驱动电路 | |
CN110601512A (zh) | 一种分立式高边驱动电路*** | |
CN115314038A (zh) | 基于SiC功率器件的门级缓冲电路 | |
CN110557009B (zh) | 一种电荷泵电路的四相过流检测保护电路及其实现方法 | |
CN114765361A (zh) | 一种过压保护驱动电路、电机驱动电路及车辆 | |
CN210745617U (zh) | 一种led车灯的控制电路 | |
CN103441656A (zh) | 带欠饱和保护的igbt驱动电路 | |
CN213243521U (zh) | 一种供电电路 | |
CN114006362B (zh) | 一种电容的输入浪涌电流抑制电路及方法 | |
CN218549503U (zh) | 一种防反接电路、供电装置和电子设备 | |
CN217642712U (zh) | 电源钳位电路和静电保护芯片 | |
CN219086799U (zh) | 一种瞬态浪涌电压抑制电路及电源*** | |
CN219960101U (zh) | 一种输入过电压保护控制电路 | |
CN219960390U (zh) | 开关管的驱动电路及车辆 | |
CN111817263B (zh) | 限流保护电路 | |
CN215835127U (zh) | 过压保护电路和智能终端 | |
CN212433612U (zh) | 一种驱动装置及车辆*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |