CN217009177U - 一种集成射频元器件封装结构 - Google Patents

一种集成射频元器件封装结构 Download PDF

Info

Publication number
CN217009177U
CN217009177U CN202220642986.2U CN202220642986U CN217009177U CN 217009177 U CN217009177 U CN 217009177U CN 202220642986 U CN202220642986 U CN 202220642986U CN 217009177 U CN217009177 U CN 217009177U
Authority
CN
China
Prior art keywords
layer
radio frequency
substrate
frequency component
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220642986.2U
Other languages
English (en)
Inventor
赵宏博
周小磊
汪凯
桂年龙
何世新
康文彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lixin Technology Kunshan Co ltd
Original Assignee
Lixin Technology Kunshan Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lixin Technology Kunshan Co ltd filed Critical Lixin Technology Kunshan Co ltd
Priority to CN202220642986.2U priority Critical patent/CN217009177U/zh
Application granted granted Critical
Publication of CN217009177U publication Critical patent/CN217009177U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型实施例提供一种集成射频元器件封装结构，所述射频元器件包括：天线基板，包括在所述天线基板的背面设置的天线焊盘；功能元件，贴装于所述天线基板的背面；第一塑封层，位于所述天线基板的背面，将所述功能元件包封在内；所述第一塑封层包括暴露所述天线焊盘的第一过孔；电连接结构，位于所述第一过孔中，与所述天线焊盘电连接。本实用新型实施例提供一种集成射频元器件封装结构，以对射频元器件实现整体***级封装保护。

Description

一种集成射频元器件封装结构
技术领域
本实用新型涉及芯片封装技术，尤其涉及一种集成射频元器件封装结构。
背景技术
进入21世纪新时代，集成电路的研发和制造迎来了高速发展，电子产品的功能越来越强大和多样化。伴随着智能化、万物互联等概念的兴起和需求的蓬勃发展，射频元器件进入到了发展的黄金时刻。特别是在60GHz无线天线技术和毫米波雷达技术领域，射频元器件需要对多信号的快速接收和发送，并进行及时的数模和模数转换，实现对信号收接发的快速响应。
现有的封装结构中，如申请号CN202110170794.6天线封装模组及电子设备，采用连接器进行后续的信号连接，不利于射频天线模组进一步的***集成和后续安装定位。
实用新型内容
本实用新型实施例提供一种集成射频元器件封装结构，以对射频元器件实现整体***级封装保护。
本实用新型实施例提供一种集成射频元器件封装结构，所述射频元器件包括：
天线基板，包括在所述天线基板的背面设置的天线焊盘；
功能元件，贴装于所述天线基板的背面；
第一塑封层，位于所述天线基板的背面，将所述功能元件包封在内；所述第一塑封层包括暴露所述天线焊盘的第一过孔；
电连接结构，位于所述第一过孔中，与所述天线焊盘电连接。
可选地，所述第一塑封层远离所述天线基板一侧，与所述功能元件远离所述天线基板一侧平齐。
可选地，还包括：
基板，所述射频元器件设置有电连接结构的一侧，以及功能芯片贴装于基板上；
第二塑封层，位于所述基板的正面，将所述射频元器件包封在内；所述第二塑封层包括暴露所述天线基板正面接地焊盘的第二过孔或者环形槽；
屏蔽层，包裹所述第二塑封层，与所述接地焊盘电连接。
可选地，所述第二塑封层包括第一子塑封层和第二子塑封层，所述第一子塑封层位于多个所述第二过孔或者所述环形槽围绕区域内；
垂直于所述基板的方向上，所述第一塑封层与所述基板的垂直距离小于所述第二塑封层与所述基板的垂直距离，且，所述第一子塑封层与所述屏蔽层不交叠。
可选地，所述第一子塑封层的高度大于或者等于50um，且小于或者等于200um。
可选地，所述第二塑封层还包括第三子塑封层，所述第三子塑封层位于所述封装结构的侧面；
所述第三子塑封层的厚度低于所述第二子塑封层的厚度。
可选地，还包括设置在所述天线基板正面的接地焊盘上的锡膏层或者锡球。
可选地，还包括导热胶，所述导热胶位于所述电连接结构与所述基板之间，所述导热胶与所述基板的正面的散热焊盘连接。
可选地，所述基板还包括贯穿所述基板的导热通孔，以及位于所述基板背面的背面焊盘，所述导热通孔的一端与所述散热焊盘相连接，所述导热通孔的另一端与所述背面焊盘相连接。
可选地，所述第一塑封层远离所述天线基板一侧与所述天线基板的距离，大于所述功能元件远离天线基板一侧与所述天线基板的距离。
本实用新型实施例提供一种集成射频元器件封装结构，电连接结构位于第一过孔中，电连接结构与天线焊盘电连接，从而功能元件可以通过电连接结构与后续的封装器件实现电性连接，故而，实现了以对射频元器件的整体***级封装保护，使射频元器件可以在后续制程中进一步的实现多功能工艺集成。
附图说明
图1为本实用新型实施例提供的一种集成射频元器件封装结构的制作方法流程图；
图2-图9为本实用新型实施例提供的一种集成射频元器件封装结构的制作过程示意图；
图10为本实用新型实施例提供的另一种集成射频元器件封装结构的制作方法流程图；
图11-图16为本实用新型实施例提供的另一种集成射频元器件封装结构的制作过程示意图；
图17为本实用新型实施例提供的一种集成射频元器件封装结构的示意图；
图18为本实用新型实施例提供的另一种集成射频元器件封装结构的示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。
图1为本实用新型实施例提供的一种集成射频元器件封装结构的制作方法流程图，图2-图9为本实用新型实施例提供的一种集成射频元器件封装结构的制作过程示意图，参考图1-图9，该制作方法包括：
S101、提供天线基板1051。
参考图2，天线基板1051可以包括射频天线，射频天线用于向外发送信号，或者接收外界的信号。
S102、将功能元件1055贴装于天线基板1051的背面。
参考图4，功能元件1055可以通过锡球等连接方式，贴装于天线基板1051的背面。天线基板1051的射频天线与功能元件1055相连接，功能元件1055通过射频天线实现信号的接收和发送。
其中，功能元件1055可以包括电源控制芯片、处理器芯片和多功能集成芯片中的至少一者。
S103、对天线基板1051的背面进行塑封，形成将功能元件1055包封在内的第一塑封层1057。
参考图5，对天线基板1051的背面进行塑封，塑封材料位于天线基板1051的背面，将功能元件1055包裹，形成第一塑封层1057。
S104、刻蚀第一塑封层1057，形成暴露天线基板1051背面天线焊盘的第一过孔1058。
参考图7，例如使用激光研磨工艺在第一塑封层1057上开孔，在第一塑封层1057上形成暴露出天线基板1051背面天线焊盘的第一过孔1058。在第一塑封层1057上形成的第一过孔1058可以为多个，多个第一过孔1058形成过孔阵列。
S105、将电连接结构1056植入到第一过孔1058，并将电连接结构1056与天线焊盘电连接。
参考图8，以电连接结构1056为锡球为例，将锡球植入上述第一过孔1058中，锡球与第一过孔1058一一对应，通过回流焊、清洗等工艺使锡球与天线焊盘焊接在一起，实现锡球与天线焊盘的电性连接。在其他实施方式中，电连接结构1056还可以采用其他的形式，例如，转接板或者铜柱等形式。
本实用新型实施例提供一种集成射频元器件封装结构的制作方法，将功能元件1055贴装于天线基板1051的背面后，还对天线基板1051的背面进行塑封，形成将功能元件1055包封在内的第一塑封层1057，刻蚀第一塑封层1057，形成暴露天线基板1051背面天线焊盘的第一过孔1058，将电连接结构1056植入到第一过孔1058，并将电连接结构1056与天线焊盘电连接，从而功能元件1055可以通过电连接结构1056与后续的封装器件实现电性连接，故而，实现了以对射频元器件的整体***级封装保护，使射频元器件可以在后续制程中进一步的实现多功能工艺集成。
在一实施方式中，在上述步骤S101与步骤S102之间，制作方法还可以包括：参考图3，在天线基板1051正面的接地焊盘上预印锡或者植球。可以理解的是，在天线基板1051正面通过预印锡形成的锡膏层1053(或者被植入的植球)，将天线基板1051正面的接地焊盘电性引出，以便于与后续的封装器件实现电性连接。
在一实施方式中，在上述步骤S103与步骤S104之间，制作方法还可以包括：参考图6，减薄第一塑封层1057，直至第一塑封层1057与功能元件1055平齐。本实用新型实施例中，通过将第一塑封层1057进行减薄，让第一塑封层1057研磨后的高度与功能元件1055齐平，使功能元件1055的表面充分暴露，从而减小第一塑封层1057的厚度，减小射频元器件的厚度，减小集成了射频元器件的封装结构的厚度。
在一实施方式中，多个天线基板1051形成连板。在上述步骤S105之后，制作方法还可以包括：参考图9，切割连板，形成单颗的射频元器件105。切割连板的方式可以有多种，例如可以采用激光切割、机械切割等裂片工艺使上述连板形成单颗的射频元器件105。
示例性地，在切割连板，形成单颗的射频元器件105的步骤之前，还可以先对天线基板1051进行大多数或者全部的封装测试。即，在完成对天线基板1051的封装测试之后，再切割连板。其中，对天线基板1051的封装测试可以包括对天线基板1051的电性能的测试，例如通过探针将测试信号施加到天线基板1051，并接收天线基板1051反馈的反馈信号，根据反馈信号判断天线基板1051的电性能。
进一步，本实用新型实施例还示例性地给出，将射频元器件105作为某一组件，集成到某一终端SiP***级封装主板，以形成封装结构的制作方法。图10为本实用新型实施例提供的另一种集成射频元器件封装结构的制作方法流程图，图11-图16为本实用新型实施例提供的另一种集成射频元器件封装结构的制作过程示意图，参考图2-图16，该制作方法包括：
S201、提供天线基板1051。
S202、将功能元件1055贴装于天线基板1051的背面。
S203、对天线基板1051的背面进行塑封，形成将功能元件1055包封在内的第一塑封层1057。
S204、刻蚀第一塑封层1057，形成暴露天线基板1051背面天线焊盘的第一过孔1058。
S205、将电连接结构1056植入到第一过孔1058，并将电连接结构1056与天线焊盘电连接。
S206、将射频元器件105设置有电连接结构1056的一侧，以及功能芯片贴装于基板101上。
参考图11，将上述射频元器件105通过键合工艺、表面贴装工艺、倒装芯片工艺等技术贴装在基板101上，射频元器件105设置有电连接结构1056的一侧朝向基板101，射频元器件105通过电连接结构1056与基板101电性连接。功能元件1055对射频天线的信号处理，处理后的信号通过天线基板1051内层线路，以及通过电连接结构1056传递至基板101。
示例性地，参考图11，本步骤中，多个功能芯片例如可以包括102、元件106、元件107，则可以将元件102、元件106、元件107通过键合工艺、表面贴装工艺、倒装芯片工艺等技术贴装在基板101上。
可选地，参考图11，本步骤可以包括：将射频元器件105设置有电连接结构1056的一侧，通过导热胶1054与基板101的正面的散热焊盘1011连接。通过设置导热胶1054，射频元器件105产生的热量可以通过导热胶1054传递至基板101的正面的散热焊盘1011，提高了扩散射频元器件105产生的热量的能力。
示例性地，参考图11，基板101还包括贯穿基板101的导热通孔1012，以及位于基板101背面的背面焊盘1013，导热通孔1012的一端与散热焊盘1011相连接，导热通孔1012的另一端与背面焊盘1013相连接。射频元器件105产生的热量传递散热焊盘1011后，散热焊盘1011通过基板101内部的导热通孔1012将热量引入基板101的背面焊盘1013，以便将热量通过背面焊盘1013散发到外部空间中。
S207、对基板101的正面进行塑封，形成将射频元器件105包封在内的第二塑封层104。
参考图12，对基板101的正面进行塑封，塑封材料位于基板101的正面，将射频元器件105包裹，形成第二塑封层104。
示例性地，如图12所示，塑封材料还可以将位于基板101正面的元件102、射频元器件105、元件106、元件107包裹起来。
S208、刻蚀第二塑封层104，形成暴露天线基板1051正面接地焊盘的第二过孔108或者环形槽。
本步骤中，参考图13，例如使用激光研磨工艺在第二塑封层104上开孔或者开槽，在第二塑封层104上形成暴露出天线基板1051正面接地焊盘的第二过孔108或者环形槽。在第二塑封层104上形成的第二过孔108可以为多个，多个第二过孔108形成过孔阵列。
需要说明的是，在一实施方式中，在上述步骤S201与步骤S202之间，制作方法还可以包括：在天线基板1051正面的接地焊盘上预印锡或者植球。则本步骤中，刻蚀第二塑封层104所形成的第二过孔108或者环形槽，可以暴露出接地焊盘上形成的锡膏层1053或者锡球。此时，参考图13，使第二过孔108与射频元器件105上的锡膏层1053或者锡球完全接触，并且不伤害到射频元器件105的的线路层。
S209、形成包裹第二塑封层104的屏蔽层103，并将屏蔽层103与接地焊盘电连接。
本步骤中，参考图15，例如利用物理气相沉积、旋涂、化学沉积等屏蔽工艺将上述射频元器件集成板(将射频元器件105贴装到基板101上所形成的结构)进行电磁屏蔽，使第二塑封层104外表面形成一层薄膜的屏蔽层103。屏蔽层103需与接地焊盘完全接触形成接地效应。若在接地焊盘上设置锡膏层1053或者锡球，则屏蔽层103需与锡膏层1053或者锡球完全接触，从而通过锡膏层1053或者锡球与接地焊盘完全接触形成接地效应。
示例性地，参考图15，屏蔽层103需与基板101侧壁接地铜层完成贴合，形成电性连接。
本实用新型实施例提供一种集成射频元器件封装结构的制作方法，在上述实施例的基础上，将射频元器件105设置有电连接结构1056的一侧，以及功能芯片贴装于基板101上，对基板101的正面进行塑封，形成将射频元器件105包封在内的第二塑封层104，刻蚀第二塑封层104，形成暴露天线基板1051正面接地焊盘的第二过孔108或者环形槽，形成包裹第二塑封层104的屏蔽层103，并将屏蔽层103与接地焊盘电连接。屏蔽层103在第二过孔108或者环形槽处，因高度差发生断裂，至少在第二过孔108或者环形槽处，不会对射频信号形成屏蔽，实现了对射频元器件的整体***级封装保护，以及提高射频信号的穿透能力，增强信号强度。也就是说，将射频元器件105塑封在后道集成模组中，既实现了对射频元器件105的物理保护，使其免于受外界电磁、湿气、撞击等物理、化学环境的影响，增加了射频元器件105的电性可靠度，又不影响射频元器件105中的射频天线收接发信号。
在一实施方式中，在基板101上贴装多个射频元器件105。在上述步骤S208与步骤S209之间，制作方法还可以包括：参考图14，切割基板101，形成单颗的射频元器件集成板。切割基板101的方式可以有多种，例如可以采用激光切割、机械切割等裂片工艺形成单颗的射频元器件集成板。
在一实施方式中，在上述步骤S209之后，制作方法还可以包括：参考图16，去除多个第二过孔108或者环形槽围绕区域的屏蔽层103以及部分厚度的第二塑封层104。为了清晰起见，将位于多个第二过孔108或者环形槽围绕区域内的第二塑封层104记作第一子塑封层1041，将位于多个第二过孔108或者环形槽围绕区域内的屏蔽层103记作第一子屏蔽层1031。本实用新型实施例中，例如可以采用激光研磨等工艺去除第一子屏蔽层1031，并减薄第一子塑封层1041，从而避免第一子屏蔽层1031对射频信号形成屏蔽，减小第一子塑封层1041对射频信号的屏蔽程度，提高了射频信号的穿透能力，增强信号强度。
可选地，第一子塑封层1041的高度大于或者等于50um，且小于或者等于200um。
本实用新型实施例还提供一种集成射频元器件封装结构，参考图16，射频元器件105包括天线基板1051、功能元件1055、第一塑封层1057和电连接结构1056。天线基板1051包括在天线基板1051的背面设置的天线焊盘。功能元件1055贴装于天线基板1051的背面。第一塑封层1057位于天线基板1051的背面，第一塑封层1057将功能元件1055包封在内。第一塑封层1057包括暴露天线焊盘的第一过孔1058。电连接结构1056位于第一过孔1058中，电连接结构1056与天线焊盘电连接。
本实用新型实施例提供一种集成射频元器件封装结构，电连接结构1056位于第一过孔1058中，电连接结构1056与天线焊盘电连接，从而功能元件1055可以通过电连接结构1056与后续的封装器件实现电性连接，故而，实现了以对射频元器件的整体***级封装保护，使射频元器件可以在后续制程中进一步的实现多功能工艺集成。
可选地，参考图16，第一塑封层1057远离天线基板1051一侧，与功能元件1055远离天线基板1051一侧平齐。本实用新型实施例中，第一塑封层1057与功能元件1055齐平，使功能元件1055的表面充分暴露，从而减小第一塑封层1057的厚度，减小射频元器件的厚度，减小集成了射频元器件的封装结构的厚度。
可选地，参考图16，封装结构还包括基板101、第二塑封层104和屏蔽层103。射频元器件105设置有电连接结构1056的一侧，以及功能芯片贴装于基板101上。第二塑封层104位于基板101的正面，第二塑封层104将射频元器件105包封在内。第二塑封层104包括暴露天线基板1051正面接地焊盘的第二过孔108或者环形槽。屏蔽层103包裹第二塑封层104，屏蔽层103与接地焊盘电连接。
本实用新型实施例提供的集成射频元器件封装结构，在上述实施例的基础上，封装结构还包括基板101、第二塑封层104和屏蔽层103。屏蔽层103在第二过孔108或者环形槽处，因高度差发生断裂，至少在第二过孔108或者环形槽处，不会对射频信号形成屏蔽，实现了对射频元器件的整体***级封装保护，以及提高射频信号的穿透能力，增强信号强度。也就是说，将射频元器件105塑封在后道集成模组中，既实现了对射频元器件105的物理保护，使其免于受外界电磁、湿气、撞击等物理、化学环境的影响，增加了射频元器件105的电性可靠度，又不影响射频元器件105中的射频天线收接发信号。
可选地，参考图16，第二塑封层104包括第一子塑封层1041和第二子塑封层1042，第一子塑封层1041位于多个第二过孔108或者环形槽围绕区域内。垂直于基板101的方向上，第一子塑封层1041与基板101的垂直距离小于第二子塑封层1042与基板101的垂直距离，即，第一子塑封层1041的厚度低于第二子塑封层1042的厚度，减小了第一子塑封层1041对射频信号的屏蔽程度。进一步地，垂直于基板101的方向上，第一子塑封层1041与屏蔽层103不交叠，即，去除屏蔽层103位于第一子塑封层1041上的部分，避免其对射频信号形成屏蔽，提高了射频信号的穿透能力，增强信号强度。
可选地，第一子塑封层1041的高度大于或者等于50um，且小于或者等于200um。
图17为本实用新型实施例提供的一种集成射频元器件封装结构的示意图，参考图17，第一塑封层1057远离天线基板1051一侧与天线基板1051的距离，大于功能元件1055远离天线基板1051一侧与天线基板1051的距离。功能元件1055被完全包封在第一塑封层1057内。
示例性地，参考图17，屏蔽层103直接与接地焊盘接触电连接。
图18为本实用新型实施例提供的一种集成射频元器件封装结构的示意图，参考图18，第二塑封层104还包括第三子塑封层1043，第三子塑封层1043位于所述封装结构的侧面，第三子塑封层1043的厚度低于第二子塑封层1042的厚度，减小了第三子塑封层1043对射频信号的屏蔽程度。进一步地，第三子塑封层1043与屏蔽层103不交叠，即，去除屏蔽层103位于第三子塑封层1043上的部分，避免其对射频信号形成屏蔽，提高了射频信号的穿透能力，增强信号强度。本实用新型实施例提供的封装结构，其中的射频元器件105可以实现顶部和侧面同时收接发信号。
注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (10)

1.一种集成射频元器件封装结构，其特征在于，所述射频元器件包括：
天线基板，包括在所述天线基板的背面设置的天线焊盘；
功能元件，贴装于所述天线基板的背面；
第一塑封层，位于所述天线基板的背面，将所述功能元件包封在内；所述第一塑封层包括暴露所述天线焊盘的第一过孔；
电连接结构，位于所述第一过孔中，与所述天线焊盘电连接。
2.根据权利要求1所述的集成射频元器件封装结构，其特征在于，所述第一塑封层远离所述天线基板一侧，与所述功能元件远离所述天线基板一侧平齐。
3.根据权利要求1所述的集成射频元器件封装结构，其特征在于，还包括：
基板，所述射频元器件设置有电连接结构的一侧，以及功能芯片贴装于基板上；
第二塑封层，位于所述基板的正面，将所述射频元器件包封在内；所述第二塑封层包括暴露所述天线基板正面接地焊盘的第二过孔或者环形槽；
屏蔽层，包裹所述第二塑封层，与所述接地焊盘电连接。
4.根据权利要求3所述的集成射频元器件封装结构，其特征在于，所述第二塑封层包括第一子塑封层和第二子塑封层，所述第一子塑封层位于多个所述第二过孔或者所述环形槽围绕区域内；
垂直于所述基板的方向上，所述第一塑封层与所述基板的垂直距离小于所述第二塑封层与所述基板的垂直距离，且，所述第一子塑封层与所述屏蔽层不交叠。
5.根据权利要求4所述的集成射频元器件封装结构，其特征在于，所述第一子塑封层的高度大于或者等于50um，且小于或者等于200um。
6.根据权利要求4所述的集成射频元器件封装结构，其特征在于，所述第二塑封层还包括第三子塑封层，所述第三子塑封层位于所述封装结构的侧面；
所述第三子塑封层的厚度低于所述第二子塑封层的厚度。
7.根据权利要求1所述的集成射频元器件封装结构，其特征在于，还包括设置在所述天线基板正面的接地焊盘上的锡膏层或者锡球。
8.根据权利要求3所述的集成射频元器件封装结构，其特征在于，还包括导热胶，所述导热胶位于所述电连接结构与所述基板之间，所述导热胶与所述基板的正面的散热焊盘连接。
9.根据权利要求8所述的集成射频元器件封装结构，其特征在于，所述基板还包括贯穿所述基板的导热通孔，以及位于所述基板背面的背面焊盘，所述导热通孔的一端与所述散热焊盘相连接，所述导热通孔的另一端与所述背面焊盘相连接。
10.根据权利要求1所述的集成射频元器件封装结构，其特征在于，所述第一塑封层远离所述天线基板一侧与所述天线基板的距离，大于所述功能元件远离天线基板一侧与所述天线基板的距离。
CN202220642986.2U 2022-03-23 2022-03-23 一种集成射频元器件封装结构 Active CN217009177U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202220642986.2U CN217009177U (zh) 2022-03-23 2022-03-23 一种集成射频元器件封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202220642986.2U CN217009177U (zh) 2022-03-23 2022-03-23 一种集成射频元器件封装结构

Publications (1)

Publication Number Publication Date
CN217009177U true CN217009177U (zh) 2022-07-19

Family

ID=82372936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202220642986.2U Active CN217009177U (zh) 2022-03-23 2022-03-23 一种集成射频元器件封装结构

Country Status (1)

Country Link
CN (1) CN217009177U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114937633A (zh) * 2022-07-25 2022-08-23 成都万应微电子有限公司 一种射频芯片***级封装方法及射频芯片***级封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114937633A (zh) * 2022-07-25 2022-08-23 成都万应微电子有限公司 一种射频芯片***级封装方法及射频芯片***级封装结构

Similar Documents

Publication Publication Date Title
CN111816644B (zh) 天线整合式封装结构及其制造方法
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
US10593629B2 (en) Semiconductor package with a conductive casing for heat dissipation and electromagnetic interference (EMI) shield and manufacturing method thereof
US7884486B2 (en) Chip-stacked package structure and method for manufacturing the same
US7566962B2 (en) Semiconductor package structure and method for manufacturing the same
US11764163B2 (en) Semiconductor encapsulation structure and encapsulation method
US10714431B2 (en) Semiconductor packages with electromagnetic interference shielding
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US20100148359A1 (en) Package on Package Assembly using Electrically Conductive Adhesive Material
TWI557854B (zh) 整合式毫米波晶片封裝結構
KR20190050155A (ko) 반도체 패키지와 그 제조 방법
CN113539979A (zh) 封装结构及其制法
CN217009177U (zh) 一种集成射频元器件封装结构
CN112736031A (zh) 转接板及其制作方法，半导体器件及其制作方法
CN111403370B (zh) 一种射频芯片sip封装中实现共形电磁隔离的结构
TWI720839B (zh) 晶片封裝結構及其製造方法
CN111446535B (zh) 电子封装件及其制法
US20210327780A1 (en) Electronic device module having heat radiating portion and manufacturing method thereof
CN114899109A (zh) 一种集成射频元器件封装结构及其制作方法
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
CN113140549A (zh) 半导体设备封装和其制造方法
US20240088068A1 (en) Semiconductor device with through package via and method therefor
CN216354159U (zh) 一种射频模组的封装结构以及通信器件
KR20110030090A (ko) 반도체 패키지 및 그 제조방법
KR20090114493A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant