CN216929978U - 一种正弦波时钟生成电路、装置以及*** - Google Patents

Abstract

本实用新型涉及通信技术领域，尤指一种正弦波时钟生成电路、装置以及***，包含：晶体振荡器、倍频放大电路、时钟缓冲器以及若干第二晶体滤波器，所述晶体振荡器依序通过所述倍频放大电路、时钟缓冲器与所述第二晶体滤波器连接，所述倍频放大电路包括第一放大电路、倍频电路、第二放大电路和LC滤波器，所述第一放大电路依序通过所述倍频电路、第二放大电路与所述LC滤波器连接，所述第一放大电路的输入端与所述晶体振荡器的输出端连接，所述LC滤波器的输出端与所述时钟缓冲器的输入端连接。本实用新型可以产生多路可倍频的低抖动时钟，且时钟的波形为正弦波，降低了时钟的EMC问题。

Description

一种正弦波时钟生成电路、装置以及***

技术领域

本实用新型涉及通信技术领域，尤指一种正弦波时钟生成电路、装置以及***。

背景技术

多通道接收机往往需要多个本振信号对通道信号进行下变频，这些本振信号需要用频率合成器实现。为了使频率合成器的输出具备优越的性能，比如优异的相位噪声指标，往往需要使用高稳定度的参考源。

目前常用的参考源，一般都由晶体振荡器产生。但在多通道接收机中，为每一个通道配备一个晶体振荡器是极不现实的。首先是资源的严重浪费，其次，不同晶体振荡器由于其初始条件不同，产生的波形不可能在相位上同步，这就直接导致了频率合成器在输出上的相位不同步。在通道数少的情况下，人们把晶体振荡器的输出连接到多个频率合成器的参考源上来解决这个问题，但由于晶体振荡器本身驱动能力有限，这种连接方式最多只能支持3～5个通道。而对于十几个或几十个通道的接收机来说，则无法通过此方式实现时钟的多路输出。

现有的一分多的时钟缓冲器是通过一路时钟输入经芯片后可以分为多路时钟输出，供给多个电路时钟，解决了时钟的驱动问题。但是，使用这种时钟缓冲器为频率合成器提供时钟时会出现以下有两个问题：

1、时钟经过时钟缓冲器之后，抖动等指标会恶化，使频率合成器的输出相位噪声很难达标，从而影响接收机的接收灵敏度；

2、多个时钟输出，会导致的EMC问题；具体为：由于时钟缓冲器的输出一般由门电路构成，所以其输出波形为方波或接近方波。由傅里叶变换可知，方波的谐波构成是十分丰富的。由于接收机的灵敏度往往很高，有的甚至达到－100dBm以下；输出波形的谐波相较于主波来说，其功率虽然已经有巨大衰减，但却仍然远高于接收机的灵敏度阈值。一旦谐波频率落在接收机的接收频率范围内，势必对接收机的接收信号造成很大的干扰。而多路时钟下，这种干扰会叠加，从而导致接收机无法正常工作。

实用新型内容

为解决上述问题，本实用新型的主要目的在于提供一种正弦波时钟生成电路、装置以及***，其可以产生多路可倍频的低抖动时钟，且时钟的波形为正弦波，降低了时钟的EMC问题。

为实现上述目的，本实用新型采用的技术方案是：

一种正弦波时钟生成电路，包含：晶体振荡器、倍频放大电路、时钟缓冲器以及若干第二晶体滤波器，所述晶体振荡器依序通过所述倍频放大电路、时钟缓冲器与所述第二晶体滤波器连接，所述倍频放大电路包括第一放大电路、倍频电路、第二放大电路和LC滤波器，所述第一放大电路依序通过所述倍频电路、第二放大电路与所述LC滤波器连接，所述第一放大电路的输入端与所述晶体振荡器的输出端连接，所述LC滤波器的输出端与所述时钟缓冲器的输入端连接。

进一步，所述第一放大电路的输入端与所述晶体振荡器的输出端之间连接有第一晶体滤波器。

进一步，所述第二晶体滤波器的输入端和输出端均连接有LC匹配电路。

进一步，所述倍频电路包括第一电感、肖特基二极管模块、电容C7和第二电感，所述第一电感依序通过所述肖特基二极管模块、电容C7与所述第二电感连接。

进一步，所述晶体振荡器采用10MHz晶体振荡器。

本实用新型还提供一种正弦波时钟生成装置，所述装置包括如以上所述的正弦波时钟生成电路。

本实用新型还提供一种正弦波时钟生成***，所述***包括如以上所述的正弦波时钟生成电路。

本实用新型的有益效果在于：

本实用新型所述晶体振荡器依序通过所述倍频放大电路、时钟缓冲器与所述第二晶体滤波器连接，所述倍频放大电路包括第一放大电路、倍频电路、第二放大电路和LC滤波器；所述倍频放大电路可实现振荡信号的倍频，所述时钟缓冲器可以将倍频后的振荡信号分成多路时钟信号，所述第二晶体滤波器可以实现时钟信号的正弦波输出。因此，本实用新型可以产生多路可倍频的低抖动时钟，且时钟的波形为正弦波，降低了时钟的EMC问题。

附图说明

图1是本实用新型所述正弦波时钟生成电路的示意图。

图2是本实用新型所述倍频放大电路的电路原理图。

图3是本实用新型所述LC滤波器的电路原理图。

图4是本实用新型所述LC匹配电路的电路原理图。

图5是本实用新型实现48路50MHz正弦波时钟输出的电路结构示意图。

附图标号说明：1.第一放大电路；2.倍频电路；3.第二放大电路；4.第一电感；5.肖特基二极管模块；6.第二电感。

具体实施方式

请参阅图1－4所示，本实用新型关于一种正弦波时钟生成电路，包含：晶体振荡器、倍频放大电路、时钟缓冲器以及若干第二晶体滤波器，所述晶体振荡器依序通过所述倍频放大电路、时钟缓冲器与所述第二晶体滤波器连接，所述倍频放大电路包括第一放大电路1、倍频电路2、第二放大电路3和LC滤波器，所述第一放大电路1依序通过所述倍频电路2、第二放大电路3与所述LC滤波器连接，所述第一放大电路1的输入端与所述晶体振荡器的输出端连接，所述LC滤波器的输出端与所述时钟缓冲器的输入端连接；

在上述方案中，所述倍频放大电路的输出频率为n×10MHz(n＝2、3、4、5、7)，其输出的频率取决于所述LC滤波器；时钟缓冲器可以把一路时钟信号转换为多路时钟信号，时钟缓冲器为数字电路，所以时钟缓冲器的输出波形为方波；另外，由于时钟缓冲器本身为有源器件，所以时钟信号经过时钟缓冲器抖动会增加，因此，在时钟缓冲器选型时要特别注意added jitter这个参数；

时钟缓冲器的输出端连接对应频率的第二晶体滤波器，一般的晶体滤波器的带宽都很窄，由傅里叶变换可知，方波滤除谐波后，可转换为频率等于方波频率的正弦波信号。

本实用新型的有益效果为：

本实用新型可实现振荡信号的倍频，同时倍频后的信号满足频率合成器苛刻的抖动指标要求；本实用新型理论上可实现多达144路的时钟信号输出；本实用新型所有的时钟信号输出均为正弦波，为多路时钟***的EMC问题提出了一个很好的解决方案。

进一步地，所述第一放大电路1的输入端与所述晶体振荡器的输出端之间连接有第一晶体滤波器。

进一步地，所述第二晶体滤波器的输入端和输出端均连接有LC匹配电路。

进一步地，所述倍频电路2包括第一电感4、肖特基二极管模块5、电容C7和第二电感6，所述第一电感4依序通过所述肖特基二极管模块5、电容C7与所述第二电感6连接。

进一步地，所述晶体振荡器采用10MHz晶体振荡器；10MHz晶体振荡器具有高稳定度，可以产生10MHz的低抖动的周期信号。

需要说明的是，对于一些高频段的接收机，比如微波段的接收机，其频率合成器往往需要一个比较高的参考频率来优化输出信号的相位噪声。而市面上常用的晶体振荡器，以10MHz为主。大多数的射频或微波测量仪器设备，比如频谱仪、信号源等，其输入输出的频率也多为10MHz。当我们需要用更高的频率来作为频率合成器的参考频率时，如果直接使用高频率的晶体振荡器，往往器件成本会较高，所以本实用新型采用10MHz倍频取谐波的方式，获取较高频率的参考频率。

所述正弦波时钟生成电路的工作原理如下：

所述倍频放大电路的输出频率可以为n×10MHz(n＝2、3、4、5、7)，优选地，假设本实用新型实施案例的时钟频率为50MHz，总共有48路时钟输出。

10MHz晶体振荡器的输出经过第一晶体滤波器(10MHz晶体滤波器)之后，进入所述倍频放大电路，在所述倍频放大电路中，振荡信号先进行放大，再经过肖特基二极管模块5，产生谐波分量50MHz；由于幅度较小，所以谐波分量50MHz还需经所述第二放大电路3再进行放大；放大之后的信号经过所述LC滤波器(即，50MHz LC带通滤波器；所述LC带通滤波器的结构如图3所示)，得到想要的频率的谐波。

所述倍频放大电路的输出端连接时钟缓冲器，由于时钟每过一个缓冲器，其jitter会恶化，所以时钟缓冲器的added jitter参数，是我们选型的一个重要的参考指标。(jitter是时钟在时域的一项指标，它在频域对应的就是时钟的相位噪声)。所述时钟缓冲器采用CDCLVCXX系列时钟缓冲芯片，CDCLVCXX系列时钟缓冲芯片的added jitter＜100fs，符合上述技术指标要求。

CDCLVCXX系列时钟缓冲芯片最多支持12路时钟输出。假设需要48路时钟输出，可以采用图5的结构方案，先使信号经过一个1分4的时钟缓冲器，再把1分4时钟缓冲器的四个输出分别连接四个1分12时钟缓冲器，从而得到4×12＝48路时钟信号。

如图5所示，在每一路的时钟缓冲器的输出添加一个第二晶体滤波器，滤除时钟谐波，将方波转换为同频率的正弦波。因为晶体滤波器的Q值很高，带宽一般为KHz级别，足够抑制带外谐波。如图4所示，因为第二晶体滤波器的输入输出阻抗都不是50Ω，所以需要在其输入和输出处添加LC匹配电路。

所述正弦波时钟生成电路的生成正弦波时钟信号过程如下：

第一，10MHz晶体振荡器产生频率为10MHz、超低抖动的振荡信号。振荡信号经过10MHz晶体滤波器，输出给所述倍频放大电路；

第二，信号进入所述倍频放大电路后，先进行放大，再经过所述肖特基二极管产生谐波分量n×10MHz，再进行放大；放大后的信号经过LC滤波器，得到想要的频率的谐波；

第三，所述时钟缓冲器将所述谐波分成多路时钟信号，当要求时钟信号的通路比较多的时候，比如要求有48路时钟信号，则可以先使信号经过一个1分4的时钟缓冲器，再把1分4时钟缓冲器的四个输出分别连接四个1分12时钟缓冲器，从而得到4×12＝48路时钟信号；

第四，每一路的时钟信号都要连接一个第二晶体滤波器，滤除谐波，转化为正弦波信号。

与现有技术相比，本实用新型具备如下优点和有益效果：

1.本实用新型可实现振荡信号的倍频，同时倍频后的信号满足频率合成器苛刻的抖动指标要求；

2.本实用新型理论上可实现多达144路的时钟信号输出；

3.本实用新型所有的时钟信号输出均为正弦波，为多路时钟***的EMC问题提出了一个很好的解决方案。

本实用新型还提供一种如以上所述的正弦波时钟生成电路的正弦波时钟生成方法，包括以下步骤：

通过所述晶体振荡器产生振荡信号；

通过所述第一晶体滤波器将所述振荡信号传输给所述倍频电路2；

通过所述倍频放大电路对所述振荡信号进行放大并生成谐波；

通过所述LC滤波器对所述谐波进行滤波；

通过所述时钟缓冲器将滤波后的所述谐波转换成多路时钟信号；

通过所述第二晶体滤波器将所述时钟信号转化为正弦波信号。

本实用新型还提供一种正弦波时钟生成装置，所述装置包括如以上所述的正弦波时钟生成电路。

本实用新型还提供一种正弦波时钟生成***，所述***包括如以上所述的正弦波时钟生成电路。

所述正弦波时钟生成方法、装置以及***，实现如以上所述正弦波时钟生成电路相同的技术效果。

以上实施方式仅仅是对本实用新型的优选实施方式进行描述，并非对本实用新型的范围进行限定，在不脱离本实用新型设计精神的前提下，本领域普通工程技术人员对本实用新型的技术方案作出的各种变形和改进，均应落入本实用新型的权利要求书确定的保护范围内。

Claims (7)

1.一种正弦波时钟生成电路，其特征在于，包含：晶体振荡器、倍频放大电路、时钟缓冲器以及若干第二晶体滤波器，所述晶体振荡器依序通过所述倍频放大电路、时钟缓冲器与所述第二晶体滤波器连接，所述倍频放大电路包括第一放大电路、倍频电路、第二放大电路和LC滤波器，所述第一放大电路依序通过所述倍频电路、第二放大电路与所述LC滤波器连接，所述第一放大电路的输入端与所述晶体振荡器的输出端连接，所述LC滤波器的输出端与所述时钟缓冲器的输入端连接。

2.根据权利要求1所述的一种正弦波时钟生成电路，其特征在于：所述第一放大电路的输入端与所述晶体振荡器的输出端之间连接有第一晶体滤波器。

3.根据权利要求1所述的一种正弦波时钟生成电路，其特征在于：所述第二晶体滤波器的输入端和输出端均连接有LC匹配电路。

4.根据权利要求1所述的一种正弦波时钟生成电路，其特征在于：所述倍频电路包括第一电感、肖特基二极管模块、电容C7和第二电感，所述第一电感依序通过所述肖特基二极管模块、电容C7与所述第二电感连接。

5.根据权利要求1所述的一种正弦波时钟生成电路，其特征在于：所述晶体振荡器采用10MHz晶体振荡器。

6.一种正弦波时钟生成装置，其特征在于：所述装置包括如权利要求1－5任一项所述的正弦波时钟生成电路。

7.一种正弦波时钟生成***，其特征在于：所述***包括如权利要求1－5任一项所述的正弦波时钟生成电路。

Images