CN216873068U - 一种易于集成的D-Mode氮化镓功率管的驱动及电流检测电路 - Google Patents

Abstract

本实用新型提供一种易于集成的D‑Mode氮化镓功率管的驱动及电流检测电路，其包括D‑Mode氮化镓功率管和与所述D‑Mode氮化镓功率管串联的第一常闭型功率管，所述D‑Mode氮化镓功率管的栅极与所述第一常闭型功率管的源极连接，所述D‑Mode氮化镓功率管的源极与所述第一常闭型功率管的漏极极连接，所述第一常闭型功率管的栅极为驱动信号输入端，所述D‑Mode氮化镓功率管的漏极为开关连接端。本实用新型将难受控的D‑Mode氮化镓功率管转变为易受控的硅LD MOS进行控制，控制简单，同时大大拓宽了栅极的驱动电压范围；成电流镜像的第一常闭型功率管和第二常闭型功率管可以集成到芯片里面，构成D‑Mode氮化镓功率管的驱动芯片，提高了***集成度；省掉了主路电流检测电阻，减小了主路电阻损耗。

Description

一种易于集成的D-Mode氮化镓功率管的驱动及电流检测电路

技术领域

本实用新型涉及电子电路技术领域，具体涉及一种易于集成的D-Mode氮化镓功率管的驱动及电流检测电路。

背景技术

第三代半导体GaN功率管一种高电子迁移率晶体管(HEMT)，其临界电场强度大于硅，对于相同的片上电阻和击穿电压，GaN的尺寸更小。GaN还具有极快的开关速度和优异的反向恢复性能，其导通电阻非常低，这使得其静态功耗显著降低，同时其输入电容非常低，提高了开关速度，进而使得GaN功率管特别适用于低损耗、高效率的场合。

GaN功率管分为E-Mode（增强型）和D-Mode（耗尽型）两类，其中E-Mode的GaN功率管的特性与硅NMOS晶体管类似，其在常态下是截止的，为了使它导通必须在栅源之间加一个正电压，但是其开通驱动电压低且范围小，另外使其截止又必须在栅源极之间加一个零电压甚至负压才能很好的实现关闭功能，因此其对于驱动电路的要求高；D-Mode的GaN功率管在常态下是导通的，在其启动时必须在栅源之间加一个负电压，使器件截止，以避免在启动过程中产生短路电流，而常态下都是没电的，常开的状态使电路时时处于不安全状态，不是一个理想的稳定***。

通过串联连接的常开型晶体管器件和常关型晶体管器件组成复合电路以控制常开型晶体管器件的接通和断开是一种常见的技术手段。如申请号为：201310552596.1的发明专利，其公开了一种开关电路，如图1所示，所述开关电路包括第一晶体管器件2和第二晶体管器件3。所述第一晶体管器件2和所述第二晶体管器件3都具有负载路径和控制端子。所述第一晶体管器件2和所述第二晶体管器件3的负载路径串联连接。所述第一晶体管器件2的控制端子被配置为接收第一驱动信号，并且所述第二晶体管器件3的控制端子被配置为接收第二驱动信号。第一晶体管器件2包括第一负载端子21和第二负载端子22之间的负载路径及控制端子23，并且第二晶体管器件3包括第一负载端子31和第二负载端子32之间的负载路径及控制端子33。第一晶体管器件2和第二晶体管器件3的负载路径通过使第二晶体管器件3的第一负载端子31耦接至第一晶体管器件2的第二负载端子22来串联连接。第一晶体管器件2是常关型晶体管，第二晶体管器件3是常开型晶体管。该开关电路通过2个控制信号实现其功能，控制过程复杂，且需要外置主路电流检测电阻，主路电阻损耗大。

实用新型内容

为解决以上技术问题中的至少一个，本实用新型提供了一种易于集成的D-Mode氮化镓功率管的驱动及电流检测电路。

一种易于集成的D-Mode氮化镓功率管的驱动及电流检测电路，包括D-Mode氮化镓功率管和与所述D-Mode氮化镓功率管串联的第一常闭型功率管，所述D-Mode氮化镓功率管的栅极与所述第一常闭型功率管的源极连接，所述D-Mode氮化镓功率管的源极与所述第一常闭型功率管的漏极连接，所述第一常闭型功率管的栅极为驱动信号输入端，所述D-Mode氮化镓功率管的漏极为开关连接端。

优选的是，所述易于集成的D-Mode氮化镓功率管的驱动及电流检测电路还包括与所述第一常闭型功率管呈电流镜像的第二常闭型功率管，即所述第一常闭型功率管的栅极与所述第二常闭型功率管的栅极连接，所述第一常闭型功率管的源极与所述第二常闭型功率管的源极连接，所述第一常闭型功率管的漏极与所述第二常闭型功率管的漏极连接。

上述任一方案优选的是，所述易于集成的D-Mode氮化镓功率管的驱动及电流检测电路还包括一电阻，所述电阻的一端连接于所述第二常闭型功率管的源极，另一端连接于所述第一常闭型功率管的源极。

上述任一方案优选的是，所述第一常闭型功率管的源极接地。

上述任一方案优选的是，所述第一常闭型功率管和所述第二常闭型功率管为硅LDMOS（Lateral Double-diffused MOSFET）。

上述任一方案优选的是，所述电阻的取值范围为10Ω~1MΩ。

上述任一方案优选的是，所述第一常闭型功率管和所述第二常闭型功率管集成到驱动芯片内。

上述任一方案优选的是，所述驱动芯片还集成有驱动放大器，所述驱动放大器的输出端连接所述驱动信号输入端。

上述任一方案优选的是，所述驱动芯片还集成有PWM发生器，所述PWM发生器的输出端连接所述驱动放大器的输入端。

本实用新型的易于集成的D-Mode氮化镓功率管的驱动及电流检测电路具有以下有益效果：

将难受控的D-Mode氮化镓功率管转变为易受控的硅LD MOS进行控制，控制简单，同时大大拓宽了栅极的驱动电压范围；

成电流镜像的第一常闭型功率管和第二常闭型功率管可以集成到芯片里面，构成D-Mode氮化镓功率管的驱动芯片，降低了芯片设计难度，提高了***集成度，简化了应用电路，降低了量产难度；

省掉了主路电流检测电阻，由于第二常闭功能管和与其串联的电阻按镜像比设置电流大小，减小了主路电阻损耗，且电流可控。

附图说明

图1为现有技术披露的一种开关电路的示意图。

图2为按照本实用新型的易于集成的D-Mode氮化镓功率管的驱动及电流检测电路的一优选实施例的示意图。

图3为按照本实用新型的易于集成的D-Mode氮化镓功率管的驱动及电流检测电路的另一实施例的示意图。

图4为本实用新型的易于集成的D-Mode氮化镓功率管的驱动及电流检测电路的如图3所示实施例的一应用示意图。

图5为本实用新型的易于集成的D-Mode氮化镓功率管的驱动及电流检测电路的如图3所示实施例的另一应用示意图。

图6为按照本实用新型的易于集成的D-Mode氮化镓功率管的驱动及电流检测电路的再一实施例的示意图。

具体实施方式

为了更好地理解本实用新型，下面结合具体实施例对本实用新型作详细说明。

实施例1

如图2所示，一种易于集成的D-Mode氮化镓功率管的驱动及电流检测电路，包括D-Mode氮化镓功率管Q1和与所述D-Mode氮化镓功率管Q1串联的第一常闭型功率管Q2，所述D-Mode氮化镓功率管Q1的栅极与所述第一常闭型功率管Q2的源极连接，所述D-Mode氮化镓功率管Q1的源极与所述第一常闭型功率管Q2的漏极连接，所述第一常闭型功率管Q2的栅极为驱动信号输入端，所述D-Mode氮化镓功率管Q1的漏极为开关连接端。

在本实施例中优选的是，所述易于集成的D-Mode氮化镓功率管的驱动及电流检测电路还包括与所述第一常闭型功率管Q2呈电流镜像的第二常闭型功率管Q3，即所述第一常闭型功率管Q2的栅极与所述第二常闭型功率管Q3的栅极连接，所述第一常闭型功率管Q2的源极与所述第二常闭型功率管Q3的源极连接，所述第一常闭型功率管Q2的漏极与所述第二常闭型功率管Q3的漏极连接。所述第一常闭型功率管Q2和所述第二常闭型功率管Q3为硅LDMOS（Lateral Double-diffused MOSFET）。所述第一常闭型功率管Q2的源极接地。

在本实施例中优选的是，所述易于集成的D-Mode氮化镓功率管的驱动及电流检测电路还包括一电阻Rcs，所述电阻Rcs的一端连接于所述第二常闭型功率管Q3的源极，另一端连接于所述第一常闭型功率管Q2的源极。所述电阻Rcs的取值范围为10Ω~1MΩ。

常开的D-Mode氮化镓功率管Q1的控制端栅极与常闭的第一常闭型功率管Q2的源极相连，由此，当Q2导通时，拉低Q1的源极电压使之与其栅极电压相同，从而Q1进入导通状态；当Q2断开时，断开了Q1的源极，此时即使Q1的栅极连接Q2的源极，但由于Q1的源极悬空，Q1必然处于断开状态，而由于Q1的栅极连接Q2的源极，使Q2漏极的电压被限制在一个范围内，进而实现了Q1开关受Q2开关控制，将难受控的D-Mode氮化镓功率管Q1转变为对易受控的硅LD MOS Q2进行控制，控制简单，且只需要常规的控制信号即可实现对D-Mode氮化镓功率管Q1的控制。同时因为硅LD MOS的开关速率已经达到了几M级，对于只有几百K级开关速率要求的开关电路，不会因为采用硅LD MOS控制D-Mode氮化镓功率管影响整个开关电路的开关速率性能要求。

所述第一常闭型功率管Q2和所述第二常闭型功率管Q3的镜像电流比例为k，即，若所述第二常闭型功率管Q3的最大允许电流为I，则所述第一常闭型功率管Q2的最大允许电流为kI，进而所述D-Mode氮化镓功率管Q1的最大允许电流为（1+k）I。根据需求通过调节所述电阻Rcs的阻值设置所述k和所述第二常闭型功率管Q3的最大允许电流I，通常设置Q3的大允许电流远小于Q2的大允许电流，一般是10倍以上，即k的取值大于10。在本实施例中优选的是，k的取值为1000，第二常闭型功率管Q3的最大允许电流为1mA，则第一常闭型功率管Q2的允许电流最大为1A，进而所述D-Mode氮化镓功率管Q1的最大允许电流为1.001A≈1A。通过与所述第一常闭型功率管Q2呈镜像设置的第二常闭型功率管Q3、以及与所述第二常闭型功率管Q3串联的电阻Rcs，实现了电流检测控制功能，由第二常闭功能管Q3和与其串联的电阻Rcs按镜像比设置Q1、Q2和Q3的电流大小，相对于设置主路电流检测电阻以及直接检测在主路电流检测电阻上的电压进行电流检测的方式，省掉了主路电流检测电阻，减小了主路电阻损耗。

实施例2

如图3所示，在本实施例中优选的是，所述第一常闭型功率管Q2和所述第二常闭型功率管Q3集成到驱动芯片内，所述驱动芯片内还集成有驱动放大器，所述驱动放大器的输出端连接所述驱动信号输入端，其输入端外接一PWM发生器。在本实施例中优选的是，所述PWM发生器采用现有的PWM发生器芯片。成电流镜像的第一常闭型功率管Q2和第二常闭型功率管Q3可以集成到芯片里面，构成D-Mode氮化镓功率管Q1的驱动芯片，降低了芯片设计难度，提高了***集成度，简化了应用电路，降低了量产难度。

实施例3

如图4所示，将所述易于集成的D-Mode氮化镓功率管的驱动及电流检测电路应用于一单端反激式DC-DC变换器，所述D-Mode氮化镓功率管Q1作为所述单端反激式DC-DC变换器的开关管。

实施例4

如图5所示，将所述易于集成的D-Mode氮化镓功率管的驱动及电流检测电路应用于一PFC功率因数（Boost升压型）校正电路，所述D-Mode氮化镓功率管Q1作为所述PFC功率因数（Boost升压型）校正电路的开关管。

实施例5

与实施例2所不同的是，如图6所示，所述驱动芯片内还集成有PWM发生器，所述PWM发生器的输出端连接所述驱动放大器的输入端。

需要说明的是，本申请的技术方案设计的均是硬件方面的改进，并不涉及软件的改进；对于没有指明型号的各部分，可以从现有技术中的常用部件中任选，不受型号限制；对于实施例中指明型号的各部件，仅为详细说明本申请的技术方案所用，应当理解本实用新型所要保护的技术方案并不受这些型号的限制，现有技术中有很多可以替换这些部件的选择。

以上实施例仅用于说明本实用新型的技术方案，而非对其限制；尽管前述实施例对本实用新型进行了详细的说明，本领域的技术人员应该理解：其可以对前述实施例记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换，而这些替换，并不使相应技术方案的本质脱离本实用新型技术方案的范围。

Claims (9)

1.一种易于集成的D-Mode氮化镓功率管的驱动及电流检测电路，包括D-Mode氮化镓功率管和与所述D-Mode氮化镓功率管串联的第一常闭型功率管，其特征在于：所述D-Mode氮化镓功率管的栅极与所述第一常闭型功率管的源极连接，所述D-Mode氮化镓功率管的源极与所述第一常闭型功率管的漏极极连接，所述第一常闭型功率管的栅极为驱动信号输入端，所述D-Mode氮化镓功率管的漏极为开关连接端。

2.如权利要求1所述的易于集成的D-Mode氮化镓功率管的驱动及电流检测电路，其特征在于：还包括与所述第一常闭型功率管呈电流镜像的第二常闭型功率管，即所述第一常闭型功率管的栅极与所述第二常闭型功率管的栅极连接，所述第一常闭型功率管的源极与所述第二常闭型功率管的源极连接，所述第一常闭型功率管的漏极与所述第二常闭型功率管的漏极连接。

3.如权利要求2所述的易于集成的D-Mode氮化镓功率管的驱动及电流检测电路，其特征在于：还包括一电阻，所述电阻的一端连接于所述第二常闭型功率管的源极，另一端连接于所述第一常闭型功率管的源极。

4.如权利要求3所述的易于集成的D-Mode氮化镓功率管的驱动及电流检测电路，其特征在于：所述第一常闭型功率管的源极接地。

5.如权利要求2所述的易于集成的D-Mode氮化镓功率管的驱动及电流检测电路，其特征在于：所述第一常闭型功率管和所述第二常闭型功率管为硅LD MOS。

6.如权利要求3所述的易于集成的D-Mode氮化镓功率管的驱动及电流检测电路，其特征在于：所述电阻的取值范围为10Ω~1MΩ。

7.如权利要求5所述的易于集成的D-Mode氮化镓功率管的驱动及电流检测电路，其特征在于：所述第一常闭型功率管和所述第二常闭型功率管集成到驱动芯片内。

8.如权利要求7所述的易于集成的D-Mode氮化镓功率管的驱动及电流检测电路，其特征在于：所述驱动芯片还集成有驱动放大器，所述驱动放大器的输出端连接所述驱动信号输入端。

9.如权利要求8所述的易于集成的D-Mode氮化镓功率管的驱动及电流检测电路，其特征在于：所述驱动芯片还集成有PWM发生器，所述PWM发生器的输出端连接所述驱动放大器的输入端。

Images