CN216749934U

CN216749934U - 发光二极管芯片及显示装置

Info

Publication number: CN216749934U
Application number: CN202220188398.6U
Authority: CN
Inventors: 戴广超; 马非凡; 曹进; 张雪梅; 康志杰
Original assignee: Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Current assignee: Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date: 2022-01-24
Filing date: 2022-01-24
Publication date: 2022-06-14
Anticipated expiration: 2032-01-24

Abstract

本实用新型涉及一种发光二极管芯片及显示装置。发光二极管包括衬底、外延层、透明导电层以及钝化层；外延层位于衬底的表面，透明导电层位于外延层背离衬底的表面，钝化层至少位于外延层背离衬底的表面，且覆盖透明导电层；钝化层内设有空气层。本实用新型的发光二极管芯片及显示装置，通过在钝化层内设置空气层，弥补了反射率的不足，有效增强了钝化层的全反射，进而提高了发光二极管芯片的亮度。

Description

发光二极管芯片及显示装置

技术领域

本实用新型涉及显示及照明技术领域，尤其涉及一种发光二极管芯片及显示装置。

背景技术

微型发光二极管(Micro-LED)显示技术是指以自发光的微米量级发光二极管为发光像素单元，将其组装到驱动面板上形成高密度发光二极管阵列的显示技术。由于Micro-LED芯片尺寸小、集成度高和自发光等特点，与液晶显示器(LCD)和有机发光二极管(OLED)相比，在亮度、分辨率、对比度、能耗、使用寿命、响应速度和热稳定性等方面具有更大的优势。

目前，Micro-LED芯片大多采用的是倒装结构，多量子阱层作为发光层，出射光后经钝化层反射至出光面，然而，由于钝化层对光的折射率较大，故只能将较少的光反射至出光面，所以LED芯片亮度损失较大。

因此，如何增强钝化层对光的反射以提高LED芯片的亮度，是亟需解决的问题。

实用新型内容

鉴于上述现有技术的不足，本申请的目的在于提供一种发光二极管及显示装置，旨在解决如何增强钝化层对光的反射以提高LED芯片的亮度。

本申请实施例提供一种发光二极管芯片，包括衬底、外延层，透明导电层以及钝化层；外延层位于衬底的表面，透明导电层位于外延层背离衬底的表面，钝化层至少位于外延层背离衬底的表面，且覆盖透明导电层；钝化层内设有空气层。

上述发光二极管芯片通过在钝化层内设有空气层，这种空心结构的钝化层弥补了反射率的不足，有效增强了钝化层的全反射，进而提高了发光二极管芯片的亮度。

可选的，外延层包括第一半导体层，多量子阱层、第二半导体层以及第一开口；第一半导体层位于衬底的表面，多量子阱层位于第一半导体层背离衬底的表面，第二半导体层位于多量子阱层背离第一半导体层的表面，第一开口贯穿第二半导体层及多量子阱层，以暴露第一半导体层的背离衬底的部分表面；透明导电层位于第二半导体层背离多量子阱的表面上。

可选的，空气层在衬底表面的正投影覆盖第二半导体层及多量子阱层在衬底表面的正投影。

可选的，钝化层内具有第二开口及第三开口，第二开口贯穿钝化层，以暴露第一半导体层背离衬底的部分表面；第三开口贯穿钝化层，以暴露透明导电层的背离外延层的部分表面。

可选的，发光二极管包括第一电极和第二电极，第一电极至少位于第二开口内，且与外延层相接触；第二电极至少位于第三开口内，且与透明导电层相接触。

可选的，第一电极还延伸至钝化层背离外延层的表面；第二电极还延伸至钝化层背离透明导电层的表面。

可选的，空气层的数量为多层，多层空气层沿钝化层的厚度方向平行间隔排布。

可选的，空气层与外延层之间的钝化层的厚度及相邻空气层之间的钝化层的厚度均为200～2000埃，空气层的厚度为3000～50000埃。

可选的，钝化层还覆盖外延层的侧壁。

基于同样的实用新型构思，本申请实施例还提供一种显示装置。该显示装置包括驱动电路以及与驱动电路连接的发光单元；其中，发光单元包括前述一些实施例中的发光二极管芯片。前述发光二极管芯片所能实现的技术效果，该显示装置也均能实现，此处不再详述。

附图说明

图1至图3为本实用新型不同实施例提供的发光二极管芯片的截面结构示意图；

图4至图10为本实用新型图2中发光二极管芯片的的制备方法中各步骤所得结构的截面结构示意图。

附图标记说明：

10-衬底；

20-外延层；21-第一半导体层；22-多量子阱层；23-第二半导体层；24-第一开口；

30-透明导电层；

40-钝化层；400-空气层；401-第二开口；402-第三开口；403-牺牲层；

51-第一电极；52-第二电极。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。

基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。

应当理解的是，本申请实施例中涉及到的LED芯片可以包括但不限于Micro-LED芯片。

请参阅图1，本申请实施例提供一种发光二极管芯片，包括衬底10、外延层20，透明导电层30及钝化层40；外延层20位于衬底10的表面；透明导电层30位于外延层20背离衬底10的表面；钝化层40位于外延层20背离衬底10的表面，且覆盖透明导电层30；钝化层40内设有空气层400。

可选的，衬底10可以为但不限于蓝宝石衬底、碳化硅衬底、硅衬底或氮化镓衬底等等。

在一个示例中，外延层20在衬底10表面的正投影位于衬底10表面的范围内；具体的，外延层20的面积小于衬底10的面积，且外延层20在衬底10表面的正投影的边缘可以与衬底10的边缘具有间距，即外延层20的边缘与衬底10的边缘具有间距。

在一个示例中，外延层20可以包括第一半导体层21、多量子阱层22、第二半导体层23以及第一开口24；第一半导体层21位于衬底10的表面，多量子阱层22位于第一半导体层21背离衬底10的表面，第二半导体层23位于多量子阱层22背离第一半导体层21的表面，第一开口24贯穿第二半导体层23及多量子阱层22，以暴露第一半导体层21的背离衬底10的部分表面。

在一个示例中，第一半导体层21可以包括但不仅限于N型半导体层，第二半导体层23可以包括但不仅限于P型半导体层；具体的，以半导体层21可以包括但不仅限于N型氮化镓层，第二半导体层23可以包括但不仅限于P型氮化镓层。

在一个示例中，第一开口24的形状可以根据实际需要进行设置，譬如，第一开口24的横截面形状可以为圆形或矩形等等；本实施例中，第一开口24的横截面形状为圆形。

在一个示例中，第一开口24的深度可以为1-2μm，即第二半导体层23及多量子阱层22的厚度之和可以为1-2μm；具体的，第一开口24的深度可以为1μm、1.5μm或2μm等等。

请继续参阅图1，透明导电层30位于外延层20背离衬底10的表面，即，透明导电层30位于第二半导体层23的背离多量子阱层22的表面。其中，透明导电层30的面积小于第二半导体层23的面积，且透明导电层30在衬底10表面的正投影位于第二半导体层23在衬底10表面的正投影的范围内，即透明导电层30的边缘与所述第二半导体层23的边缘具有间距；具体的，透明导电层30可以位于第一开口24的一侧。

可选的，透明导电层30采用可见光透过率高且导电能力强的透明导电材料制备形成。透明导电层30可以包括但不仅限于氧化铟锡(ITO)层、氧化锌(ZnO)层、氧化镉锡(CTO)层、氧化铟(InO)层、铟(In)掺杂氧化锌(ZnO)层、铝(Al)掺杂氧化锌(ZnO)层或镓(Ga)掺杂氧化锌(ZnO)层等等，本实施例中，透明导电层30为氧化铟锡层。

在一个示例中，透明导电层30的厚度可以根据实际需要进行设定，透明导电层30的厚度的取值范围包括200-2000埃；例如，透明导电层30的厚度为：200埃、500埃、1000埃、1500埃或2000埃等等。透明导电层30具有较高的导电率以及较高的可见光透过率，能够有效提高多量子阱层22的出光效率。

在一个示例中，空气层400在衬底10表面的正投影覆盖第二半导体层23及多量子阱层22在衬底10表面的正投影；即空气层400的面积大于第二半导体层23及多量子阱层22的面积。

在一个示例中，空气层400与外延层20之间的钝化层40的厚度及相邻空气层400之间的钝化层40的厚度均为200～2000埃，空气层400的厚度为3000～50000埃；具体的，空气层400与外延层20之间的钝化层40的厚度及相邻空气层400之间的钝化层40的厚度均可以为200埃、500埃、1000埃、1500埃或2000埃等等；空气层400的厚度可以为3000埃、5000埃、10000埃、20000埃、30000埃、40000埃或50000埃等等。

在一个示例中，钝化层40可以包括但不仅限于氧化硅层、氧化钛(TiOx)层、氮化硅(SiNx)层或氧化铝(AlOx)层中的任意一种；以钝化层40为氧化硅层为例，当多量子阱层21的光入射到钝化层40时，氧化硅层的折射率为1.47，空气层400的折射率为1，全反射角度为43°。如此，钝化层40与空气层400相结合可以弥补反射率的不足，从而提高芯片的出光效率。

请继续参阅图1，在一个示例中，钝化层40内具有第二开口401及第三开口402，第二开口401贯穿钝化层40，以暴露第一半导体层21背离衬底10的部分表面；第三开口402贯穿钝化层40，以暴露透明导电层30的背离外延层20的部分表面。

在一个示例中，第二开口401的形状及第三开口402的形状可以根据实际需要进行设定；第二开口401的形状及第三开口402的形状可以包括但不仅限于圆形或矩形等等；本实施例中，第二开口401的形状及第三开口402的形状可以为圆形。

请继续参阅图1，发光二极管芯片还包括第一电极51和第二电极52，第一电极51至少位于第二开口401内，且与外延层20相接触；第二电极52至少位于第三开口402内，且与透明导电层30相接触。

在其他示例中，第一电极51还可以延伸至钝化层40背离外延层20的表面；第二电极52还延伸至钝化层40背离透明导电层30的表面。

在一个示例中，第一电极51及第二电极52的厚度可以根据实际需要进行设定；具体的，第一电极51的厚度可以为1-3μm，第二电极52的厚度可以为1-3μm；更为具体的，第一电极51的厚度可以为1μm、2μm或3μm等等；第二电极52的厚度可以为1μm、2μm或3μm等等。

在一个示例中，第一电极51及第二电极52均可以包括金属电极，具体的，第一电极51及第二电极52均可以包括但不仅限于铝电极、铜电极、镍电极或金电极等等。

由上，本申请实施例提供的发光二极管芯片，该发光二极管芯片通过在钝化层40内设有空气层400，如此，当多量子阱层21的光入射到钝化层40时，空气层400可以有效弥补钝化层40反射率的不足，有效增强了钝化层40的全反射，即反射外延层20发出的光的能力，从而提高芯片的出光效率，进而提高了发光二极管芯片的亮度。

在另一个实施例中，请参阅图2，本申请还提供一种发光二极管芯片，图2中的发光二极管芯片的结构与图1中的发光二极管芯片的结构大致相同，二者的区别在于：图1中的发光二极管芯片中的钝化层40内设有一层空气层400，而图2中的发光二极管芯片中的钝化层40内具有多层沿钝化层40的厚度方向平行间隔排布的空气层400。其中，钝化层40的厚度方向为垂直于衬底10表面的方向。

可选的，空气层400的数量可以根据实际需要进行设置，图2中仅以空气层400的数量为2层作为示例，在其他实施例中，空气层400的数量还可以为3层、4层、5层或更多层。

在又一个实施例中，请参阅图3，本申请还提供一种发光二极管芯片，图3中的发光二极管芯片的结构与图2中的发光二极管芯片的结构大致相同，二者的区别在于：图2中的发光二极管芯片中的钝化层40并未覆盖外延层20的侧壁；而图3中的发光二极管芯片中的钝化层40还覆盖外延层20的侧壁。

以图2中的结构为例，下面具体介绍发光二极管芯片的制备方法，包括以下步骤：

S100，在衬底10表面生长外延层20，如图4所示。

在一个示例中，步骤S100可以包括如下步骤：首先，采用外延工艺在衬底10的表面生长依次叠置的第一半导体层21、多量子阱层22及第二半导体层23；其次，在外延层20的表面形成第一图形化掩膜层(未示出)第一图形化掩膜层内具有第一开口图形，第一开口图形定义成第一开口24的形状及位置；然后基于第一图形化掩膜层刻蚀第二半导体层23及多量子阱层22，以在外延层20内形成第一开口24；最后，去除第一图形化掩膜层。

具体的，可以采用但不仅限于干法刻蚀工艺刻蚀第二半导体层23及多量子阱层22，以形成第一开口24，刻蚀气体可以包括但不仅限于BCl₃及Cl₂。

具体的，第一图形化掩膜层可以包括但不仅限于图形化光刻胶层，通过喷涂及曝光显影工艺形成第一图形化掩膜层。

具体的，第二半导体层23和多量子阱层22共同构成位于第一半导体层21上的台阶，即台面(MESA)结构。干法刻蚀的蚀刻率较高，且其造成的边缘侧向侵蚀现象极微，因此采用干法刻蚀制备外延层20，不仅易于实施，也可以良好控制第一开口24的成型轮廓。

S200，在第二半导体层23背离多量子阱层22的表面生长透明导电层30，如图5所示。

在一个示例中，步骤S200可以包括如下步骤：首先，在第二半导体层23背离多量子阱层22的表面形成透明导电材料层(未示出)，具体的，可以采用但不仅限于蒸镀工艺或溅射工艺形成透明导电材料层；其次，在透明导电材料层的表面形成第二图形化掩膜层，第二图形化掩膜层定义成透明导电层30的位置及形状；然后，基于第二图形掩膜层刻蚀透明导电材料层，以得到透明导电层30；最后，去除第二图形掩膜层。

具体的，可以采用但不仅限于湿法刻蚀工艺刻蚀透明导电材料层。

具体的，第二图形化掩膜层可以包括但不仅限于图形化光刻胶层，通过喷涂及曝光显影工艺得到第二图形化掩膜层。

S300，在外延层20内形成ISO(隔离槽)，如图6所示。

在一个示例中，步骤S300可以包括如下步骤：首先，在外延层20背离衬底10的表面形成第三图形化掩膜层，第三图形化掩膜层内具有第二开口图形，第二开口图形定义成隔离槽的位置及形状；其次，基于第三图形化掩膜层刻蚀外延层20，以在外延层20内形成隔离槽；最后，去除第三图形化掩膜层。

具体的，可以采用但不仅限于干法刻蚀工艺刻蚀外延层20，以形成隔离槽，刻蚀气体可以包括但不仅限于BCl₃及Cl₂。干法刻蚀的蚀刻率较高，且其造成的边缘侧向侵蚀现象极微，因此采用干法刻蚀制备外延层20，不仅易于实施，也可以良好控制外延层20的成型轮廓。

具体的，隔离槽沿外延层20的厚度方向贯穿外延层20，并暴露出衬底10，即隔离槽的深度可以与外延层20的厚度相同。隔离槽可以但不仅限于环绕保留的外延层20，隔离槽内侧的外延层20及限定出单个发光二极管的形状及位置。

具体的，第三图形化掩膜层可以包括但不仅限于图形化光刻胶层，通过喷涂及曝光显影工艺得到第三图形化掩膜层。

S400，形成具有牺牲层403的钝化层40，如图7所示。

在一个示例中，步骤S400可以包括如下步骤：首先，在外延层20背离衬底10的表面形成一层钝化层，该步骤形成的钝化层覆盖透明导电层30；其次，在上一步骤形成的钝化层背离外延层20的表面形成一层牺牲层403；再次，形成又一钝化层，该步骤形成的钝化层覆盖上一步骤形成的牺牲层403；然后，在上一步骤形成的钝化层背离外延层20的表面形成又一牺牲层403；最后，形成又一钝化层，该步骤形成的钝化层覆盖上一步骤形成的牺牲层403。需要说明的是，上述各步骤形成的钝化层共同构成钝化层40。

具体的，可以采用但不仅限于等离子体增强化学气相沉积(PECVD)形成各钝化层；当钝化层40为氧化硅层时，等离子体增强化学气相沉积工艺中的反应气体包括硅烷(SiH₄)及一氧化二氮(N₂O)。

可选地，牺牲层403可以包括热解胶层。具体的，可以采用但不仅限于匀胶工艺形成热解胶层。需要说明的是，匀胶工艺后，还包括对热解胶层进行曝光固化，以得到牺牲层403的步骤；固化的温度可以包括200-230℃；具体的，固化温度可以为200℃、210℃、220℃或230℃等等。

S500，在钝化层40内形成第二开口401和第三开口402，如图8所示。

在一个示例中，步骤S500可以包括如下步骤：首先，在钝化层40背离外延层20的表面形成第四图形化掩膜层，第四图形化掩膜层内具有第三开口图形及第四开口图形，第三开口图形定义成第二开口401的位置及形状，第四开口图形定义成第三开口402的位置及形状；然后，基于第四图形化掩膜层刻蚀钝化层40，以在钝化层40内形成第二开口401和第三开口402；最后，去除第四图形化掩膜层。

具体的，可以采用但不仅限于干法刻蚀工艺刻蚀钝化层40，以在钝化层40内形成第二开口401和第三开口402。干法刻蚀的蚀刻率较高，且其造成的边缘侧向侵蚀现象极微，因此采用干法刻蚀制备钝化层40，不仅易于实施，也可以良好控制第二开口401和第三开口402的成型轮廓。

在一个示例中，干法刻蚀钝化层40的刻蚀气体可以包括四氟化碳(CF₄)、氧气(O₂)及氩气(Ar)。

S600，去除牺牲层403，以在钝化层40内形成空气层400，如图9所示。

可选的，可以通过加热工艺加热牺牲层403，加热后牺牲层403被去除而形成空气层400。

具体的，加热工艺中的加热温度可以为260-300℃；具体的，加热温度可以为260℃、270℃、280℃、290℃或300℃等等。

当然，在其他实施例中，也可以基于第二开口401和第三开口402通过湿法腐蚀工艺去除牺牲层403。

S600，形成第一电极51和第二电极52，如图10所示。

在一个示例中，步骤S600可以包括如下步骤：首先，在钝化层40背离外延层20的表面形成电极材料层；其次，在电极材料层背离钝化层40的表面形成第五图形化掩膜层，第五图形化掩膜层定义出第一电极51的位置形状及第二电极52的位置形状；然后，基于第五图形化掩膜层刻蚀电极材料层以得到第一电极51及第二电极2；最后，去除第五图形化掩膜层。

在另一个示例中，步骤S600可以包括如下步骤：首先，在钝化层40背离外延层20的表面形成第六图形化掩膜层，第六图形化掩膜层内具有第五开口图形及第六开口图形，第五开口图形定义成第一电极51的形状及位置，第六开口图形定义成第二电极52的形状及位置；其次，在第六图形化掩膜层背离钝化层40的表面、第五开口图形内及第六开口图形内形成电极材料层；然后，去除位于第六图形化掩膜层背离钝化层40表面的电极材料层；最后，去除第六图形化掩膜层，即得到第一电极51及第二电极52。

具体的，上述实施例中，可以采用但不仅限于包括蒸镀法形成电极材料层，例如为电子束蒸镀工艺。

本申请实施例还提供一种显示装置，该显示装置包括驱动电路以及与驱动电路连接的发光单元。其中，发光单元包括前述一些实施例中的发光二极管芯片。显示装置例如为发光二极管显示面板，或发光二极管背板。前述发光二极管芯片所能实现的技术效果，该显示装置也均能实现，此处不再详述。

应当理解的是，本实用新型的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。

Claims

1.一种发光二极管芯片，其特征在于，包括：

衬底；

外延层，位于所述衬底的表面；

透明导电层，位于所述外延层背离所述衬底的表面；

钝化层，至少位于所述外延层背离所述衬底的表面，且覆盖透明导电层；所述钝化层内设有空气层。

2.如权利要求1所述的发光二极管芯片，其特征在于，所述外延层包括：

第一半导体层，位于所述衬底的表面；

多量子阱层，位于所述第一半导体层背离所述衬底的表面；

第二半导体层，位于所述多量子阱层背离所述第一半导体层的表面；

第一开口，贯穿所述第二半导体层及所述多量子阱层，以暴露所述第一半导体层的背离所述衬底的部分表面；所述透明导电层位于所述第二半导体层的背离所述多量子阱层的表面上。

3.如权利要求2所述的发光二极管芯片，其特征在于，所述空气层在所述衬底表面的正投影覆盖所述第二半导体层及所述多量子阱层在所述衬底表面的正投影。

4.如权利要求2所述的发光二极管芯片，其特征在于，所述钝化层内具有第二开口及第三开口，所述第二开口贯穿所述钝化层，以暴露所述第一半导体层背离所述衬底的部分表面；所述第三开口贯穿所述钝化层，以暴露所述透明导电层的背离所述外延层的部分表面。

5.如权利要求4所述的发光二极管芯片，其特征在于，所述发光二极管还包括第一电极和第二电极，

所述第一电极至少位于所述第二开口内，且与所述外延层相接触；

所述第二电极至少位于所述第三开口内，且与所述透明导电层相接触。

6.如权利要求5所述的发光二极管芯片，其特征在于，所述第一电极还延伸至所述钝化层背离所述外延层的表面；所述第二电极还延伸至所述钝化层背离所述透明导电层的表面。

7.如权利要求1所述的发光二极管芯片，其特征在于，所述空气层的数量为多层，多层所述空气层沿所述钝化层的厚度方向平行间隔排布。

8.如权利要求7所述的发光二极管芯片，其特征在于，所述空气层与所述外延层之间的所述钝化层的厚度及相邻所述空气层之间的所述钝化层的厚度均为200～2000埃，所述空气层的厚度为3000～50000埃。

9.如权利要求1所述的发光二极管芯片，其特征在于，所述钝化层覆还覆盖所述外延层的侧壁。

10.一种显示装置，其特征在于，包括：驱动电路，以及与所述驱动电路连接的发光单元；其中，所述发光单元包括如权利要求1～9中任一项所述的发光二极管芯片。