CN115763649A - 一种微发光元件及其制备方法 - Google Patents

Abstract

本申请公开了一种微发光元件及其制备方法，将ITO工序前移，ITO/MESA合并光刻简化工艺流程，并减少ITO与MESA图形套刻偏移导致的ITO过蚀刻现象，并在未去胶的情况下通过二次匀胶、光刻，并通过一次ICP刻蚀同时形成MESA/DE图形，减少了一次ICP刻蚀降低了芯片制造成本，并增加SiO₂掩膜层，在执行ICP刻蚀的过程中有效保护P型氮化镓层、ITO导电层，避免ICP过刻蚀损伤P型氮化镓层、ITO导电层，经由本发明实施例公开的制备方法不仅简化工艺，降低了芯片制造成本还增大了芯片的有效面积。

Description

一种微发光元件及其制备方法

技术领域

本申请涉及光电子器件技术领域，更具体的说，涉及一种微发光元件及其制备方法。

背景技术

LED是一种将电能转换成光能的半导体器件，因其具有体积小，寿命长，色彩丰富、能耗低等优点，被广泛应用于照明、显示、背光等领域。Miniled作为次毫米发光二极管，其尺寸通常为80～200um，是新一代led技术，承接了小间距LED高效率、高可靠性、高亮度和反应时间快的特性，且较小间距LED，耗电量和成本更低。

目前Mini LED采用倒装结构，现有Mini LED的制备工艺流程为：首先，执行MESA刻蚀，即在正性光刻胶掩膜后，采用ICP刻蚀工艺裸露出N-GaN台面；然后，在执行DE刻蚀，即在MESA刻蚀后再次采用正性光刻胶掩膜后，采用ICP进行深刻蚀，以实现Mini LED之间的器件分离；最后，在DE刻蚀后制备ITO作为电流传导层，并进行ITO光刻蚀刻出ITO图形。

现有Mini LED的制备工艺存在以下问题：

1、采用三道光刻，两次ICP刻蚀一次ITO蚀刻分别形成MESA、DE、ITO图形，工序复杂，成本较高。

2、芯片尺寸越小采用正性光刻胶掩膜，会因为正性光刻胶掩膜厚度较厚上表面曝光能量较大存在衍射严重、高温烘烤后光刻胶形貌变化严重，随之带来ITO与MESA套刻厚出现蚀刻图形变形，以及ITO蚀刻过蚀刻的问题。

发明内容

有鉴于此，本申请提供了一种微发光元件及其制备方法，以解决现有制备微发光元件工序复杂、成本高、制备尺寸越小越容易出现图形变形和过刻蚀的问题。

为解决上述问题，本发明实施例提供如下技术方案：

本发明实施例第一方面提供了一种微发光元件的制备方法，所述制备方法包括：

提供一LED外延芯片，所述LED外延芯片包括衬底、N型氮化镓层、有源层和P型氮化镓层；

在所述LED外延芯片的上表面形成ITO导电层和SiO₂掩膜层；

在所述SiO₂掩膜层的部分区域执行两次匀胶，其中，在第一次匀胶后经光刻形成MESA图形，并蚀刻出ITO图形，在第二次匀胶后经光刻裸露出DE沟道；

在两次匀胶后形成的光刻层上执行一次ICP刻蚀，同时形成MESA/DE图形和N型氮化镓台面；

在所述N型氮化镓台面和所述ITO导电层上分别形成N电极和P电极；

在当前LED外延芯片的上表面形成复合DBR反射层；

在所述DBR反射层对应所述N电极和P电极的位置形成焊盘开孔；

在所述焊盘开孔处形成PAD焊盘。

可选的，在所述LED外延芯片的上表面形成ITO导电层和SiO₂掩膜层，包括：

在所述LED外延芯片上表面，采用磁控溅射Sputter设备或离子反应镀膜RPD设备形成ITO导电层，所述ITO导电层的厚度范围包括600A至5000A；

在所述ITO导电层表面沉积SiO₂作为SiO₂掩膜层。

可选的，在所述LED外延芯片的上表面形成ITO导电层和SiO₂掩膜层，包括：

在所述LED外延芯片上表面沉积预设厚度的ITO导电材料，采用快速热退火RTA工艺在预设流量的氧气环境中退火，形成ITO导电层；所述预设厚度的范围包括600A至5000A，所述预设流量范围包括0.5sccm至4sccm，退火温度的范围包括400℃至600℃；

在退火后的所述ITO导电层表面采用PECVD工艺沉积SiO₂形成SiO₂掩膜层。

可选的，在所述SiO₂掩膜层的部分区域执行两次匀胶，包括：

在所述SiO₂掩膜层的部分区域执行第一次匀胶，形成第一光刻胶层；

曝光、显影、采用温度T1坚膜所述第一光刻胶层，形成MESA图形；

蚀刻所述第一光刻胶层以外的SiO₂掩膜层，以及蚀刻所述MESA图形以外的ITO导电层，露出P型氮化镓层，并使蚀刻后的ITO导电层置于所述SiO₂掩膜层之下；

执行第二次匀胶，形成覆盖于所述第一光刻胶层和露出的P型氮化镓层上的第二光刻胶层；

曝光、显影、采用温度T2坚膜所述第二光刻胶层，裸露出DE沟道；

其中，所述温度T1大于温度T2。

可选的，所述温度T1-温度T2大于5℃，所述第一光刻胶层的厚度和第二光刻胶层的厚度比例大于1.2，所述第一光刻胶层的厚度和第二光刻胶层的厚度总和大于6um。

可选的，所述刻蚀所述第一光刻胶层以外的SiO₂掩膜层，包括：

按照1:5缓冲氧化物刻蚀液BOE刻蚀所述第一光刻胶层以外的SiO₂掩膜层；

蚀刻所述MESA图形以外的ITO导电层，包括：

利用ITO蚀刻液蚀刻所述MESA图形以外的ITO导电层。

可选的，执行一次ICP刻蚀，同时形成MESA/DE图形和N型氮化镓台面，包括：

在两次匀胶后形成的光刻层上，依次执行一次多步ICP刻蚀，并在ICP刻蚀后去除所述光刻层；

去除所述SiO₂掩膜层，形成MESA/DE图形和N型氮化镓台面；

其中，第一步ICP刻蚀的深度与第三步ICP刻蚀的深度的比例范围为2:1至4:1。

可选的，执行第一步ICP刻蚀的条件包括：利用Cl₂和BCl₃气体，Cl₂:BCl₃大于8:1，激励功率SRF的取值范围为1000W-1500W，偏压功率BRF的取值范围为300W-500W；

执行第二步ICP刻蚀的条件包括：利用O₂和Ar气体，O₂:Ar大于4:1，激励功率SRF的取值范围为600W-900W，偏压功率BRF的取值范围为100W-200W；

执行第三步ICP的刻蚀条件包括：利用Cl₂和BCl₃气体，Cl₂:BCl₃大于8:1，激励功率SRF的取值范围为600W-900W，偏压功率BRF的取值范围为100W-200W。

可选的，在所述N型氮化镓台面和所述ITO导电层上分别形成N电极和P电极，包括：

在所述N型氮化镓台面和所述ITO导电层上经匀胶、光刻、显影、蒸镀制备NP-Metal，形成N电极和P电极；

其中，所述N电极和P电极结构为Cr、Ni、Al、Ti、Pt、Au中的一种及多种组合，所述N电极和P电极的表层截止层为Pt。

可选的，在当前所述的LED外延芯片的上表面形成复合DBR反射层，包括：

在预设生长条件下，在当前所述LED外延芯片的上表面交叠蒸镀Ti₃O₅和SiO₂，形成由高/低折射率Ti₃O₅/SiO₂薄膜构成的DBR反射层，

在所述DBR反射层上采用PECVD沉积SiO₂绝缘覆盖层，形成复合DBR反射层；

其中，所述预设生长条件为开启离子源挡板，通入40sccm至60sccm的O₂，离子源功率范围为600W至1000W，工艺真空2.0E-2Pa至9.0E-Pa，镀膜温度范围为120℃至150℃，每层Ti₃O₅蒸镀之后采用O₂轰击每层Ti₃O₅表面；所述SiO₂绝缘覆盖层的厚度范围为800A至10000A，所述复合DBR反射层的厚度范围为2um至5um。

本发明实施例第二方面提供了一种微发光元件，所述微发光元件包括：

由衬底、N型氮化镓层、有源层和P型氮化镓层构成的LED外延芯片；

经二次匀胶和一次ICP刻蚀在N型氮化镓层上形成阶梯结构，所述阶梯结构包括N型氮化镓台面、ITO导电层和MESA/DE图形；

由所述N型氮化镓台面和所述ITO导电层上的NP-Metal电极形成的N电极和P电极；

覆盖于所述LED外延芯片上方的复合DBR反射层，以及在所述复合DBR反射层位于所述N电极和P电极上方的焊盘开孔；

通过所述焊盘开孔与所述N电极和P电极连接的PAD焊盘。

可选的，所述N电极和P电极结构为Cr、Ni、Al、Ti、Pt、Au中的一种及多种组合，所述N电极和P电极的表层截止层为Pt。

可选的，所述ITO导电层的厚度范围为600A至5000A。

可选的，所述复合DBR反射层由交叠蒸镀的Ti₃O₅和SiO₂以及交叠层之上的SiO₂绝缘覆盖层构成，所述SiO₂绝缘覆盖层的厚度范围为800A至10000A，所述复合DBR反射层的厚度范围为2um至5um。

基于上述本发明实施例提供的一种微发光元件及其制备方法，提供一LED外延芯片，所述LED外延芯片包括衬底、N型氮化镓层、有源层和P型氮化镓层；在所述LED外延芯片的上表面形成ITO导电层和SiO₂掩膜层；在所述SiO₂掩膜层的部分区域执行两次匀胶，并在第一次匀胶后经光刻形成MESA图形，并蚀刻出ITO图形，在第二次匀胶后经光刻裸露出DE沟道；在两次匀胶后形成的光刻层上执行一次ICP刻蚀，同时形成MESA/DE图形和N型氮化镓台面；在所述N型氮化镓台面和所述ITO导电层上分别形成N电极和P电极；在当前LED外延芯片的上表面形成复合DBR反射层；在所述DBR反射层对应所述N电极和P电极的位置形成焊盘开孔；在所述焊盘开孔处形成PAD焊盘。在本发明实施例中，将ITO工序前移，ITO/MESA合并光刻简化工艺流程，并减少ITO与MESA图形套刻偏移导致的过蚀刻现象，并在未去胶的情况下通过二次匀胶、光刻，并通过一次ICP刻蚀同时形成MESA/DE图形，减少了一次ICP刻蚀降低了芯片制造成本，并增加SiO₂掩膜层，在执行ICP刻蚀的过程中有效保护P型氮化镓层、ITO导电层，避免ICP过刻蚀损伤P型氮化镓层、ITO导电层，经由本发明实施例公开的制备方法不仅简化工艺、降低芯片制造成本还增大了芯片的有效面积。

附图说明

为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。

图1为本发明实施例提供的一种微发光元件的制备方法的流程图；

图2至图12为本发明实施例提供的一种微发光元件的制备方法的工艺流程图。

其中，衬底1、N型氮化镓层2、有源层3、P型氮化镓层4、ITO导电层5、SiO₂掩膜层6、第一光刻胶层7.1、第二光刻胶层7.2、DE图形8、MESA图形9、NP-Metal电极10、复合DBR层11、PAD焊盘12。

具体实施方式

下面将结合本申请实施例中的附图，对本申请中的实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。

如图1所示为本发明实施例公开的一种微发光元件的制备方法的流程图。该制备方法主要包括如下步骤：

S101：提供一LED外延芯片。

在S101中，如图2所示，所述LED外延芯片包括衬底1、N型氮化镓层2、有源层3和P型氮化镓层4。

该LED外延芯片为正常生长的LED外延芯片。

在本发明一实施例中，该衬底1优选为蓝宝石衬底。

S102：在所述LED外延芯片的上表面形成ITO导电层和SiO₂掩膜层。

在具体实现S102的过程中，将形成ITO的工艺前移，在LED外延芯片的上表面，也就是在P型氮化镓层4的上表面上制备ITO等透明导电层，然后再形成的ITO导电层5上沉积SiO₂作为掩膜层，即形成SiO₂掩膜层6。具体形成的结构如图3所示。

在本发明一实施例中，首先，在所述LED外延芯片上表面，采用磁控溅射Sputter设备或离子反应镀膜RPD设备形成ITO导电层。

优选的，该ITO导电层的厚度范围包括600A至5000A。

然后，在形成的ITO导电层表面沉积SiO₂作为SiO₂掩膜层。

在本发明一实施例中，首先，在所述LED外延芯片上表面沉积预设厚度的ITO导电材料，采用快速热退火RTA工艺在预设流量的氧气环境中退火，形成ITO导电层。

优选的，所述预设厚度的范围包括600A至5000A。

优选的，所述预设流量范围包括0.5sccm至4sccm，退火温度的范围包括400℃至600℃。

然后，在退火后的所述ITO导电层表面采用PECVD工艺沉积SiO₂形成SiO₂掩膜层。

S103：在所述SiO₂掩膜层表面执行第一次匀胶，并在匀胶后经光刻裸露出MESA图形。

S104：蚀刻SiO₂掩膜层和ITO导电层，蚀刻出ITO图形。

S105：在第一次匀胶形成的光刻胶表面执行第二次匀胶，并经光刻裸露出DE沟道。

上述S103至S105的具体执行过程可以理解为在SiO₂掩膜层的部分区域执行两次匀胶，其中，在第一次次匀胶后经光刻形成MESA图形，并蚀刻出ITO图形，在第二次匀胶后经光刻裸露出DE沟道。

在具体实现S103至S105的过程中，在第一次匀胶后，进行曝光、显影、坚膜裸露出MESA图形，然后经BOE蚀刻SiO2掩膜层，再经ITO蚀刻液蚀刻出ITO图形；即将ITO/MESA光刻合并，这样不仅简化了工艺流程，还减少ITO与MESA图形套刻偏移导致的过蚀刻现象。在ITO刻蚀后不经去胶进行第二次匀胶，然后，再进行曝光、显影、坚膜裸露出DE沟道。

在本发明一实施例中，首先，如图4所示，在所述SiO₂掩膜层6的部分区域执行第一次匀胶，形成第一光刻胶层7.1。

然后，曝光、显影、采用温度T1坚膜所述第一光刻胶层，形成MESA图形。

然后，如图5和图6所示，刻蚀所述第一光刻胶层7.1以外的SiO₂掩膜层6，以及蚀刻所述MESA图形以外的ITO导电层5，露出P型氮化镓层4，并使蚀刻后的ITO导电层5置于所述SiO₂掩膜层6之下。

需要说明的是，ITO导电层5的蚀刻时间的具体取值只要确保。蚀刻后的ITO导电层5置于所述SiO₂掩膜层6之下即可。

然后，如图7所示，执行第二次匀胶，形成覆盖于所述第一光刻胶层7.1和露出的P型氮化镓层4上的第二光刻胶层7.2。

最后，曝光、显影、采用温度T2坚膜所述第二光刻胶层7.2，裸露出ED沟道。

其中，所述温度T1大于温度T2。

优选的，温度T1-温度T2大于5℃，所述第一光刻胶层7.1的厚度和第二光刻胶层7.2的厚度比例大于1.2，所述第一光刻胶层7.1的厚度和第二光刻胶层7.2的厚度总和大于6um。

需要说明的是，在上述整个过程中，在经过ITO刻蚀后不经去胶进行第二次匀胶，然后，再进行曝光、显影裸露的DE沟道。通过控制第一次匀胶及第二次匀胶的坚膜温度，以及第一次光刻胶与第二次光刻胶的厚度比例，可同时形成MESA/DE台阶高度差。

在本发明一实施例中，刻蚀所述第一光刻胶层以外的SiO₂掩膜层，具体工艺为：按照1:5缓冲氧化物刻蚀液BOE刻蚀所述第一光刻胶层以外的SiO₂掩膜层。

在本发明一实施例中，蚀刻所述MESA图形以外的ITO导电层，具体工艺为：利用ITO蚀刻液蚀刻所述MESA图形以外的ITO导电层。

S106：在两次匀胶后形成的光刻层上执行一次ICP刻蚀，同时形成MESA/DE图形和N型氮化镓台面。

在具体执行S106的过程中，在两次匀胶后形成的光刻层上经一次多步ICP刻蚀形成MESA图形9、DE图形8和N型氮化镓台面。具体形成的结构如图8所示。

在本发明一实施例中，在两次匀胶后形成的光刻层上，依次执行一次多步ICP刻蚀，并在ICP刻蚀后去除所述光刻层；然后，去除所述SiO₂掩膜层，形成MESA\DE图形和N型氮化镓台面。

其中，第一步ICP刻蚀的深度与第三步ICP刻蚀的深度的比例范围为2:1至4:1。

需要说明的是，该SiO₂掩膜层可以有效保护P型氮化镓层，避免ICP过刻蚀损伤P型氮化镓层。从而有利于增加芯片的有效面积。

在本发明一实施例中，具体执行一次三步骤ICP刻蚀的工艺为：

执行第一步ICP刻蚀的条件包括：利用Cl₂和BCl₃气体Cl₂:BCl₃大于8:1，激励功率SRF的取值范围为1000W至1500W，偏压功率BRF的取值范围为300W至500W。

执行第二步ICP刻蚀的条件包括：利用O₂和Ar气体，O₂:Ar大于4:1，激励功率SRF的取值范围为600W至900W，偏压功率BRF的取值范围为100W至200W。

执行第三步ICP的刻蚀条件包括：利用Cl₂和BCl₃气体，Cl₂:BCl₃大于9:1，激励功率SRF的取值范围为600W至900W，偏压功率BRF的取值范围为100W至200W。

优选的，在上述采用ICP蚀刻多步一次性刻蚀的过程中，控制第一步及第三步刻蚀深度比例，以及通过第二步刻蚀O₂ Plasma去除N型氮化镓区域的残胶，保证MESA刻蚀平整度及第三步刻蚀深度。

S107：在所述N型氮化镓台面和ITO导电层上分别形成N电极和P电极。

在具体实现S107的过程中，如图9所示，在所述N型氮化镓台面和所述ITO导电层5上经匀胶、光刻、显影、蒸镀制备NP-Metal电极10，形成N电极和P电极。

其中，所述N电极和P电极结构为Cr、Ni、Al、Ti、Pt、Au中的一种及多种金属组合，所述N电极和P电极的表层截止层为Pt。

S108：在当前LED外延芯片的上表面形成复合DBR反射层。

在本发明一实施例中，首先，在预设生长条件下，在当前所述LED外延芯片的上表面交叠蒸镀Ti₃O₅和SiO₂，形成由高/低折射率Ti₃O₅/SiO₂薄膜构成的DBR反射层。

然后，在所述DBR反射层上采用PECVD沉积SiO₂绝缘覆盖层，形成复合DBR反射层11。具体形成的结构如图10所示。

其中，所述预设生长条件为开启离子源挡板，通入40sccm至60sccm的O₂，离子源功率范围为600W至1000W，工艺真空2.0E-2Pa至9.0E-Pa，镀膜温度范围为120℃至150℃，每层Ti₃O₅蒸镀之后采用O₂轰击每层Ti₃O₅表面；其中，SiO₂绝缘覆盖层的厚度范围为800A至10000A，复合DBR反射层的厚度范围为2um至5um。

S109：在所述DBR反射层对应所述N电极和P电极的位置形成焊盘开孔。

在具体实现S109的过程中，经匀胶、曝光、显影采用CF4/CHF3等蚀刻气体，刻蚀DBR结构焊盘开孔区域。具体形成的结构如图11所示。

S110：在所述焊盘开孔处形成PAD焊盘。

在具体实现S110的过程中，如图12所示，在焊盘开孔处经光刻掩膜形成PAD焊盘12。

优选的，PAD的金属结构为Cr、Ni、Al、Ti、Pt、Au中的一种及多种金属组合。

在本发明实施例提供的微发光元件的制备方法中，将ITO工序前移，ITO/MESA合并光刻简化工艺流程，并减少ITO与MESA图形套刻偏移导致的ITO过蚀刻现象，并在未去胶的情况下通过二次匀胶、光刻，并通过一个ICP刻蚀同时形成MESA/DE图形，减少了一次ICP刻蚀，降低了芯片制造成本，并增加SiO₂掩膜层，在执行ICP刻蚀的过程中有效保护P型氮化镓层、ITO导电层，避免ICP过刻蚀损伤P型氮化镓层、ITO导电层，经由本发明实施例公开的制备方法不仅简化工艺，降低芯片制造成本还增大了芯片的有效面积。

基于上述本发明实施例公开的微发光元件的制备方法，本发明实施例还公开了一种微发光元件，该微发光元件如图12所示，主要包括：

由衬底1、N型氮化镓层2、有源层3和P型氮化镓层4构成的LED外延芯片。

经二次匀胶和一次ICP刻蚀在N型氮化镓层2上形成阶梯结构，所述阶梯结构包括N型氮化镓台面、ITO导电层5和MESA图形9、DE图形8。

由所述N型氮化镓台面和所述ITO导电层4上的NP-Metal电极10形成N电极和P电极。

覆盖于所述LED外延芯片上方的复合DBR反射层11，以及在所述复合DBR反射层11位于所述N电极和P电极上方的焊盘开孔。

通过所述焊盘开孔与所述N电极和P电极连接的PAD焊盘12。

在本发明实施例中，在所述N型氮化镓台面上形成N电极，在所述ITO导电层4上形成P电极，优选的，所述N电极和P电极结构为Cr、Ni、Al、Ti、Pt、Au中的一种及多种组合，所述N电极和P电极的表层截止层为Pt。

在本发明一实施例中，所述ITO导电层4的厚度范围为600A至5000A。

在本发明一实施例中，所述复合DBR反射层11由交叠蒸镀的Ti₃O₅和SiO₂以及交叠层之上的SiO₂绝缘覆盖层构成，所述复合DBR反射层11的厚度范围为2um至5um，该SiO₂绝缘覆盖层的厚度范围为800A至10000A。

综上所述，在基于上述本发明实施例公开的微发光元件的制备方法所形成的微发光元件的有效面积相较于现有的微发光元件有效面积更大，且制作成本简单且成本低。

本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

需要说明的是，在本申请的描述中，需要理解的是，幅图和实施例的描述是说明性的而不是限制性的。贯穿说明书实施例的同样的幅图标记标识同样的结构。另外，处于理解和易于描述，幅图可能夸大了一些层、膜、面板、区域等厚度。同时可以理解的是，当诸如层、膜、区域或基板的元件被称作“在”另一元件“上”时，该元件可以直接在其他元件上或者可以存在中间元件。另外，“在…上”是指将元件定位在另一元件上或者另一元件下方，但是本质上不是指根据重力方向定位在另一元件的上侧上。

术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (14)

1.一种微发光元件的制备方法，其特征在于，所述制备方法包括：

提供一LED外延芯片，所述LED外延芯片包括衬底、N型氮化镓层、有源层和P型氮化镓层；

在所述LED外延芯片的上表面形成ITO导电层和SiO₂掩膜层；

在所述SiO₂掩膜层的部分区域执行两次匀胶，其中，在第一次匀胶后经光刻形成MESA图形，并蚀刻出ITO图形，在第二次匀胶后经光刻裸露出DE沟道；

在两次匀胶后形成的光刻层上执行一次ICP刻蚀，同时形成MESA/DE图形和N型氮化镓台面；

在所述N型氮化镓台面和所述ITO导电层上分别形成N电极和P电极；

在当前LED外延芯片的上表面形成复合DBR反射层；

在所述DBR反射层对应所述N电极和P电极的位置形成焊盘开孔；

在所述焊盘开孔处形成PAD焊盘。

2.根据权利要求1所述的制备方法，其特征在于，在所述LED外延芯片的上表面形成ITO导电层和SiO₂掩膜层，包括：

在所述LED外延芯片上表面，采用磁控溅射Sputter设备或离子反应镀膜RPD设备形成ITO导电层，所述ITO导电层的厚度范围包括600A至5000A；

在所述ITO导电层表面沉积SiO₂作为SiO₂掩膜层。

3.根据权利要求1所述的制备方法，其特征在于，在所述LED外延芯片的上表面形成ITO导电层和SiO₂掩膜层，包括：

在所述LED外延芯片上表面沉积预设厚度的ITO导电材料，采用快速热退火RTA工艺在预设流量的氧气环境中退火，形成ITO导电层；所述预设厚度的范围包括600A至5000A，所述预设流量范围包括0.5sccm至4sccm，退火温度的范围包括400℃至600℃；

在退火后的所述ITO导电层表面采用PECVD工艺沉积SiO₂形成SiO₂掩膜层。

4.根据权利要求1所述的制备方法，其特征在于，在所述SiO₂掩膜层的部分区域执行两次匀胶，包括：

在所述SiO₂掩膜层的部分区域执行第一次匀胶，形成第一光刻胶层；

曝光、显影、采用温度T1坚膜所述第一光刻胶层，形成MESA图形；

蚀刻所述第一光刻胶层以外的SiO₂掩膜层，以及蚀刻所述MESA图形以外的ITO导电层，露出P型氮化镓层，并使蚀刻后的ITO导电层置于所述SiO₂掩膜层之下；

执行第二次匀胶，形成覆盖于所述第一光刻胶层和露出的P型氮化镓层上的第二光刻胶层；

曝光、显影、采用温度T2坚膜所述第二光刻胶层，裸露出DE沟道；

其中，所述温度T1大于温度T2。

5.根据权利要求4所述的制备方法，其特征在于，所述温度T1-温度T2大于5℃，所述第一光刻胶层的厚度和第二光刻胶层的厚度比例大于1.2，所述第一光刻胶层的厚度和第二光刻胶层的厚度总和大于6um。

6.根据权利要求4所述的制备方法，其特性在于，所述刻蚀所述第一光刻胶层以外的SiO₂掩膜层，包括：

按照1:5缓冲氧化物刻蚀液BOE刻蚀所述第一光刻胶层以外的SiO₂掩膜层；

蚀刻所述MESA图形以外的ITO导电层，包括：

利用ITO蚀刻液蚀刻所述MESA图形以外的ITO导电层。

7.根据权利要求1所述的制备方法，其特征在于，执行一次ICP刻蚀，同时形成MESA/DE图形和N型氮化镓台面，包括：

在两次匀胶后形成的光刻层上，依次执行一次多步ICP刻蚀，并在ICP刻蚀后去除所述光刻层；

去除所述SiO₂掩膜层，形成MESA/DE图形和N型氮化镓台面；

其中，第一步ICP刻蚀的深度与第三步ICP刻蚀的深度的比例范围为2:1至4:1。

8.根据权利要求7所述的制备方法，其特征在于，执行第一步ICP刻蚀的条件包括：利用Cl₂和BCl₃气体，Cl₂:BCl₃大于8:1，激励功率SRF的取值范围为1000W-1500W，偏压功率BRF的取值范围为300W-500W；

执行第二步ICP刻蚀的条件包括：利用O₂和Ar气体，O₂:Ar大于4:1，激励功率SRF的取值范围为600W-900W，偏压功率BRF的取值范围为100W-200W；

执行第三步ICP的刻蚀条件包括：利用Cl₂和BCl₃气体，Cl₂:BCl₃大于9:1，激励功率SRF的取值范围为600W-900W，偏压功率BRF的取值范围为100W-200W。

9.根据权利要求1所述的制备方法，其特征在于，在所述N型氮化镓台面和所述ITO导电层上分别形成N电极和P电极，包括：

在所述N型氮化镓台面和所述ITO导电层上经匀胶、光刻、显影、蒸镀制备NP-Metal，形成N电极和P电极；

其中，所述N电极和P电极结构为Cr、Ni、Al、Ti、Pt、Au中的一种及多种组合，所述N电极和P电极的表层截止层为Pt。

10.根据权利要求1所述的制备方法，其特征在于，在当前所述的LED外延芯片的上表面形成复合DBR反射层，包括：

在预设生长条件下，在当前所述LED外延芯片的上表面交叠蒸镀Ti₃O₅和SiO₂，形成由高/低折射率Ti₃O₅/SiO₂薄膜构成的DBR反射层，

在所述DBR反射层上采用PECVD沉积SiO₂绝缘覆盖层，形成复合DBR反射层；

其中，所述预设生长条件为开启离子源挡板，通入40sccm至60sccm的O₂，离子源功率范围为600W至1000W，工艺真空2.0E-2Pa至9.0E-Pa，镀膜温度范围为120℃至150℃，每层Ti₃O₅蒸镀之后采用O₂轰击每层Ti₃O₅表面；所述SiO₂绝缘覆盖层的厚度范围为800A至10000A，所述复合DBR反射层的厚度范围为2um至5um。

11.一种微发光元件，其特征在于，所述微发光元件包括：

由衬底、N型氮化镓层、有源层和P型氮化镓层构成的LED外延芯片；

经二次匀胶和一次ICP刻蚀在N型氮化镓层上形成阶梯结构，所述阶梯结构包括N型氮化镓台面、ITO导电层和MESA/DE图形；

由所述N型氮化镓台面和所述ITO导电层上的NP-Metal电极形成的N电极和P电极；

覆盖于所述LED外延芯片上方的复合DBR反射层，以及在所述复合DBR反射层位于所述N电极和P电极上方的焊盘开孔；

通过所述焊盘开孔与所述N电极和P电极连接的PAD焊盘。

12.根据权利要求11所述的微发光元件，其特征在于，所述N电极和P电极结构为Cr、Ni、Al、Ti、Pt、Au中的一种及多种组合，所述N电极和P电极的表层截止层为Pt。

13.根据权利要求11所述的微发光元件，其特征在于，所述ITO导电层的厚度范围为600A至5000A。

14.根据权利要求11所述的微发光元件，其特征在于，所述复合DBR反射层由交叠蒸镀的Ti₃O₅和SiO₂以及交叠层之上的SiO₂绝缘覆盖层构成，所述SiO₂绝缘覆盖层的厚度范围为800A至10000A，所述复合DBR反射层的厚度范围为2um至5um。

Images