CN216647354U - 一种存储*** - Google Patents
一种存储*** Download PDFInfo
- Publication number
- CN216647354U CN216647354U CN202122450336.6U CN202122450336U CN216647354U CN 216647354 U CN216647354 U CN 216647354U CN 202122450336 U CN202122450336 U CN 202122450336U CN 216647354 U CN216647354 U CN 216647354U
- Authority
- CN
- China
- Prior art keywords
- unit
- interface
- module
- processing unit
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本公开涉及一种存储***,包括:主板模块和背板模块,所述背板模块包括逻辑控制单元,其中,逻辑控制单元包括I2C接口;逻辑控制单元通过所述I2C接口与主板模块通信连接,逻辑控制单元获取背板模块中各硬盘对应的状态信息以及各硬盘对应的指示信息,并将获取的背板模块中各硬盘对应的状态信息以及各硬盘对应的指示信息通过I2C接口传输至主板模块,实现主板模块远程监控背板模块中各硬盘对应的状态信息以及各硬盘对应的指示信息。
Description
技术领域
本公开涉及服务器设计技术领域,尤其涉及一种存储***。
背景技术
伴随着云计算和大数据的应用发展,信息化逐渐覆盖到社会的各个领域。作为信息数据的容器-节点服务器的硬盘数量也在不断增加。
现有技术中,通过一款可以兼容SATA硬盘(Serial ATA,又称串口硬盘)和NVMe(非易失性内存主机控制器接口规范)的硬盘背板,实现NVMe与主板通信以及SATA硬盘与主板的通信。
现有的存储***,无法实现远程监控硬盘背板中硬盘的状态。
实用新型内容
为了解决上述技术问题或者至少部分地解决上述技术问题,本公开提供了一种存储***,实现主板模块远程监控背板模块中各硬盘对应的状态信息以及各硬盘对应的指示信息。
本公开实施例提供了一种存储***,包括:主板模块和背板模块,所述背板模块包括逻辑控制单元,其中,所述逻辑控制单元包括I2C接口;
所述逻辑控制单元通过所述I2C接口与所述主板模块通信连接,所述逻辑控制单元获取所述背板模块中各硬盘对应的状态信息以及各硬盘对应的指示信息,并将获取的所述背板模块中各硬盘对应的状态信息以及各硬盘对应的指示信息通过I2C接口传输至所述主板模块。
可选的,所述主板模块包括管理单元;
所述逻辑控制单元通过所述I2C接口与所述主板模块的管理单元通信连接。
可选的,所述主板模块还包括第一处理单元和第二处理单元,所述逻辑控制单元还包括第一逻辑接口和第二逻辑接口;
所述第一处理单元的第一端与所述第一逻辑接口的第一端通信连接,所述第二处理单元的第一端与所述第二逻辑接口的第一端通信连接。
可选的,所述背板模块还包括第一存储单元和第二存储单元;
所述第一存储单元与所述第一处理单元的第二端通信连接,所述第二存储单元与所述第二处理单元的第二端通信连接。
可选的,所述逻辑控制单元还包括控制芯片;
所述控制芯片的第一端与所述第一逻辑接口的第二端通信连接,所述控制芯片的第二端与所述第二逻辑接口的第二端通信连接,所述控制芯片的第三端与所述I2C接口通信连接。
可选的,所述背板模块还包括第一指示单元和第二指示单元;
所述第一指示单元与所述控制芯片的第五端通信连接,所述第二指示单元与所述控制芯片的第六端通信连接。
可选的,所述第一指示单元和所述第二指示单元分别包括第一指示灯、第二指示灯和第三指示灯;
所述第一指示灯用于指示存储单元为正常状态,所述第二指示灯用于指示存储单元为异常状态,所述第三指示灯用于指示所述存储单元的位置信息。
可选的,所述第一处理单元包括X86处理器,所述第二处理单元包括桥片。
可选的,所述第一处理单元与所述第一逻辑接口通过PCIe协议通信,所述第二处理单元与所述第二逻辑接口通过SATA协议通信。
可选的,所述第一存储单元包括NVMe硬盘,所述第二存储单元包括SATA硬盘。
本公开实施例提供的技术方案与现有技术相比具有如下优点:
本公开实施例提供的存储***,存储***中的背板模块包括逻辑控制单元,逻辑控制单元包括I2C接口,逻辑控制单元通过I2C接口与主板模块通信连接,逻辑控制单元获取背板模块中各硬盘对应的状态信息以及各硬盘对应的指示信息,并将获取的背板模块中各硬盘对应的状态信息以及各硬盘对应的指示信息通过I2C接口传输至主板模块,保证主板模块能够远程监控背板模块中各硬盘对应的状态信息以及各硬盘对应的指示信息。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。
为了更清楚地说明本公开实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种存储***的结构示意图;
图2是本公开实施例提供的另一种存储***的结构示意图;
图3是本公开实施例提供的又一种存储***的结构示意图;
图4是本公开实施例提供的又一种存储***的结构示意图。
其中:10、主板模块;20、背板模块;100、管理单元;101、第一处理单元;102、第二处理单元;200、逻辑控制单元;201、I2C接口;202、第一逻辑接口;203、第二逻辑接口;204、控制芯片;210、第一存储单元;220、第二存储单元;230、第一指示单元;240、第二指示单元;231、第一指示灯;232、第二指示灯;233、第三指示灯。
具体实施方式
为了能够更清楚地理解本公开的上述目的、特征和优点,下面将对本公开的方案进行进一步描述。需要说明的是,在不冲突的情况下,本公开的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本公开,但本公开还可以采用其他不同于在此描述的方式来实施;显然,说明书中的实施例只是本公开的一部分实施例,而不是全部的实施例。
图1是本公开实施例提供的一种存储***的结构示意图,如图1所示,存储***包括主板模块10和背板模块20,背板模块20包括逻辑控制单元200,其中,逻辑控制单元200包括I2C接口,逻辑控制单元200通过I2C接口201与主板模块10通信连接,逻辑控制单元200获取背板模块20中各硬盘对应的状态信息以及各硬盘对应的指示信息,并将获取的背板模块20中各硬盘对应的状态信息以及各硬盘对应的指示信息通过I2C接口201传输至主板模块10。
如图1所示,本公开实施例提供的存储***,背板模块20中的逻辑控制单元200包括I2C接口201,背板模块20中的逻辑控制单元200通过I2C接口201输出背板模块20中各硬盘对应的状态信息以及各硬盘对应的指示信息,主板模块10接收背板模块20中各硬盘对应的状态信息以及各硬盘对应的指示信息,保证主板模块10能够远程监控背板模块20中各硬盘对应的状态信息以及各硬盘对应的指示信息。
具体的,I2C接口201主要发送逻辑控制单元200获取的背板模块20中各硬盘对应的状态信息以及各硬盘对应的指示信息。
本公开实施例提供的存储***,存储***中的背板模块包括逻辑控制单元,逻辑控制单元包括I2C接口,逻辑控制单元通过I2C接口与主板模块通信连接,逻辑控制单元获取背板模块中各硬盘对应的状态信息以及各硬盘对应的指示信息,并将获取的背板模块中各硬盘对应的状态信息以及各硬盘对应的指示信息通过I2C接口传输至主板模块,保证主板模块能够远程监控背板模块中各硬盘对应的状态信息以及各硬盘对应的指示信息。
图2是本公开实施例提供的另一种存储***的结构示意图,本公开实施例是在上述实施例的基础上,如图2所示,存储***主板模块包括管理单元,逻辑控制单元通过I2C接口与主板模块的管理单元通信连接。
如图2所示,主板模块10包括管理单元100,逻辑控制单元200通过I2C接口与主板模块10的管理单元100通信连接,管理单元100通过I2C接口201获取背板模块20的逻辑控制单元200获取的各硬盘对应的状态信息以及各硬盘对应的指示信息,进而管理单元100根据获取的各硬盘对应的状态信息以及各硬盘对应的指示信息实现对背板模块20中各硬盘对应的状态信息以及各硬盘对应的指示信息的监控。
图3是本公开实施例提供的又一种存储***的结构示意图,本公开实施例是在上述实施例的基础上,如图3所示,主板模块10还包括第一处理单元101和第二处理单元102,逻辑控制单元200还包括第一逻辑接口202和第二逻辑接口203,第一处理单元101的第一端与第一逻辑接口202的第一端通信连接,第二处理单元102的第一端与第二逻辑接口203的第一端通信连接。
背板模块20还包括第一存储单元210和第二存储单元220,第一存储单元210与第一处理单元101的第二端通信连接,第二存储单元220与第二处理单元102的第二端通信连接。
如图3所示,通过设置第一处理单元101的第一端与第一逻辑接口202通信连接,第二处理单元102的第一端与第二逻辑接口203通信连接,第一存储单元210与第一处理单元101的第二端通信连接,第二存储单元220与第二处理单元102的第二端通信连接,第一处理单元101获取背板模块20中第一存储单元210的状态信息,第二处理单元102获取背板模块20中第二存储单元220的状态信息。第一处理单元101根据获取的背板模块20中第一存储单元210的状态信息控制第一处理单元101与第一逻辑接口202通信连接,或第二处理单元102根据获取的背板模块20中第二存储单元220的状态信息控制第二处理单元102与第二逻辑接口203通信连接。
示例性的,当主板模块10中的第一处理单元101获取的背板模块20中第一存储单元210的状态信息是第一存储单元210接入,则主板模块10中的第一处理单元101通过与逻辑控制单元200的第一逻辑接口202通信连接,实现主板模块10中的第一处理单元101输出第一存储单元210对应的指示信息至逻辑控制单元200。当主板模块10中的第二处理单元102获取的背板模块20中第二存储单元220的状态信息是第二存储单元220接入,则主板模块10中的第二处理单元102通过与逻辑控制单元200的第二逻辑接口203通信连接,实现主板模块10中的第二处理单元102输出第二存储单元220对应的指示信息至逻辑控制单元200。
本公开实施例提供的存储***,主板模块包括第一处理单元和第二处理单元,逻辑控制单元包括第一逻辑接口和第二逻辑接口,主板模块的第一处理单元获取第一存储单元对应的状态信息,主板模块的第二处理单元获取第二存储单元对应的状态信息,当主板模块中的第一处理单元获取的第一存储单元的状态信息为接入时,第一处理单元通过与逻辑控制单元的第一逻辑接口通信连接,实现主板模块中的第一处理单元输出第一存储单元对应的指示信息至逻辑控制单元,当主板模块中的第二处理单元获取的第二存储单元的状态信息为接入时,第二处理单元通过与逻辑控制单元的第二逻辑接口通信连接,实现主板模块中的第二处理单元输出第二存储单元对应的指示信息至逻辑控制单元。
图4是本公开实施例提供的又一种存储***的结构示意图,本公开实施例是在上述实施例的基础上,如图4所示,逻辑控制单元200还包括控制芯片204,控制芯片204的第一端与第一逻辑接口202的第二端通信连接,控制芯片204的第二端与第二逻辑接口203的第二端通信连接,控制芯片204的第三端与I2C接口201通信连接。
如图4所示,控制芯片204的第一端与第一逻辑接口202的第二端通信连接,控制芯片204的第二端与第二逻辑接口203的第二端通信连接,控制芯片204的第三端与I2C接口201通信连接,当主板模块10中的第一处理单元101获取的背板模块20中第一存储单元210的状态信息是第一存储单元210接入,则主板模块10中的第一处理单元101与逻辑控制单元200的第一逻辑接口202通信连接,控制芯片204获取第一逻辑接口202接收的主板模块10中的第一处理单元101输出的第一存储单元210对应的指示信息。当主板模块10中的第二处理单元102获取的背板模块20中第二存储单元220的状态信息是第二存储单元220接入,则主板模块10中的第二处理单元102通过与逻辑控制单元200的第二逻辑接口203通信连接,控制芯片204获取第二逻辑接口203接收的主板模块10中的第二处理单元102输出的第二存储单元220对应的指示信息。
示例性的,主板模块10中的第一处理单元101输出的第一存储单元210对应的指示信息为第一处理单元101输出的I2C指令,主板模块10中的第二处理单元102输出的第二存储单元220对应的指示信息为第二处理单元102输出的SGPIO指令。
此外,设置控制芯片204的第三端与I2C接口201通信连接,控制芯片204通过第三端将获取的背板模块20中各硬盘对应的状态信息以及各硬盘对应的指示信息通过I2C接口201传输至主板模块10。具体的,当主板模块10中的第一处理单元104获取的背板模块20中第一存储单元210的状态信息是第一存储单元210接入,主板模块10中的第一处理单元101输出第一存储单元210对应的指示信息至控制芯片204,控制芯片204将获取的第一存储单元210对应的状态信息以及指示信息输出至主板模块10中的管理单元100。当主板模块10中的第二处理单元102获取的背板模块20中第二存储单元220的状态信息是第二存储单元220接入,主板模块10中的第二处理单元102输出第二存储单元220对应的指示信息至控制芯片204,控制芯片204将获取的第二存储单元220对应的状态信息以及指示信息输出至主板模块10中的管理单元100。
可选的,背板模块20还包括第一指示单元230和第二指示单元240,第一指示单元与控制芯片的第五端通信连接,第二指示单元与控制芯片的第六端通信连接。
继续参见图4,背板模块还包括第一指示单元230和第二指示单元240,第一指示单元230用于指示第一存储单元210对应的状态信息,第二指示单元240用于指示第二存储单元220对应的状态信息。
具体的,当主板模块10中的第一处理单元101获取的背板模块20中第一存储单元210的状态信息是第一存储单元210接入,则主板模块10中的第一处理单元101与逻辑控制单元200的第一逻辑接口202通信连接,控制芯片204获取第一逻辑接口202接收的主板模块10中的第一处理单元101输出的第一存储单元210对应的指示信息,并输出第一存储单元210对应的指示信息至第一指示单元230,第一指示单元230根据第一存储单元210对应的指示信息指示第一指示单元230的状态。当主板模块10中的第二处理单元102获取的背板模块20中第二存储单元220的状态信息是第二存储单元220接入,则主板模块10中的第二处理单元102通过与逻辑控制单元200的第二逻辑接口203通信连接,控制芯片204获取第二逻辑接口203接收的主板模块10中的第二处理单元102输出的第二存储单元220对应的指示信息,并输出第二存储单元220对应的指示信息至第二指示单元240,第二指示单元240根据第二存储单元220对应的指示信息指示第二指示单元240的状态。
可选的,第一指示单元230和第二指示单元240分别包括第一指示灯、第二指示灯和第三指示灯,第一指示灯用于指示存储单元为正常状态,第二指示灯用于指示存储单元为异常状态,第三指示灯用于指示存储单元的位置信息。
具体的,继续参见图4,第一指示单元230包括第一指示灯231、第二指示灯232和第三指示灯233。当主板模块10中的第一处理单元101获取的背板模块20中第一存储单元210的状态信息是第一存储单元210接入,则主板模块10中的第一处理单元101与逻辑控制单元200的第一逻辑接口202通信连接,控制芯片204获取第一逻辑接口202接收的主板模块10中的第一处理单元101输出的第一存储单元210对应的指示信息,并输出第一存储单元210对应的指示信息至第一指示单元230,第一指示单元230根据第一存储单元210对应的指示信息指示第一指示单元230的状态。示例性的,若第一处理单元101输出第一存储单元210为正常状态的指示信息至控制芯片204,此时控制芯片204输出第一存储单元210为正常状态的指示信息至第一指示灯231,实现第一指示灯231亮,若第一处理单元101输出第一存储单元210为异常状态的指示信息至控制芯片204,此时控制芯片204输出第一存储单元210为异常状态的指示信息至第二指示灯232,实现第二指示灯232亮,和/或若第一处理单元101输出第一存储单元210为正常状态的指示信息至控制芯片204,此时控制芯片204输出第一存储单元210为正常状态的指示信息至第三指示灯233,实现第三指示灯亮。
需要说明的是,当第一处理单元输出第一存储单元为正常状态的指示信息至控制芯片后,若控制芯片输出第一存储单元为正常状态的指示信息至第一指示灯时,此时仅仅能说明第一存储单元的状态信息为正常,当第一处理单元输出第一存储单元为正常状态的指示信息至控制芯片后,若控制芯片输出第一存储单元为正常状态的指示信息至第三指示灯时,此时能说明第一存储单元的状态信息为正常状态且第一存储单元对应的位置信息,在另一种可实施方式中,当第一处理单元输出第一存储单元为正常状态的指示信息至控制芯片后,控制芯片输出第一存储单元为正常状态的指示信息至第一指示灯以及第三指示灯,此时第一指示灯表示第一存储单元的状态信息为正常,第三指示灯表示第一存储单元的位置信息。
此外,第二指示单元240包括第一指示灯241、第二指示灯242和第三指示灯243,控制芯片204控制第二指示单元240的逻辑与控制芯片204控制第一指示单元230的逻辑相同,此处不再一一赘述。
可选的,第一处理单元101包括X86处理器,第二处理单元102包括桥片。
可选的,第一处理单元101与第一逻辑接口202通过PCIe协议通信,第二处理单元102与第二逻辑接口203通过SATA协议通信。
可选的,第一存储单元210包括NVMe硬盘,第二存储单元220包括SATA硬盘。
具体的,当第一存储单元210包括NVMe硬盘,第二存储单元220包括SATA硬盘,第一处理单元101包括X86处理器,第二处理单元102包括桥片时,第一处理单元101与第一逻辑接口202通过PCIe协议通信,第二处理单元102与第二逻辑接口203通过SATA协议通信,利用Intel推荐的PCA9555的逻辑实现逻辑控制单元X86处理器通信,使用SGPIO逻辑实现逻辑控制单元与桥片通信。
此外,本公开实施例提供的存储***,通过在背板模块20优化逻辑控制单元200与主板模块10中管理单元100通信部分,设计基于TCA6408芯片的功能的I2C转8IO的逻辑通信模块,即逻辑控制单元中I2C接口能够实现I2C转8IO的逻辑。
需要说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本公开的具体实施方式,使本领域技术人员能够理解或实现本公开。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下,在其它实施例中实现。因此,本公开将不会被限制于本文所述的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种存储***,其特征在于,包括:主板模块和背板模块,所述背板模块包括逻辑控制单元,其中,所述逻辑控制单元包括I2C接口;
所述逻辑控制单元通过所述I2C接口与所述主板模块通信连接,所述逻辑控制单元获取所述背板模块中各硬盘对应的状态信息以及各硬盘对应的指示信息,并将获取的所述背板模块中各硬盘对应的状态信息以及各硬盘对应的指示信息通过I2C接口传输至所述主板模块。
2.根据权利要求1所述的***,其特征在于,所述主板模块包括管理单元;
所述逻辑控制单元通过所述I2C接口与所述主板模块的管理单元通信连接。
3.根据权利要求1或2所述的***,其特征在于,所述主板模块还包括第一处理单元和第二处理单元,所述逻辑控制单元还包括第一逻辑接口和第二逻辑接口;
所述第一处理单元的第一端与所述第一逻辑接口的第一端通信连接,所述第二处理单元的第一端与所述第二逻辑接口的第一端通信连接。
4.根据权利要求3所述的***,其特征在于,所述背板模块还包括第一存储单元和第二存储单元;
所述第一存储单元与所述第一处理单元的第二端通信连接,所述第二存储单元与所述第二处理单元的第二端通信连接。
5.根据权利要求4所述的***,其特征在于,所述逻辑控制单元还包括控制芯片;
所述控制芯片的第一端与所述第一逻辑接口的第二端通信连接,所述控制芯片的第二端与所述第二逻辑接口的第二端通信连接,所述控制芯片的第三端与所述I2C接口通信连接。
6.根据权利要求5所述的***,其特征在于,所述背板模块还包括第一指示单元和第二指示单元;
所述第一指示单元与所述控制芯片的第五端通信连接,所述第二指示单元与所述控制芯片的第六端通信连接。
7.根据权利要求6所述的***,其特征在于,所述第一指示单元和所述第二指示单元分别包括第一指示灯、第二指示灯和第三指示灯;
所述第一指示灯用于指示存储单元为正常状态,所述第二指示灯用于指示存储单元为异常状态,所述第三指示灯用于指示所述存储单元的位置信息。
8.根据权利要求4所述的***,其特征在于,所述第一处理单元包括X86处理器,所述第二处理单元包括桥片。
9.根据权利要求8所述的***,其特征在于,所述第一存储单元包括NVMe硬盘,所述第二存储单元包括SATA硬盘。
10.根据权利要求9所述的***,其特征在于,所述第一处理单元与所述第一逻辑接口通过PCIe协议通信,所述第二处理单元与所述第二逻辑接口通过SATA协议通信。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122450336.6U CN216647354U (zh) | 2021-10-11 | 2021-10-11 | 一种存储*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122450336.6U CN216647354U (zh) | 2021-10-11 | 2021-10-11 | 一种存储*** |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216647354U true CN216647354U (zh) | 2022-05-31 |
Family
ID=81731339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122450336.6U Active CN216647354U (zh) | 2021-10-11 | 2021-10-11 | 一种存储*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216647354U (zh) |
-
2021
- 2021-10-11 CN CN202122450336.6U patent/CN216647354U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107526665B (zh) | 机箱管理***及机箱管理方法 | |
US9563442B2 (en) | Baseboard management controller and method of loading firmware | |
CN107870882B (zh) | 用于管理***设备的数据协议 | |
US10127170B2 (en) | High density serial over LAN management system | |
US9645954B2 (en) | Embedded microcontroller and buses | |
US7028109B2 (en) | Data transfer control device including buffer controller with plurality of pipe regions allocated to plurality of endpoints | |
US20070005828A1 (en) | Interrupts support for the KCS manageability interface | |
US20070208900A1 (en) | Virtual ide storage device with pci express interface | |
WO2013109640A1 (en) | Techniques for command validation for access to a storage device by a remote client | |
CN101373433A (zh) | 更新bios的方法以及使用该方法的电脑与*** | |
US20130166672A1 (en) | Physically Remote Shared Computer Memory | |
CN111294413B (zh) | 一种互联网协议ip地址的确定方法、装置和可读介质 | |
CN107678997B (zh) | Pcie插卡的热插拔方法、***、装置和可读存储介质 | |
CN110618918A (zh) | Pch下硬盘状态灯的控制方法、控制装置及控制设备 | |
JP2008539495A (ja) | サービスに対する要求をラッチするスレーブ装置 | |
CN103412836A (zh) | 热插拔处理方法、装置以及*** | |
US20210109885A1 (en) | Device for managing hdd backplane | |
CN113900880A (zh) | 存储盘检测方法、装置、终端设备和存储介质 | |
GB2501587A (en) | Managing a storage device using a hybrid controller | |
CN216647354U (zh) | 一种存储*** | |
CN111338907A (zh) | 一种pcie设备的远程状态监测***及方法 | |
CN215219691U (zh) | 一种基于龙芯3a4000处理器的come模块 | |
CN111459863B (zh) | 一种基于nvme-mi的机箱管理***及方法 | |
US7266711B2 (en) | System for storing data within a raid system indicating a change in configuration during a suspend mode of a device connected to the raid system | |
TWI735869B (zh) | 儲存控制裝置及其控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |