CN216625715U - 浮空型动态锁存比较器和逐次逼近型模数转换器 - Google Patents

Abstract

本申请实施例提供一种浮空型动态锁存比较器和逐次逼近型模数转换器，该浮空型动态锁存比较器包括：动态锁存比较单元和储能单元，动态锁存比较单元的电源端和电源地端连接至储能单元，信号输入端和信号输出端分别被配置为输入采样电压和输出电压比较结果；储能单元的输入端连接供电电源，输出端连接动态锁存比较单元，储能单元用于在电压采样期间，使供电电源对储能单元中的储存电容充电，并在电压比较期间，切换至储存电容放电以为动态锁存比较单元提供所需工作电压。该设计可以有效解决由输入共模电压逐步降低而带来的过驱动电压的变化，进而可维持比较器的特性不变等。

Description

浮空型动态锁存比较器和逐次逼近型模数转换器

技术领域

本申请涉及比较器电路技术领域，尤其涉及一种浮空型动态锁存比较器和逐次逼近型模数转换器。

背景技术

目前逐次逼近型模数转换器(SAR ADC)以其高速、高精度、低功耗等综合优势逐渐成为模数转换器技术中的主流设计，其中又以单调递减型电容开关阵列变换方案为主流，因为单调递减型开关方案使用的开关数量少、电容切换速度快，可以提高ADC的采样频率、同时还保持较低的功耗与芯片面积等。但由于其输入到后级比较器的电压呈单调性递减，使得比较器的输入共模电压改变了比较器中输入管的过驱动电压，进而改变了比较器的特性。

实用新型内容

有鉴于此，本申请实施例提供一种浮空型动态锁存比较器和逐次逼近型模数转换器，可以使得比较器中输入管的过驱动电压维持不变，进而维持比较器的特性。

第一方面，本申请实施例提供一种浮空型动态锁存比较器，包括：

动态锁存比较单元，所述动态锁存比较单元的电源端和电源地端连接至储能单元，信号输入端和信号输出端分别被配置为输入采样电压和输出电压比较结果；

所述储能单元，所述储能单元的输入端连接供电电源，输出端连接所述动态锁存比较单元，所述储能单元用于在电压采样期间，使所述供电电源对所述储能单元中的储存电容充电，并在电压比较期间，使所述储存电容放电以为所述动态锁存比较单元提供所需工作电压。

在一些实施例中，所述储能单元包括与所述储存电容连接的一开关器件或阻性器件，所述开关器件或所述阻性器件的一端连接所述供电电源，另一端连接所述储存电容。

在一些实施例中，所述开关器件为MOS管，所述MOS管的源极连接所述供电电源的正极，漏极同时连接所述动态锁存比较单元的电源端和所述储存电容的正极，栅极作为控制端用于接入通断控制信号。

在一些实施例中，所述阻性器件包括第一电阻和/或第二电阻，所述第一电阻的一端连接所述供电电源的正极，另一端连接所述动态锁存比较单元的电源端和所述储存电容的正极；

所述第二电阻的一端连接所述供电电源的负极，另一端连接所述储存电容的负极和所述动态锁存比较单元的电源地端。

在一些实施例中，所述开关器件为第一二极管和/或第二二极管，所述第一二极管的阳极连接所述供电电源的正极，阴极连接所述动态锁存比较单元的电源端和所述储存电容的正极；

所述第二二极管的阳极连接所述供电电源的负极，阴极连接所述动态锁存比较单元的电源地端和所述储存电容的负极。

在一些实施例中，所述动态锁存比较单元为Strong-ARM型锁存比较器、线性预放大器、或双尾动态比较器。

在一些实施例中，所述Strong-ARM型锁存比较器包括第一至第十一开关管，第一开关管作为时钟控制管，第二至第三开关管作为差分输入管，第四至第七开关管作为共栅结构差分输出管，第八至第九开关管作为第一复位对管，第十至第十一开关管作为第二复位对管；

所述时钟控制管、所述差分输入管和所述共栅结构差分输出管依次连接，所述第一复位对管分别连接所述第二开关管的漏极和所述共栅结构差分输出管中第四和第六开关管的漏极，所述第二复位对管分别连接所述第三开关管的漏极和所述共栅结构差分输出管中第五和第七开关管的漏极；

其中，若所述差分输入管为PMOS管，所述时钟控制管的源极和所述共栅结构差分输出管的共源极分别作为所述电源端和所述电源地端。

在一些实施例中，若所述差分输入管为NMOS管，则所述共栅结构差分输出管的共源极和所述时钟控制管的源极分别作为所述电源端和所述电源地端。

第二方面，本申请实施例提供一种逐次逼近型模数转换器，包括：包括：采样保持电路、上述的浮空型动态锁存比较器、开关逻辑和转换电路；其中，所述采样保持电路、所述转换电路均连接至所述浮空型动态锁存比较器的输入端，所述浮空型动态锁存比较器的输出端连接所述开关逻辑的输入端，所述转换电路的电容切换控制端连接所述开关逻辑的输出端。

本申请的实施例具有如下有益效果：

本申请实施例的浮空型动态锁存比较器包括动态锁存比较单元和储能单元，动态锁存比较单元的电源端和电源地端连接至储能单元，信号输入端和信号输出端分别被配置为输入采样电压和输出电压比较结果；储能单元的输入端连接供电电源，输出端连接动态锁存比较单元，储能单元用于在电压采样期间，使供电电源对储能单元中的储存电容充电，并在电压比较期间，切换至储存电容放电以为动态锁存比较单元提供所需工作电压。通过设计在动态锁存比较单元在电压比较时，将其电源电压和/或电源地电压改接到储存电容上以进行供电，由于每一次比较时，储存电容提供的电源电压逐步下降、电源地电压逐步上升，故而抵消了因动态锁存比较单元的输入共模电压逐步降低带来的过驱动电压的变化，从而使比较器的特性维持不变。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1示出了单调递减型SAR ADC中比较器的输入共模电压变化示意图；

图2示出了本申请实施例的浮空型动态锁存比较器的结构示意图；

图3示出了本申请实施例应用于Strong-ARM型锁存比较器的一种结构示意图；

图4示出了本申请实施例的应用于Strong-ARM型锁存比较器的另一种结构示意图；

图5示出了本申请实施例的逐次逼近型模数转换器的结构示意图。

主要元件符号说明：

100-浮空型动态锁存比较器；110-动态锁存比较单元；120-储能单元；

200-逐次逼近型模数转换器；210-采样保持电路；220-动态锁存比较电路；230-开关逻辑；240-转换电路。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

在下文中，可在本申请的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合，并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。

此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本申请的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本申请的各种实施例中被清楚地限定。

这里对本申请实施例中提及的一些术语进行说明。

SAR ADC：逐次逼近型模数转换器；

动态锁存比较器，Dynamic Latch Comparator，是一种利用正反馈回路进行输入电压大小比较的比较器电路；

V_COM：输入共模电压，即两输入信号电压的平均电压值。VCOM＝(Vinp+Vinn)/2；

VOD：过驱动电压，即MOS管的栅源电压VGS与阈值电压Vth的差值。

为方便理解，图1所示为单调递减型SAR ADC中的动态锁存比较器的输入信号在逐次比较的电压变化波形图。可以看出，动态锁存比较器的两输入信号(Vop和Von)的输入共模电压在逐次递减，在供电电源始终不变的情况下，会导致流过比较器的差分输入管的过驱动电压也发生变化，从而影响了动态锁存比较器的性能。并且，当过驱动电压越高，比较速度将越快，但产生的噪声也越大。

为解决上述问题中的至少一种，请参照图2，本申请实施例提出一种浮空型动态锁存比较器100，可应用于如单调递减型SAR ADC等转换***中，通过利用结构巧妙且成本小的电路设计来解决现有的动态锁存比较器的输入共模电压会发生变化的问题等。

示范性地，该浮空型动态锁存比较器100包括两大部分，分别是动态锁存比较单元110和储能单元120，其中，动态锁存比较单元110主要用于实现动态锁存及比较的功能，这里可以是一些常用的动态锁存比较器，例如，可以是但不限于为Strong-ARM锁存比较器、线性预放大器或双尾动态比较器(double tail type)等。而储能单元120主要用于在动态锁存比较单元110进行电压比较期间，使其内部的储存电容放电，用以为动态锁存比较单元110提供所需的工作电压。可以理解为，这里是通过增设储能单元120来对动态锁存比较器进行改进，从而得到该浮空型动态锁存比较器100。

如图2所示，储能单元120的输入端连接供电电源，输出端连接该动态锁存比较单元110，而该动态锁存比较单元110的电源端和电源地端连接至该储能单元120，并且动态锁存比较单元110的信号输入端和信号输出端分别被配置为输入采样电压和输出电压比较结果。本申请实施例中，储能单元120除了包括一储存电容外，还包括用于实现电压改接的开关器件，例如，该开关器件可以是MOS管、二极管等具有开关特性的器件。具体地，可采用PMOS管或NMOS管，这里不作限定。

为方便理解，下面以Strong-ARM型锁存比较器为例，对该浮空型动态锁存比较器100的结构及工作过程进行说明。

在一种实施方式中，如图3或图4所示，该动态锁存比较单元110包括第一开关管Q1至第十一开关管Q11，具体地，第一开关管Q1作为时钟控制管，第二开关管Q2至第三开关管Q3作为差分输入管，第四开关管Q4至第七开关管Q7作为共栅结构差分输出管，第八开关管Q8至第九开关管Q9作为第一复位对管，第十开关管Q10至第十一开关管Q11作为第二复位对管；时钟控制管、差分输入管和共栅结构差分输出管依次连接，第一复位对管分别连接第二开关管Q2的漏极和共栅结构差分输出管中第四开关管Q4和第六开关管Q6的漏极，第二复位对管分别连接第三开关管Q3的漏极和共栅结构差分输出管中第五开关管Q5和第七开关管Q7的漏极。

如图3所示，此时的差分输入管采用的是PMOS管，具体地，第一开关管Q1的栅极用于接入CLK时钟信号，其源极连接至电源端，同时连接至储存电容，其漏极连接第二开关管Q2和第三开关管Q3的源极。第二开关管Q2和第三开关管Q3的栅极分别用于接入输入电压Vinp和Vinn，漏极则用于连接至第四开关管Q4和第五开关管Q5的源极。对于该共栅结构差分输出管，其中，第四开关管Q4和第六开关管Q6的栅极相连，第五开关管Q5和第七开关管Q7的栅极相连，分别作为第一输出端和第二输出端；第六开关管Q6和第七开关管Q7的源极相连，连接至电源地端。此外，第一复位对管中的第八开关管Q8和第九开关管Q9的源极、第二复位对管中的第十开关管Q10和第十一开关管Q11的源极均连接至电源地端。

基于以PMOS管作为差分输入管的上述结构，若采用MOS管来实现储存电容与供电电源的切换，如图3所示，其中，MOS管M1的源极连接供电电源的正极，漏极同时连接动态锁存比较单元110的电源端和储存电容的正极，而栅极作为控制端，用于接入一通断控制信号。例如，该通断控制信号可以与比较时钟信号关联。可以理解，在每次ADC采样期间，该通断控制信号为导通信号，用于导通MOS管，以使得供电电源在为动态锁存比较单元110供电的同时，为储存电容进行充电。而在每次ADC比较期间，该通断控制信号用于关断MOS管，以断开动态锁存比较单元110的电源端与供电电源之间的连接。在ADC比较期间(CLKB为1)，动态锁存比较单元110进行一次输入电压的比较，CLKB为0时，则对比较单元进行复位。由于每次比较都会从储存电容C1抽取电流，故储存电容C1上的电压逐次降低，因此输入共模电压虽然逐次降低，但动态锁存比较单元110中差分输入管的过驱动电压仍可维持不变。

可以理解，除了采用上述的开关器件外，该储能单元120还可采用如电阻等器件来替代该开关器件的作用。例如，在一种实施方式中，电阻用于替代上述的MOS管，具体地，电阻的一端连接供电电源的正极，另一端同时连接动态锁存比较单元110的电源端和储存电容的正极。其中，该电阻可以采用阻值较大的电阻。可以理解，该电阻可以在比较期间限制对储存电容的充电速度，使得在比较期间储存电容上的电压逐渐降低。作为另一种可选的方案，也可以将一电阻设于电源地端与供电电源负极之间。又或者，除了将一电阻位于电源端与供电电源正极之间外，还可以设置另一电阻位于电源地端与供电电源负极之间，以用于起到同时断开比较单元的电源电压和电源地与供电电源的等效作用。

仍以上述的Strong-ARM型锁存比较器为例，这里以NMOS管作为差分输入管的结构来进行说明。如图4所示，此时动态锁存比较单元110的共栅结构差分输出管的共源极和时钟控制管的源极分别作为电源端和电源地端，而储能单元120包括第一电阻R1和第二电阻R2，其中，第一电阻R1设于电源地端与供电电源负极之间，第二电阻R2设于电源地端与供电电源负极之间。

于是，当在ADC采样期间通过电阻对储存电容C1充电；而在ADC比较期间(CLKB为1)，动态锁存比较单元110进行一次输入电压的比较，CLKB为0时，则对比较单元进行复位。由于每次比较都会从储存电容C1抽取电流，可以选取较大的电阻值限制电源对储存电容C1的充电速度，造成储存电容C1上的电压逐次降低，因此输入共模电压虽然逐次降低，但动态锁存比较单元110中差分输入管的过驱动电压仍可维持不变。

可以理解，除了上述的MOS管、电阻等，这里也可以采用如二极管等其他具有内阻的器件来替代，这里优先选用内阻较大的二极管来替代上述的MOS管或电阻。例如，若采用一个二极管替代上述的第一电阻，则该二极管的阳极连接供电电源的正极，阴极同时连接动态锁存比较单元110的电源端和储存电容的正极。同理，还可以利用另一二极管来替代上述的第二电阻等。

在本申请实施例中，该浮空型动态锁存比较器100通过在动态锁存比较单元110的电源端与供电电源之间设置一储存电容，并使得在每次的比较期间，将动态锁存比较单元110的电源端(如VCC引脚)和/或电源地端(如GND引脚)与用于提供所需工作电压的供电电源断开，而仅靠储存电容来提供动态锁存比较单元110的工作电源。此外，在其他阶段，如采样用于输入至动态锁存比较单元110中的电压信号的阶段等，则使供电电源对该储存电容进行充电，以保证在每次比较时，动态锁存比较单元110都能够会从储存电容中吸取相应的电流。

应当明白的是，由于上述的浮空型动态锁存比较器100的电源电压和/或电源地电压断开，故可以隔绝外界噪声干扰，可提高比较的精度。此外，还可以加大比较器的差分输入管的放大倍数，这是由于，在比较器刚开始放大时，由于输入共模电压不变、流进比较器的电流也不变，因此流进差分输入管其中之一的电流增大、流进另一输入管的电流必然减少，如图3或图4所示，在电流I1+I2总和不变的情况下，I1增大则I2减少，因此放大增益也将相应增大。

本申请实施例的浮空型动态锁存比较器通过设计在动态锁存比较单元在电压比较时，将其电源电压和/或电源地电压改接到储存电容上以进行供电，由于每一次比较时，储存电容提供的电源电压逐步下降、电源地电压逐步上升，故而抵消了因动态锁存比较单元的输入共模电压逐步降低带来的过驱动电压的变化，从而使比较器的特性维持不变。此外，由于动态锁存比较单元的输入共模电压维持不变，除了可以维持恒定的驱动速度与噪声外，还可以加大差分输入管的放大倍数。并且，其中通过采用二极管、电阻、MOS管等无源器件来实现切换，可以减少其他干扰信号的产生，并进一步节约功耗及成本。

请参照图5，本申请实施例还提出一种逐次逼近型模数转换器200，尤其是具有单调递减特性的SAR ADC，可以有效解决现有方案中的比较器单元受输入共模电压的改变而改变特性的问题。

示范性地，该逐次逼近型模数转换器200包括采样保持电路210、动态锁存比较电路220、开关逻辑230和转换电路240，值得注意的是，这里的动态锁存比较电路220将采用如上述实施例中所述的浮空型动态锁存比较器。开关逻辑230主要包括多位逐次逼近寄存器及相应的开关控制电路，转换电路240又称为DAC电路。具体地，采样保持电路210、转换电路240均连接至动态锁存比较电路220的输入端，动态锁存比较电路220的输出端连接开关逻辑230的输入端，转换电240路的电容切换控制端连接开关逻辑230的输出端。

在工作过程中，通过采样保持电路210对输入电压信号进行采样，得到采样电压，进而采样电压与转换电路240的输出电压输入至动态锁存比较电路220进行比较，比较结果传递给开关逻辑230中的逐次逼近寄存器，逐次逼近寄存器一方面输出比较结果，另一方面通过开关控制电路控制DAC电路中的转换开关，以便进行下一位的转换。

可以理解，上述实施例1中关于浮空型动态锁存比较器的可选项同样适用于本实施例，故在此不再重复描述。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。

Claims (9)

1.一种浮空型动态锁存比较器，其特征在于，包括：

动态锁存比较单元，所述动态锁存比较单元的电源端和电源地端连接至储能单元，信号输入端和信号输出端分别被配置为输入采样电压和输出电压比较结果；

所述储能单元，所述储能单元的输入端连接供电电源，输出端连接所述动态锁存比较单元，所述储能单元用于在电压采样期间，使所述供电电源对所述储能单元中的储存电容充电，并在电压比较期间，使所述储存电容放电以为所述动态锁存比较单元提供所需工作电压。

2.根据权利要求1所述的浮空型动态锁存比较器，其特征在于，所述储能单元包括与所述储存电容连接的一开关器件或阻性器件，所述开关器件或所述阻性器件的一端连接所述供电电源，另一端连接所述储存电容。

3.根据权利要求2所述的浮空型动态锁存比较器，其特征在于，所述开关器件为MOS管，所述MOS管的源极连接所述供电电源的正极，漏极同时连接所述动态锁存比较单元的电源端和所述储存电容的正极，栅极作为控制端用于接入通断控制信号。

4.根据权利要求2所述的浮空型动态锁存比较器，其特征在于，所述阻性器件包括第一电阻和/或第二电阻，所述第一电阻的一端连接所述供电电源的正极，另一端连接所述动态锁存比较单元的电源端和所述储存电容的正极；

所述第二电阻的一端连接所述供电电源的负极，另一端连接所述储存电容的负极和所述动态锁存比较单元的电源地端。

5.根据权利要求2所述的浮空型动态锁存比较器，其特征在于，所述阻性器件为第一二极管和/或第二二极管，所述第一二极管的阳极连接所述供电电源的正极，阴极连接所述动态锁存比较单元的电源端和所述储存电容的正极；

所述第二二极管的阳极连接所述供电电源的负极，阴极连接所述动态锁存比较单元的电源地端和所述储存电容的负极。

6.根据权利要求1至5中任一项所述的浮空型动态锁存比较器，其特征在于，所述动态锁存比较单元为Strong-ARM型锁存比较器、线性预放大器、或双尾动态比较器。

7.根据权利要求6所述的浮空型动态锁存比较器，其特征在于，所述Strong-ARM型锁存比较器包括第一至第十一开关管，第一开关管作为时钟控制管，第二开关管至第三开关管作为差分输入管，第四开关管至第七开关管作为共栅结构差分输出管，第八开关管至第九开关管作为第一复位对管，第十开关管至第十一开关管作为第二复位对管；

所述时钟控制管、所述差分输入管和所述共栅结构差分输出管依次连接，所述第一复位对管分别连接所述第二开关管的漏极和所述共栅结构差分输出管中第四开关管和第六开关管的漏极，所述第二复位对管分别连接所述第三开关管的漏极和所述共栅结构差分输出管中第五开关管和第七开关管的漏极；

其中，所述差分输入管为PMOS管时，所述时钟控制管的源极和所述共栅结构差分输出管的共源极分别作为所述电源端和所述电源地端。

8.根据权利要求7所述的浮空型动态锁存比较器，其特征在于，若所述差分输入管为NMOS管，则所述共栅结构差分输出管的共源极和所述时钟控制管的源极分别作为所述电源端和所述电源地端。

9.一种逐次逼近型模数转换器，其特征在于，包括：采样保持电路、如权利要求1至8中任一项所述的浮空型动态锁存比较器、开关逻辑和转换电路；其中，所述采样保持电路、所述转换电路均连接至所述浮空型动态锁存比较器的输入端，所述浮空型动态锁存比较器的输出端连接所述开关逻辑的输入端，所述转换电路的电容切换控制端连接所述开关逻辑的输出端。

Images