CN216563117U - 组件封装结构及具有其的光模块 - Google Patents
组件封装结构及具有其的光模块 Download PDFInfo
- Publication number
- CN216563117U CN216563117U CN202122281202.6U CN202122281202U CN216563117U CN 216563117 U CN216563117 U CN 216563117U CN 202122281202 U CN202122281202 U CN 202122281202U CN 216563117 U CN216563117 U CN 216563117U
- Authority
- CN
- China
- Prior art keywords
- transition
- chip
- substrate
- circuit board
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Semiconductor Lasers (AREA)
Abstract
本实用新型提供一种组件封装结构及具有其的光模块,其包括电路板和芯片,芯片上表面设置有至少一个芯片焊盘,电路板表面形成有布线层,布线层包括临近芯片布置的至少一个连接端,组件封装结构还包括至少一个设置于电路板上的过渡基板,过渡基板的高度小于芯片的高度;过渡基板邻近芯片,过渡基板上表面设置有过渡焊盘,芯片焊盘和过渡焊盘之间通过第一键合引线电性连接,过渡焊盘电性连接布线层的连接端。通过在芯片和布线层连接端之间设置过渡基板作为引线连接的过渡结构,缩短芯片键合引线的长度,以降低引线所形成的电感。
Description
技术领域
本实用新型涉及电子封装技术领域,具体地涉及一种组件封装结构及具有其的光模块。
背景技术
在光模块等领域,引线键合工艺是芯片组件电连接工艺中最为广泛使用的技术,简单易用,适合大批量生产,一般是将芯片正装设于电路板或基板上,通过引线将芯片与电路板互连。引线一般是呈现感性分量,线越长带宽下降越严重,因此PCB(Printed CircuitBoard,电路板)设计中会在原来的传输线阻抗上增加焊盘面积,从而增加容性,改善带宽。
实际使用中,芯片的厚度较厚,如果将芯片置于电路板(PCB)上,会导致芯片到电路板之间的引线长度过长。如果芯片是设置在电路板板边,由于需要考虑制造公差并受限于现有的电路板加工工艺,电路板焊盘到板边具有一定距离,引线需进一步向电路板内延伸,导致引线线长进一步增加,从而使引线形成较大的电感,影响光模块的带宽。
实用新型内容
本实用新型的目的在于提供一种组件封装结构及具有其的光模块,可有效提高带宽。
本实用新型提供一种组件封装结构,包括电路板和芯片,所述芯片上表面设置有至少一个芯片焊盘,所述电路板表面形成有布线层,所述布线层包括临近所述芯片布置的至少一个连接端,所述组件封装结构还包括至少一个设置于所述电路板上的过渡基板,所述过渡基板的高度小于所述芯片的高度;
所述过渡基板邻近所述芯片,所述过渡基板上表面设置有过渡焊盘,所述芯片焊盘和所述过渡焊盘之间通过第一键合引线电性连接,所述过渡焊盘电性连接所述布线层的连接端。
作为本实用新型的进一步改进,所述过渡基板为电容性基板。
作为本实用新型的进一步改进,所述过渡基板包括至少一层电介质层和分别设至于所述电介质层上下表面的上导电层和下导电层,其中,所述过渡焊盘位于所述上导电层。
作为本实用新型的进一步改进,所述过渡基板通过导电胶固定连接于所述电路板,所述导电胶层构成所述下导电层。
作为本实用新型的进一步改进,所述过渡基板为陶瓷基板、硅基板、氮化铝基板或氧化铝基板。
作为本实用新型的进一步改进,所述布线层连接端包括信号连接端和接地连接端。
作为本实用新型的进一步改进,所述过渡焊盘通过第二键合引线电性连接所述布线层连接端。
作为本实用新型的进一步改进,每个所述过渡焊盘和与其对应的所述布线层连接端之间通过至少两根所述第二键合引线电性连接。
作为本实用新型的进一步改进,所述过渡焊盘通过导电过孔电性连接于所述布线层连接端。
作为本实用新型的进一步改进,所述组件封装结构包括至少两个所述过渡基板,至少两个所述过渡基板的高度自所述芯片侧至所述布线层连接端侧逐渐降低,至少两个所述过渡基板的对应的过渡焊盘依次电性连接;
或者所述过渡基板具有至少两级台阶,所述至少两级台阶的高度由临近所述芯片侧向所述电路板连接端的方向逐渐降低,所述至少两级台阶的各级台阶面均设有所述过渡焊盘。
本实用新型还提供一种光模块,包括上述的组件封装结构。
本实用新型的有益效果是:通过在芯片和电路板连接端之间设置过渡基板作为引线连接的过渡结构,缩短芯片键合引线的长度,以降低引线所形成的电感,同时,在电路板、电容性的过渡基板与芯片之间构成CLCLC的等效传输线结构,以与电路板的阻抗相匹配,从而能够有效改善整个链路的阻抗匹配问题,提高链路带宽。
附图说明
图1是本实用新型实施例1中的组件封装结构示意图。
图2是本实用新型实施例1中的组件封装结构俯视图。
图3是本实用新型实施例2中的组件封装结构示意图。
图4是本实用新型实施例2中的组件封装结构俯视图。
图5是本实用新型实施例3中的组件封装结构示意图。
图6是本实用新型实施例3中的组件封装结构俯视图。
图7是本实用新型实施例3中的组件封装结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合本申请具体实施方式及相应的附图对本申请技术方案进行清楚、完整地描述。显然,所描述的实施方式仅是本申请一部分实施方式,而不是全部的实施方式。基于本申请中的实施方式,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式,都属于本申请保护的范围。
下面详细描述本实用新型的实施方式,实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本实用新型,而不能理解为对本实用新型的限制。
为方便说明,本文使用表示空间相对位置的术语来进行描述,例如“上”、“下”、“后”、“前”等,用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如,如果将图中的装置翻转,则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此,示例性术语“下方”可以囊括下方和上方这两种空间方位。
实施例1
如图1和图2所示,为本实用新型实施例1提供的一种组件封装结构1,包括电路板11、芯片12和至少一个过渡基板13,芯片12设置于电路板11上,芯片12上表面设置有多个芯片焊盘121,作为芯片12的输入输出端。电路板11表面形成有布线层111,布线层111包括临近芯片12布置的的布线层连接端1111。
在本实施例中,组件封装结构1应用于光模块,设在电路板11上的高速芯片12可以是DSP数字信号处理器、DRV激光器驱动器、TIA跨阻放大器、LD激光器芯片或PIC集成光子芯片等。
过渡基板13位于芯片12临近布线层连接端1111的一侧,且其高度低于芯片12的高度,过渡基板13上表面设置有过渡焊盘131,芯片焊盘121和过渡焊盘131之间通过第一键合引线14电性连接,过渡焊盘131和布线层连接端1111之间通过第二键合引线15电性连接。
需要说明的是,这里所述的布线层连接端1111所指的是布线层111朝向芯片12处用于与过渡基板13电连接的位置,而并非严格意义上的布线层111端点处。
第一键合引线14和第二键合引线15为金线、银线、铜线等金属引线,具体的,在本实施方式中,使用金线作为引线。
通常芯片12具有一定的厚度,设于电路板11上的芯片12与电路板11具有较大的高度差,直接从芯片焊盘121打线到电路板11,打线长度较长,容易引起链路阻抗失配等问题,从而影响链路带宽。这里,通过在芯片12和布线层111连接端之间设置过渡基板13作为引线连接的过渡结构,过渡基板13的过渡焊盘高度介于芯片焊盘与电路板布线层连接端之间,使原本直接从芯片焊盘121连接至布线层111连接端的单根长引线分为多段短引线。根据金线电感的计算公式:
其中,Lw表示金线的电感,l表示金线的长度,d表示金线的直径,可知,金线的电感与其长度之间为对数关系,多根短引线所形成的电感小于长引线所形成的电感,因此,通过过渡基板结合多段短引线取代一根长引线将芯片12电性连接至布线层连接端1111,可以降低引线的感性,改善链路的阻抗匹配,从而提高链路带宽。
过渡基板13可以为分体式结构,分别位于芯片12设置有焊盘的侧边区域。当芯片12的四个侧边都设置有焊盘时,过渡基板13也可为将芯片12围设在其内的框体式结构,过渡基板13在芯片12周侧的具体结构及其分布位置可以根据芯片12及电路板11的尺寸、布线图案等而做出具体调整,只要使过渡基板13作为引线的过渡连接结构即可。
具体的,在本实施方式中,在芯片12侧边设置有一个过渡基板13,芯片焊盘121与过渡基板13之间通过第一键合引线14连接,过渡基板13与布线层111连接端之间通过第二键合引线15连接,使引线形成两段式结构。
进一步的,如图2所示,由于过渡焊盘131相较于芯片焊盘121具有更大的面积,从而每个过渡焊盘131和与其对应的布线层连接端1111之间可以设置多根第二键合引线15实现电性连接,密集排列的多根引线可进一步降低引线的感性。具体的,在本实施方式中,每个过渡焊盘131和布线层111连接端之间通过两根引线相连。相邻两根引线之间的间距可以根据过渡焊盘131的尺寸大小、引线实际电感大小等因素而具体调整。
由于在多段引线之间数量存在差别,芯片焊盘121和过渡焊盘131之间通常通过一根第一键合引线14电性连接,过渡焊盘131和布线层连接端1111通过多跟第二键合引线15电性连接,相邻的第二键合引线15之间的间隔距离与相邻的第一键合引线14之间的间距存在区别,因此,过渡焊盘131的具体高度可以通过仿真或仿真结合实测来确定,以使引线整体所形成的电感最低。
过渡基板13为电容性基板,从而使得组件封装结构1形成自芯片12、第一键合引线14、过渡基板13、第二键合引线15至电路板11的CLCLC结构(C表示电容组件、L表示电感组件),此结构的等效传输线结构与电路板11的阻抗相匹配,从而能够改善整个链路的阻抗匹配,提高链路带宽。
具体的,过渡基板13包括至少一层电介质层13a和分别设至于电介质层13a上下表面的上导电层13b和下导电层13c,从而过渡基板13整体形成平行板电容器结构,其中,过渡焊盘131位于上导电层13b,上导电层为镀金层。
过渡基板13下表面通过诸如银胶等导电胶133固定连接于电路板11,导电胶133层不仅能够起到结构固定的作用,其也构成下导电层13c,与过渡基板13的其他结构共同构成平行板电容器结构。在本实用新型的另一些实施方式中,也可在过渡基板13底部额外设置一层金属层作为下导电层13c。
进一步的,如图2所示,布线层连接端1111包括信号连接端1111a和接地连接端1111b,过渡基板13下导电层13c与信号连接端1111a之间绝缘设置,以避免造成短路。过渡基板13下导电层13c电连接接地连接端1111b。
电介质层13a为陶瓷基板、硅基板、氮化铝基板或氧化铝基板。
优选的,电介质层13a为陶瓷基板132,陶瓷基板132具有优秀的可加工性,尺寸精度高,在芯片12和布线层连接端1111设置陶瓷结构的过渡基板13,可以补偿电路板11的制造公差,并且,通过在邻近芯片12侧边的位置设置过渡基板13可以进一步缩短芯片焊盘121上引线引出的距离。
在另一些实施方式中,也可使用其他材料作为过渡基板13的电介质层13a,只要能够与上导电层13b和下导电层13c配合形成平行板电容器结构即可。
实施例2
如图3和图4所示,为本实用新型实施例2提供的一种组件封装结构2,其大体结构与实施例1类似,应用于光模块,设在电路板21上的高速芯片22可以是DSP数字信号处理器、DRV激光器驱动器、TIA跨阻放大器、LD激光器芯片或PIC集成光子芯片等,其与实施例1的区别在于:
芯片22设置于电路板21之外临近电路板的板边,放在电路板21板边的高速芯片22可以是PIC集成光子芯片、DRV驱动芯片或TIA跨阻放大器等,这些高速芯片22可设在一热沉23上。
另外,在电路板21板边的高速芯片22也可以是LD激光器芯片,LD激光器芯片通常设置在一基板上形成COC(chip on carrier)结构,该COC再放在一热沉23上,COC的基板通过键合引线与过渡基板电连接。
考虑到制造公差并受限于现有的电路板加工工艺,电路板的焊盘(连接端)到板边的距离较大,通常在100μm以上,会导致芯片到电路板焊盘的引线需进一步向电路板内延伸,即进一步增加引线线长,从而使引线形成较大的电感,影响光模块的带宽。该实施例在电路板上临近芯片的位置设置了过渡基板,过渡基板13的过渡焊盘到其边缘的距离可降低至30μm以内,由于第一键合引线只需电性连接芯片焊盘和过渡焊盘,因此,可以大幅缩短键合引线的长度。经过过渡基板的转接,解决了从芯片到电路板之间打线较长的问题,改善了链路的阻抗匹配,从而提高了链路带宽。
实施例3
如图5和图6所示,为本实用新型实施例3提供的一种组件封装结构3,其大体结构与实施例1类似,应用于光模块,设在电路板31上的高速芯片32可以是DSP数字信号处理器、DRV激光器驱动器、TIA跨阻放大器、LD激光器芯片或PIC集成光子芯片等,其与实施例1的区别在于:
过渡焊盘33通过导电过孔331电性连接于布线层连接端3111,导电过孔331贯穿所述过渡基板,其内设有导电介质,过渡基板33可通过表面贴装工艺(SMT)焊接在电路板上。
实施例4
如图7所示,为本实用新型实施例4提供的一种组件封装结构4,其大体结构与实施例1类似,应用于光模块,设在电路板41上的高速芯片42可以是DSP数字信号处理器、DRV激光器驱动器、TIA跨阻放大器、LD激光器芯片或PIC集成光子芯片等,其与实施例1的区别在于:
在芯片42与布线层连接端4111之间设置至少两个过渡基板43,多个过渡基板43自芯片42侧至布线层连接端4111侧高度逐渐降低,芯片焊盘421通过第一键合引线44连接于与其最接近的过渡焊盘431,多个过渡基板43之间依照排列顺序,依次通过第二键合引线45形成电性连接,从而使引线形成多段短引线结构,进一步降低引线所形成的电感。当设置有多个过渡基板43时,相邻两个过渡基板13之间也可通过设置多根第二键合引线45实现电性连接。在其它实施例中,上述至少两个过渡基板也可由一具有至少两级台阶的单个过渡基板替代,各级台阶的高度由临近芯片侧向电路板连接端的方向逐渐降低,各级台阶面均设有过渡焊盘。
本实用新型还提供一种光模块,其包括壳体,以及设于壳体内的上述的组件封装结构。
综上所述,本实用新型通过在芯片和布线层连接端之间设置过渡基板作为引线连接的过渡结构,形成多段短引线取代单根长引线,有效降低长引线所形成的电感,并且,电容性的过渡基板与组件封装结构的其他部分构成CLCLC结构,等效传输线结构与电路板的阻抗相匹配,从而能够有效改善整个链路的阻抗匹配,提高链路带宽。
应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明,并非用以限制本实用新型的保护范围,凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。
Claims (11)
1.一种组件封装结构,包括电路板和芯片,所述芯片上表面设置有至少一个芯片焊盘,所述电路板表面形成有布线层,所述布线层包括临近所述芯片布置的至少一个连接端,其特征在于:
所述组件封装结构还包括至少一个设置于所述电路板上的过渡基板,所述过渡基板的高度小于所述芯片的高度;
所述过渡基板临近所述芯片,所述过渡基板上表面设置有过渡焊盘,所述芯片焊盘和所述过渡焊盘之间通过第一键合引线电性连接,所述过渡焊盘电性连接所述布线层的连接端。
2.根据权利要求1所述的组件封装结构,其特征在于,所述过渡基板为电容性基板。
3.根据权利要求2所述的组件封装结构,其特征在于,所述过渡基板包括至少一层电介质层和分别设至于所述电介质层上下表面的上导电层和下导电层,其中,所述过渡焊盘位于所述上导电层。
4.根据权利要求3所述的组件封装结构,其特征在于,所述过渡基板通过导电胶固定连接于所述电路板,所述导电胶层构成所述下导电层。
5.根据权利要求2所述的组件封装结构,其特征在于,所述过渡基板为陶瓷基板、硅基板、氮化铝基板或氧化铝基板。
6.根据权利要求1所述的组件封装结构,其特征在于,所述布线层连接端包括信号连接端和接地连接端。
7.根据权利要求1所述的组件封装结构,其特征在于,所述过渡焊盘通过第二键合引线电性连接所述布线层连接端。
8.根据权利要求7所述的组件封装结构,其特征在于,每个所述过渡焊盘和与其对应的所述布线层连接端之间通过至少两根所述第二键合引线电性连接。
9.根据权利要求1所述的组件封装结构,其特征在于,所述过渡焊盘通过导电过孔电性连接于所述布线层连接端。
10.根据权利要求1所述的组件封装结构,其特征在于,所述组件封装结构包括至少两个所述过渡基板,至少两个所述过渡基板的高度自所述芯片侧至所述布线层连接端侧逐渐降低,至少两个所述过渡基板的对应的过渡焊盘依次电性连接;
或者所述过渡基板具有至少两级台阶,所述至少两级台阶的高度由临近所述芯片侧向所述电路板连接端的方向逐渐降低,所述至少两级台阶的各级台阶面均设有所述过渡焊盘。
11.一种光模块,其特征在于,包括权利要求1-10任一项所述的组件封装结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122281202.6U CN216563117U (zh) | 2021-09-18 | 2021-09-18 | 组件封装结构及具有其的光模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122281202.6U CN216563117U (zh) | 2021-09-18 | 2021-09-18 | 组件封装结构及具有其的光模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216563117U true CN216563117U (zh) | 2022-05-17 |
Family
ID=81563468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122281202.6U Active CN216563117U (zh) | 2021-09-18 | 2021-09-18 | 组件封装结构及具有其的光模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216563117U (zh) |
-
2021
- 2021-09-18 CN CN202122281202.6U patent/CN216563117U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5191511A (en) | Semiconductor device including a package having a plurality of bumps arranged in a grid form as external terminals | |
US5521429A (en) | Surface-mount flat package semiconductor device | |
CN102160197A (zh) | 光电元件封装基座 | |
CN211150513U (zh) | 封装体 | |
KR20020074228A (ko) | 하측면에 컨택이 마련된 반도체 소자 및 그 제조 방법 | |
CN111199957A (zh) | 一种芯片和天线集成的三维封装结构及其制备方法 | |
CN114388490A (zh) | 智能功率模块的封装结构及其封装方法 | |
TWI227051B (en) | Exposed pad module integrated a passive device therein | |
US20230333335A1 (en) | Optical module package structure | |
CN216563117U (zh) | 组件封装结构及具有其的光模块 | |
US20020121683A1 (en) | Encapsulated die package with improved parasitic and thermal performance | |
CN212113711U (zh) | 一种引线框架及to封装结构 | |
CN211208440U (zh) | 一种芯片和天线集成的三维封装结构 | |
CN217009889U (zh) | 组件封装结构及具有其的光模块 | |
CN210110755U (zh) | 封装结构 | |
CN218514593U (zh) | 一种具有隔绝杂讯功能的芯片封装结构 | |
CN217591218U (zh) | 一种封装结构 | |
CN218385185U (zh) | 光电装置 | |
TWI781863B (zh) | 平面式多晶片裝置 | |
JP2004103654A (ja) | 光結合半導体装置及びその製造方法 | |
KR100708887B1 (ko) | 리드 프레임이 포함된 칩 적층 패키지 소자 | |
CN113690729B (zh) | 一种封装结构及光模块 | |
US11540394B2 (en) | Optical transceiver | |
KR20020028021A (ko) | 적층 패키지 | |
KR20030012192A (ko) | 다이 적층형 윈도우 칩 스케일 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |