CN216288383U - 一种半导体芯片的封装结构 - Google Patents
一种半导体芯片的封装结构 Download PDFInfo
- Publication number
- CN216288383U CN216288383U CN202122896319.5U CN202122896319U CN216288383U CN 216288383 U CN216288383 U CN 216288383U CN 202122896319 U CN202122896319 U CN 202122896319U CN 216288383 U CN216288383 U CN 216288383U
- Authority
- CN
- China
- Prior art keywords
- insulating
- wafer
- cutting
- semiconductor chip
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型涉及半导体封装技术领域,公开了一种半导体芯片的封装结构。半导体芯片的封装结构包括晶圆片、绝缘结构、绝缘保护层和导电件。晶圆片包括相对设置的第一表面和第二表面,第一表面设置功能区和电极;绝缘结构覆盖第一表面且朝向晶圆片的一侧开设有容纳空间,容纳空间与第一表面之间围成空腔,功能区置于空腔内;绝缘保护层包覆绝缘结构,且绝缘保护层的边缘朝向第二表面延伸,以覆盖绝缘结构的侧壁以及晶圆片的侧壁;导电件一端与电极电连接,另一端能够外露于绝缘保护层。本实用新型提供的半导体芯片的封装结构,提高了绝缘结构与晶圆片之间的连接可靠性,又降低了芯片封装时切割的难度,保证了产品的合格率。
Description
技术领域
本实用新型涉及半导体封装技术领域,尤其涉及一种半导体芯片的封装结构。
背景技术
近几年,半导体产业发展迅猛,半导体芯片具有尺寸小、灵敏度、易集成等优势,近年来获得了广泛的研究和应用。目前,多种传感器,例如滤波器,CMOS图像传感器,都需要在封装结构上形成一个保护空腔,用来保护芯片的功能区,并为功能区提供真空或气密工作环境。具体地,通常芯片的封装结构包括晶圆片和绝缘结构,晶圆片上设置功能区和焊盘,绝缘结构朝向晶圆片的一侧开设容纳空间,容纳空间处的绝缘结构与晶圆片之间形成保护空腔,功能区置于保护空腔内部。但随着技术的发展,芯片的尺寸越来越小,绝缘结构在容纳空间处的壁厚尺寸越来越薄,导致此处的结构强度较低,而且绝缘结构与晶圆片之间的连接可靠性不能保证,降低了合格率,此外,在芯片封装的过程中,切割刀需要依次切割绝缘结构和晶圆片,才能获得单颗芯片,对于切割设备的要求较高,且切割质量难以保证,提高了封装成本。
基于此,亟需一种半导体芯片的封装结构用来解决如上提到的问题。
实用新型内容
本实用新型的目的在于提供一种半导体芯片的封装结构,能够提高芯片的结构强度,也提高了绝缘结构与晶圆片之间的连接可靠性,又降低了芯片封装时切割的难度,保证了产品的合格率。
为达此目的,本实用新型采用以下技术方案:
一种半导体芯片的封装结构,包括:
晶圆片,包括相对设置的第一表面和第二表面,所述第一表面设置功能区和电极;
绝缘结构,覆盖所述第一表面且朝向所述晶圆片的一侧开设有容纳空间,所述容纳空间与所述第一表面之间围成空腔,所述功能区置于所述空腔内;
绝缘保护层,包覆所述绝缘结构,且所述绝缘保护层的边缘朝向所述第二表面延伸,以覆盖所述绝缘结构的侧壁以及所述晶圆片的侧壁;
导电件,一端与所述电极电连接,另一端能够外露于所述绝缘保护层。
作为一种半导体芯片的封装结构的可选技术方案,所述导电件远离所述电极的一端沿周向外延有延伸部,所述延伸部与所述绝缘结构贴合。
作为一种半导体芯片的封装结构的可选技术方案,所述绝缘保护层上开设有焊球开口,所述导电件远离所述晶圆片的一端通过所述焊球开口外露,所述焊球开口内设有焊球,所述焊球凸出于所述绝缘保护层设置,所述焊球与所述导电件电连接。
作为一种半导体芯片的封装结构的可选技术方案,所述导电件远离所述晶圆片的一端位于所述焊球开口内。
本实用新型的有益效果:
本实用新型提供的半导体芯片的封装结构,其包括晶圆片、绝缘结构、绝缘保护层和导电件,晶圆片上的功能区置于绝缘结构与晶圆片之间形成的空腔内。在绝缘结构和晶圆片的侧壁上设置绝缘保护层,且在芯片的封装过程中,两个芯片可通过侧壁的绝缘保护层相连,在切割晶圆片时,切割刀仅需对绝缘保护层进行切割,切割材质单一,便于切割,保证了切割质量,从而保证了产品的合格率,降低了对于切割设备的需求,降低了封装成本,而且在芯片的侧壁处包覆绝缘保护层,也提高了对于晶圆片与绝缘结构之间的连接位置的保护作用,保证了空腔内的密封性,也保证了晶圆片与绝缘结构之间的连接可靠程度,利于芯片体积的小型化,扩大了适用范围,提高了实用性。
附图说明
图1是本实用新型实施例提供的半导体芯片的封装结构的结构示意图;
图2是图1中A处的局部放大图;
图3是本实用新型实施例提供的半导体芯片的封装结构的封装过程中在晶圆片上设置第一绝缘层后的结构示意图;
图4是图3的俯视图;
图5是本实用新型实施例提供的半导体芯片的封装结构的封装过程中在第一绝缘层上设置第二绝缘层后的结构示意图;
图6是图5的俯视图;
图7是本实用新型实施例提供的半导体芯片的封装结构的封装过程中设置导电件后的结构示意图;
图8是图7的俯视图;
图9是本实用新型实施例提供的半导体芯片的封装结构的封装过程中开设切割槽后的结构示意图;
图10是本实用新型实施例提供的半导体芯片的封装结构的封装过程中设置绝缘保护层后的结构示意图;
图11是图10的俯视图;
图12是本实用新型实施例提供的半导体芯片的封装结构的封装过程中设置焊球后的结构示意图;
图13是图12的俯视图;
图14是本实用新型实施例提供的半导体芯片的封装结构的封装过程中覆盖临时保护膜后的结构示意图;
图15是本实用新型实施例提供的半导体芯片的封装结构的封装过程中减薄晶圆片后的结构示意图;
图16是本实用新型实施例提供的半导体芯片的封装结构的封装过程中切割晶圆片时的结构示意图。
图中:
10、芯片;10a、第一芯片;10b、第二芯片;20、切割刀;
1、晶圆片;11、功能区;12、电极;13、切割区域;131、切割槽;
2、空腔;
3、绝缘结构;31、第一绝缘层;311、第一开口;312、第二开口;32、第二绝缘层;
4、绝缘保护层;5、导电件;51、延伸部;6、焊球;7、临时保护膜。
具体实施方式
为使本实用新型解决的技术问题、采用的技术方案和达到的技术效果更加清楚,下面将结合附图对本实用新型实施例的技术方案做进一步的详细描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型的描述中,除非另有明确的规定和限定,术语“相连”、“连接”、“固定”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下面结合附图并通过具体实施方式来进一步说明本实用新型的技术方案。
本实施例提供了一种半导体芯片的封装结构。具体地,如图1和图2所示,半导体芯片的封装结构包括晶圆片1、绝缘结构3、绝缘保护层4和导电件5。晶圆片1包括相对设置的第一表面和第二表面,第一表面设置功能区11和电极12;绝缘结构3覆盖第一表面且朝向晶圆片1的一侧开设有容纳空间,容纳空间与第一表面之间围成空腔2,功能区11置于空腔2内;绝缘保护层4包覆绝缘结构3,且绝缘保护层4的边缘朝向第二表面延伸,以覆盖绝缘结构3的侧壁以及晶圆片1的侧壁;导电件5一端与电极12电连接,另一端能够外露于绝缘保护层4。进一步地,绝缘保护层4的末端端面与晶圆片1的第二表面平齐,便于生产加工。在图1中,晶圆片1的第一表面为晶圆片1的顶面,第二表面为晶圆片1的底面。
本实用新型提供的半导体芯片的封装结构,其包括晶圆片1、绝缘结构3、绝缘保护层4和导电件5,晶圆片1上的功能区11置于绝缘结构3与晶圆片1之间形成的空腔2内。在绝缘结构3和晶圆片1的侧壁是上设置绝缘保护层4,且在芯片10的封装过程中,两个芯片10可通过侧壁的绝缘保护层4相连,在切割晶圆片1时,切割刀20仅需对绝缘保护层4进行切割,切割材质单一,便于切割,保证了切割质量,从而保证了产品的合格率,降低了对于切割设备的需求,降低了封装成本,而且在芯片10的侧壁处包覆绝缘保护层4,也提高了对于晶圆片1与绝缘结构3之间的连接位置的保护作用,保证了空腔2内的密封性,也保证了晶圆片1与绝缘结构3之间的连接可靠程度,利于芯片10体积的小型化,扩大了适用范围,提高了实用性。
在本实施例中,功能区11可为叉指换能器,电极12为设置在晶圆片1表面的焊盘,电极12可为铝焊盘、铝镍金焊盘、铝镍钯金焊盘等。在其他实施例中,芯片类型不作限定,功能区11的类型跟随芯片的类型适应性调整,在此不作限定。
具体地,绝缘结构3上设置有电极开口。电极开口位于绝缘结构3正对电极12的位置上,电极开口垂直贯通与绝缘结构3的两侧,导电件5穿设开口与电极12电连接,缩短了导电件5的长度尺寸,降低了用料成本。开口暴露电极12的中部,即电极开口的面积小于电极12的面积,使得绝缘结构3覆盖电极12的边缘,起到了保护电极12的作用。具体地,电极开口可通过刻蚀等方式形成,在此不作限定。
作为优选方案,绝缘结构3包括第一绝缘层31和第二绝缘层32,容纳空间贯通第一绝缘层31,第二绝缘层32覆盖第一绝缘层31背离第一表面的一侧并与第一绝缘层31和第一表面之间围成空腔2。将绝缘结构3设置为两层结构,在晶圆片1上先设置第一绝缘层31,将容纳空间在第一绝缘层31上通过光刻的方式成形,最后在第一绝缘层31上设置第二绝缘层32,形成绝缘结构3,利于简化容纳空间的成型过程,便于生产加工。
在本实施例中,第一绝缘层31和第二绝缘层32均采用光敏有机绝缘材料,具体通过旋涂光敏有机绝缘涂层的方式或利用层压光敏有机绝缘板材料的方式形成第一绝缘层31,利用层压光敏有机绝缘板材料的方式形成第二绝缘层32。进一步地,第一绝缘层31的厚度不小于1μm,第二绝缘层32的厚度不小于5μm。
作为优选,导电件5优选采用金属材质,可通过磁控溅射(Physical VaporDeposition,PVD)与刻蚀工艺成形。在本实施例中,导电件5远离电极12的端面与绝缘结构3之间的距离不小于1μm。
进一步地,导电件5远离电极12的一端沿周向外延有延伸部51,延伸部51与绝缘结构3贴合,增大了导电件5与绝缘结构3之间的接触面积,进一步提高了导电件5与绝缘结构3之间的连接可靠性,进一步保证了芯片10的耐用程度。
具体地,绝缘保护层4采用光敏有机绝缘材料,具体通过旋涂光敏有机绝缘涂层的方式形成绝缘保护层4,或利用层压光敏有机绝缘板材料的方式绝缘保护层4。
进一步地,绝缘保护层4上开设有焊球开口,导电件5远离晶圆片1的一端能够通过焊球开口外露。优选地,焊球开口内设有焊球6,焊球6凸出于绝缘保护层4设置,焊球6与导电件5电连接。设置焊球6,进一步便于与外部的信号线等线缆连接,提高了实用性。焊球6相背于导电件5的一端凸出于绝缘保护层4,进一步便于与外部线缆连接。焊球6的高度可为5μm,具体数值可根据需求适应性选取,在此不作限定。
作为优选,导电件5远离晶圆片1的一端位于焊球开口内。也就是说,导电件5的延伸部51置于焊球开口内,且导电件5的端面低于绝缘保护层4的端面设置,使得绝缘保护层4能够保护导电件5与焊球6之间的连接处,避免了焊球6与导电件5脱离,进一步保证了耐用度。
本实施例提供的半导体芯片的封装结构采用下述的半导体芯片的封装方法进行封装。具体地,方法包括:
S1、提供晶圆片1,晶圆片1的第一表面上设置功能区11和电极12;
S2、在第一表面上制作带有容纳空间的绝缘结构3,绝缘结构3上形成能够暴露电极12的电极开口,以及能够暴露切割区域13的切割开口;
S3、在电极开口内设置导电件5;
S4、在切割区域13上开设切割槽131;
S5、覆盖绝缘保护层4,且绝缘保护层4填充切割槽131;
S6、由第二表面的一侧减薄晶圆片1,直至去除切割槽131与第二表面之间的晶圆片1,露出绝缘保护层4;
S7、沿切割槽131对晶圆片1切割,形成单颗芯片10。
本实用新型提供的半导体芯片的封装方法,用于制作前文中描述的半导体芯片的封装结构。在晶圆片1上设置切割槽131,并在绝缘结构3上设置绝缘保护层4,且绝缘保护层4填充切割槽131,且在芯片的封装过程中,减薄晶圆片1至露出绝缘保护层4,使得在切割晶圆片1时,切割刀20仅需对切割槽131处的绝缘保护层4进行切割,切割材质单一,便于切割,保证了切割质量,从而保证了产品的合格率,降低了对于切割设备的需求,降低了封装成本,而且在芯片10的侧壁处包覆绝缘保护层4,也提高了对于晶圆片1与绝缘结构3之间的连接位置的保护作用,保证了空腔2内的密封性,也保证了晶圆片1与绝缘结构3之间的连接可靠程度,同时,绝缘保护层4能够保证芯片的结构强度,利于芯片10体积的小型化,扩大了适用范围,提高了实用性。
如图3-图16所示为本实施例提供的半导体芯片的封装方法的分步过程图,参照图3-图16,详细说明半导体芯片的封装方法。
S1、提供晶圆片1,晶圆片1的第一表面上设置功能区11和电极12。
具体地,晶圆片1上布置有多个功能区11和多个电极12。晶圆片1的第一表面还设置有切割区域13,切割区域13将晶圆片1划分为多个单颗芯片10,每个芯片10上设置有一个功能区11以及六个电极12,如图3所示,六个电极12沿周向间隔排布在功能区11的周围。图3-图16中,晶圆片1上设置有一个切割区域13,将晶圆片1划分为两个芯片10,分别为第一芯片10a和第二芯片10b。其中,图3-图16中的切割区域13、功能区11以及电极12的数量仅为示例,其他实施例中可适应性调整,在此不作限定。
进一步地,可在切割区域13内划出切痕,进一步便于后续的切割。
S2、在晶圆片1的第一表面上制作带有容纳空间的绝缘结构3,绝缘结构3上形成能够暴露电极12的电极开口,以及能够暴露切割区域13的切割开口。
具体地,在切割区域13处形成电极开口,便于导电件5与电极12电连接。在切割区域13处形成切割开口,当后续切割晶圆片1时,设置切割开口,降低了需要切割的材料厚度,便于切割,提高切割效率,也降低了对于切割设备的要求,降低了成本,其次,切割开口的设置,避免了切割晶圆片1时对绝缘结构3进行切割,从而避免了切割对于绝缘结构3的损坏,保证了绝缘结构3的结构完整性以及结构强度,保证了产品的合格率,也保证了绝缘结构3对于功能区11的保护作用以及空腔2的密封性。
进一步地,如前文中描述,绝缘结构3包括第一绝缘层31和第二绝缘层32。步骤S2具体包括,在第一表面上设置第一绝缘层31,并在第一绝缘层31上光刻形成容纳空间,将第二绝缘层32覆盖在第一绝缘层31上,以使第一绝缘层31、第二绝缘层32以及晶圆片1的第一表面之间围成空腔2。图3和图4所示为在晶圆片1上设置第一绝缘层31后的结构示意图。
具体地,通过旋涂或层压的方式在晶圆片1上制成第一绝缘层31,对第一绝缘层31上对应电极12以及功能区11的位置进行光刻,以暴露电极12以及功能区11。也就是说,在电极12处形成第一开口311,且第一开口311的截面小于电极12的截面,使得电极12的中部暴露,电极12的边缘被第一绝缘层31覆盖,在第一绝缘层31对应功能区11的位置处形成第二开口312,第二开口312形成容纳空间,第二开口312的侧壁与功能区11之间间隔设置。
具体地,通过旋涂或层压的方式在晶圆片1上制成第一绝缘层31,通过层压的方式在第一绝缘层31上制成第二绝缘层32。将绝缘结构3设置为双层结构,便于在第一绝缘层31上设置容纳空间。图5和图6所示为在第一绝缘层31上设置第二绝缘层32后的结构示意图。
进一步地,通过层压的方式在第一绝缘层31上制成第二绝缘层32,使得第一绝缘层31、第二绝缘层32以及第一表面之间围成空腔2。并在第二绝缘层32上进行光刻,在对应电极12处形成第三开口,第一开口311与第三开口贯通形成电极开口,在本实施例中,第三开口的截面与第一开口311的截面相同。在其他实施例中,第三开口的截面还可大于第一开口311的截面,使得第一开口311与第三开口之间形成台阶面,增大了电极开口与导电件5之间的接触面积,使得导电件5与绝缘结构3之间的连接更稳定。
此外,将绝缘结构3设置为双层结构,便于形成电极开口,降低每次光刻时的材料厚度,降低了对于设备的需求,降低了成本。在其他实施例中,也可在形成第一绝缘层31以及第二绝缘层32后,直接对绝缘结构3的两层结构直接光刻,形成电极开口,在此不作限定。
具体地,在制作第二绝缘层32之前,对第一绝缘层31上对应切割区域13的位置进行光刻,形成第一开口部,以暴露切割区域13。进一步地,在第一绝缘层31成形后,对第二绝缘层32上对应切割区域13的位置进行光刻,形成第二开口部,以暴露切割区域13。第一开口部与第二开口部贯通形成切割开口。在本实施例中,第一开口部的截面与第二开口部的截面相同。在其他实施例中,第一开口部的截面还可大于或小于第二开口部的截面,在此不作限定。
此外,将绝缘结构3设置为双层结构,也便于形成切割开口,降低每次光刻时的材料厚度,降低了对于设备的需求,降低了成本。在其他实施例中,也可在形成第一绝缘层31以及第二绝缘层32后,直接对绝缘结构3的两层结构直接光刻形成切割开口,在此不作限定。
S3、在电极开口内设置导电件5。
具体地,步骤S3中,首先在第二绝缘层32上通过PVD溅射物理气相沉积等工艺形成金属基层。其次在金属基层上贴覆或涂覆光反应涂层,光反应涂层采用厚干膜或光敏性胶体材料,通过光刻工艺去除金属基层上对应电极开口处的光反应涂层,形成开口,使得除电极开口的位置外形成光阻层。然后,利用金属填充工艺在光反应涂层的开口处形成导电件5。最后剥离光反应涂层,利用刻蚀工艺或湿法腐蚀工艺将导电件5外的金属基层去除。图7和图8所示为设置导电件5后的结构示意图。
S4、在切割区域13上开设切割槽131。
具体地,设置切割槽131,进一步的限定了切割的路径,有利于提高产品的合格率。切痕可设置在切割槽131内。图9所示为开设切割槽131后的结构示意图。
S5、覆盖绝缘保护层4,且绝缘保护层4填充切割槽131。
具体地,绝缘保护层4可采用采用光敏有机绝缘材料,利用涂布、层压或喷涂等工艺在绝缘结构3上制作成型。图10和图11所示为设置绝缘保护层4后的结构示意图。
步骤S5还包括,在绝缘保护层4对应导电件5的位置上,开设焊球开口,在焊球开口内设置焊球6,焊球6与导电件5电连接,设置焊球,便于与外部线缆连接,提高了实用性。具体地,可利用光刻等工艺,在绝缘保护层4正对导电件5的位置上形成焊球开口,便于确定焊球位置,随后可通过焊球印刷工艺、植球、电镀和烧结等工艺在导电件5上设置焊球6,在此不作限定。图12和图13所示为设置焊球6后的结构示意图。
优选地,步骤S5之后,还包括:S51、在绝缘保护层4上覆盖可剥离的临时保护膜7。
具体地,将临时保护膜7覆盖在焊球6、绝缘结构3以及晶圆片1上,当切对晶圆片1进行减薄时,能够避免上述结构产生损伤,保证了芯片10的产品质量,由于设置焊球6导致芯片10的上表面凹凸不平,设置临时保护膜7也便于将待减薄的芯片10放在操作平面上,便于进行减薄操作。图14所示为设置临时保护膜7后的结构示意图。
在本实施例中,临时保护膜7的材质可采用有机物的UV胶带,通过覆膜的方式覆盖,有机物的UV胶带经过紫外线照射后可失去粘性,便于后续剥离。在其他实施例中,还可通过临时键合的工艺在绝缘结构3上方形成临时保护膜7。
S6、由第二表面的一侧减薄晶圆片1,直至去除切割槽131与第二表面之间的晶圆片1,露出绝缘保护层4。
具体地,将晶圆片1减薄,利于芯片10的小型化,且露出绝缘保护层4,便于后续切割。
在本实施例中,利用研磨或腐蚀工艺将晶圆片1的底面减薄,在此不作限定。晶圆片1经过减薄后,芯片10上的结构总厚度不小于5μm。图15所示为减薄晶圆片1后的结构示意图。
优选地,步骤S6之后,还包括:S61、剥离的临时保护膜7。
在切割晶圆片1前,去除临时保护膜7,避免了临时保护膜7对于切割质量的影响,保证了产品的合格率。
优选地,步骤S61还包括,在第二表面上贴覆可剥离的切割胶带。
设置切割胶带,能够保证芯片10在切割时的结构强度,且材质柔软,利于切割,避免了提高对于切割设备的要求,也降低了对于切割质量的影响。切割胶带的材质可采用透明胶带材质。
S7、沿切割槽131对晶圆片1切割,形成单颗芯片10。
具体地,可使用机械切割或激光切割技术将晶圆片1按切割区域13切开,将第一芯片10a和第二芯片10b形成单颗芯片。切割后便于挑选合格的芯片,避免了不合格芯片流入后续生产加工过程。进一步地,可沿切割区域13内的划痕切割,进一步保证了芯片产品尺寸的合格率。图16所示为使用切割刀20对晶圆片1进行切割时的结构示意图。
作为优选,步骤S7之后,还包括:S71、剥离的切割胶带。
具体地,切割晶圆片1后,将切割胶带去除,能够进一步降低芯片10的厚度,形成如图1所示的芯片封装结构,有利于实现芯片10结构的小型化。
显然,本实用新型的上述实施例仅仅是为了清楚说明本实用新型所作的举例,而并非是对本实用新型的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型权利要求的保护范围之内。
Claims (4)
1.一种半导体芯片的封装结构,其特征在于,包括:
晶圆片(1),包括相对设置的第一表面和第二表面,所述第一表面设置功能区(11)和电极(12);
绝缘结构(3),覆盖所述第一表面且朝向所述晶圆片(1)的一侧开设有容纳空间,所述容纳空间与所述第一表面之间围成空腔(2),所述功能区(11)置于所述空腔(2)内;
绝缘保护层(4),包覆所述绝缘结构(3),且所述绝缘保护层(4)的边缘朝向所述第二表面延伸,以覆盖所述绝缘结构(3)的侧壁以及所述晶圆片(1)的侧壁;
导电件(5),一端与所述电极(12)电连接,另一端能够外露于所述绝缘保护层(4)。
2.根据权利要求1所述的半导体芯片的封装结构,其特征在于,所述导电件(5)远离所述电极(12)的一端沿周向外延有延伸部(51),所述延伸部(51)与所述绝缘结构(3)贴合。
3.根据权利要求1或2所述的半导体芯片的封装结构,其特征在于,所述绝缘保护层(4)上开设有焊球开口,所述导电件(5)远离所述晶圆片(1)的一端通过所述焊球开口外露,所述焊球开口内设有焊球(6),所述焊球(6)凸出于所述绝缘保护层(4)设置,所述焊球(6)与所述导电件(5)电连接。
4.根据权利要求3所述的半导体芯片的封装结构,其特征在于,所述导电件(5)远离所述晶圆片(1)的一端位于所述焊球开口内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122896319.5U CN216288383U (zh) | 2021-11-24 | 2021-11-24 | 一种半导体芯片的封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122896319.5U CN216288383U (zh) | 2021-11-24 | 2021-11-24 | 一种半导体芯片的封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216288383U true CN216288383U (zh) | 2022-04-12 |
Family
ID=81037695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122896319.5U Active CN216288383U (zh) | 2021-11-24 | 2021-11-24 | 一种半导体芯片的封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216288383U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117594553A (zh) * | 2024-01-19 | 2024-02-23 | 苏州科阳半导体有限公司 | 晶圆级封装结构和晶圆级封装方法 |
-
2021
- 2021-11-24 CN CN202122896319.5U patent/CN216288383U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117594553A (zh) * | 2024-01-19 | 2024-02-23 | 苏州科阳半导体有限公司 | 晶圆级封装结构和晶圆级封装方法 |
CN117594553B (zh) * | 2024-01-19 | 2024-04-09 | 苏州科阳半导体有限公司 | 晶圆级封装结构和晶圆级封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102566839B1 (ko) | 실딩을 구비한 집적회로 패키징 시스템 및 그 제조 방법 | |
US7969007B2 (en) | Semiconductor device and manufacturing method thereof | |
US9231018B2 (en) | Wafer level packaging structure for image sensors and wafer level packaging method for image sensors | |
US10777477B2 (en) | Chip packaging structure, and packaging method thereof | |
US20060205119A1 (en) | Method for manufacturing a semiconductor package with a laminated chip cavity | |
TWI493634B (zh) | 晶片封裝體及其形成方法 | |
CN107331625A (zh) | 半导体器件的封装结构及其制作方法 | |
TWI529887B (zh) | 晶片封裝體及其形成方法 | |
KR20090033141A (ko) | 리드프레임 어레이를 구비하는 집적회로 패키지 시스템 | |
JP5289484B2 (ja) | 積層型半導体装置の製造方法 | |
US20150054109A1 (en) | Wafer level packaging structure for image sensors and wafer level packaging method for image sensors | |
CN105070734A (zh) | 封装结构及封装方法 | |
TW201349362A (zh) | 晶片封裝體及其形成方法 | |
CN104051359B (zh) | 晶片封装体及其形成方法 | |
CN216288383U (zh) | 一种半导体芯片的封装结构 | |
WO2005083764A1 (ja) | 半導体装置の製造方法および半導体装置 | |
CN107958882A (zh) | 芯片的封装结构及其制作方法 | |
CN107369695B (zh) | 晶片封装体与其制造方法 | |
US7911043B2 (en) | Wafer level device package with sealing line having electroconductive pattern and method of packaging the same | |
CN216288435U (zh) | 一种半导体芯片的封装结构 | |
CN112118526B (zh) | 微机电***麦克风封装结构与封装方法 | |
CN114038805A (zh) | 一种半导体芯片的封装结构及封装方法 | |
JP3120848B2 (ja) | 半導体装置の製造方法 | |
CN109920765B (zh) | 一种扇出型封装器件 | |
CN113764382A (zh) | 封装方法、晶片、器件、待封装的芯片结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |