CN216054755U - 垂直结构led芯片 - Google Patents

Abstract

公开了一种垂直结构LED芯片，包括第一衬底；位于第一衬底第一表面的键合层、反射镜层、第一欧姆接触层、第二半导体层、发光层和第一半导体层；多个贯穿反射镜层、第一欧姆接触层、第二半导体层、发光层并露出第一半导体层的通孔；位于通孔中并与第一半导体层接触的第二欧姆接触层；位于反射镜层与键合层之间和位于通孔侧壁的介质层；位于第一衬底第二表面的第一电极，多个通孔呈阵列排布。本申请设置阵列分布的多通孔电极，实现了垂直结构LED芯片在物理空间上的电流高效均匀分布注入，有效降低了量子阱中因载流子在大注入条件下俄歇复合机制产生的主要影响，改善了器件发光效率降低的现象。

Description

垂直结构LED芯片

技术领域

本实用新型属于半导体器件技术领域，更具体地，涉及一种垂直结构LED芯片。

背景技术

LED(Light Emitting Diode，发光二极管)具有电光转化效率高、性能稳定、体积小等优点，在高亮度发光二极管领域有着巨大的应用潜力和广阔的市场前景。垂直结构LED芯片相比正装和倒装结构的LED芯片亮度更高、且能承受更大的工作电流，因此在大功率照明领域有着显著的技术优势。

随着大功率照明应用技术的进一步提升，对LED芯片光功率的要求持续增加，这对垂直结构LED芯片带来了新的要求和技术挑战。目前垂直结构LED芯片在封装后的电流注入可以达到2～3A/mm²甚至更高。在更大的注入电流条件下，LED芯片的热效应加剧，同时LED芯片的量子阱中高载流子密度区域会产生严重的俄歇复合现象导致垂直结构LED芯片的发光效率降低。

实用新型内容

本实用新型的目的在于提供一种垂直结构LED芯片，以避免因高载流子密度区域发生俄歇复合现象造成的垂直结构LED芯片发光率降低的问题。

根据本实用新型提供的一种垂直结构LED芯片，包括：第一衬底；

位于所述第一衬底第一表面的键合层、反射镜层、第一欧姆接触层以及外延层，所述外延层包括依次位于所述第一欧姆接触层表面的第二半导体层、发光层和第一半导体层；

多个贯穿所述反射镜层、所述第一欧姆接触层、所述第二半导体层和所述发光层并露出所述第一半导体层表面的通孔；

位于所述通孔中并与所述第一半导体层表面接触的第二欧姆接触层；

位于所述键合层与所述反射镜层之间以及位于所述通孔侧壁的介质层；以及

位于所述第一衬底第二表面的第一电极，

所述多个通孔呈阵列排布。

可选地，所述通孔的直径为100纳米～5微米。

可选地，相邻所述通孔之间的孔间距为5微米～50微米。

可选地，所述多个通孔的阵列形状为六边形、三角形、四边形或圆形阵列中的一种。

可选地，所述第二欧姆接触层与所述通孔侧壁之间设置有所述介质层。

可选地，所述第二欧姆接触层为钛铝金属层、铬铝金属层、钒铝金属层、铪铝金属层中的一种。

可选地，所述第二欧姆接触层为退火处理金属层。

可选地，所述第二欧姆层的总厚度为200纳米～2000纳米。

可选地，所述第二欧姆层中铝层的厚度为100纳米～1微米。

可选地，还包括：

第一台阶，位于垂直结构LED芯片的四周，贯穿所述外延层以及所述第一欧姆接触层并到达所述反射镜层表面；以及

第二电极，位于所述第一台阶中的反射镜层表面，且与所述反射镜层接触。

可选地，所述外延层还包括：

本征半导体层，位于所述第一半导体层表面；

电子阻挡层，位于所述第二半导体层与所述发光层之间。

可选地，还包括：

钝化层，覆盖所述本征半导体层的表面、以及所述第一台阶的侧壁。

可选地，所述键合层包括第一键合层和第二键合层，所述第一键合层位于所述介质层与所述第二键合层之间，所述第二键合层位于所述第一键合层与所述第一衬底之间，部分所述第一键合层位于所述通孔中并与所述第二欧姆接触层接触。

可选地，所述本征半导体层的表面为粗糙表面。

根据本发明实施例提供的垂直结构LED芯片，设置有贯穿反射镜层、第一欧姆接触层、第二半导体层、电子阻挡层和发光层并露出第一半导体层的多个通孔，多个通孔阵列均匀分布，并在阵列分布的多个通孔中设置第二欧姆接触层。在较大工作电流状态，通过阵列分布的多个通孔中的第二欧姆接触层，实现了垂直结构LED芯片在物理空间上的载流子高效均匀分布注入，有效降低了量子阱中因载流子在大注入条件下因俄歇复合机制产生的电光转化效率降低，改善了垂直结构LED芯片发光效率降低的现象。

更进一步地，通孔的直径为100纳米～5微米，相邻通孔之间的孔间距为5微米～50微米。阵列分布的超小微纳尺寸、高密度均匀分布的多个通孔，可以使得注入量子阱的载流子获得均分分布，更高效的改善垂直结构LED芯片发光效率降低的现象。

更进一步地，第二欧姆接触层为钛铝金属层、铬铝金属层、钒铝金属层、铪铝金属层中的一种，第二欧姆接触层为退火处理金属层。对第二欧姆接触层采用激光退火处理，由于激光退火技术可以保持较好的金属表面平整度使其反射率较高，同时又能形成高温性能稳定的欧姆接触电极结构，使得垂直结构LED芯片的耐高温可靠性显著提升，进而垂直结构LED芯片的极限工作能力也获得进一步增强。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1～图8分别示出根据本实用新型实施例提供的垂直结构LED芯片在不同阶段的结构示意图。

图9示出了图1中半导体结构的俯视图。

具体实施方式

以下将参照附图更详细地描述本实用新型的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

在对造成垂直结构LED芯片中量子阱发光效率降低的机理的研究中发现，量子阱中除了因势垒层设计不佳造成电子泄露产生载流子损失和晶体缺陷造成的漏电通道外，其复合类型主要包含以下三种：和材料缺陷相关的间接复合、辐射复合、俄歇复合。在载流子大注入的情况下，量子阱中的载流子发生俄歇复合效应是造成发光效率降低的最主要影响因素，因此在载流子大注入情况下和第一半导体层接触的欧姆接触层图形设计上的限制会导致载流子在半导体内的分布不均匀，高载流子密度区域产生严重的俄歇复合现象导致LED芯片的性能降低。本申请提供的垂直结构LED芯片，采用小尺寸高密度均匀阵列分布的通孔中的第二欧姆接触层设计使得注入量子阱的载流子均匀分布，进而有效降低了量子阱中因载流子分布不均匀产生局部区域大注入条件下发生俄歇复合效应影响发光效率的问题，改善了垂直结构LED芯片的发光效率降低的现象。

本实用新型可以各种形式呈现，以下将描述其中一些示例。

图1至图8分别示出根据本实用新型实施例提供的垂直结构LED芯片在不同阶段的截面示意图。图9示出了图1中半导体结构的俯视图。其中，图1中所示的半导体结构为沿图9中AA线的截面示意图。

首先，如图1所示，在第二衬底410的表面上形成外延层420。外延层420的总厚度为5微米～10微米。进一步地，制备外延层420例如采用金属有机物化学气相沉积工艺在第二衬底410的第一表面上依次形成缓冲层421、本征半导体层422、第一半导体层423、发光层424、电子阻挡层425和第二半导体层426。其中，本征半导体层422为非掺杂的氮化镓材料层，第一半导体层423为第一掺杂类型(N型)的氮化镓材料层，发光层424例如为多量子阱(MQW，multiple quantum well)层，其中，多量子阱层例如由氮化镓/氮化铟镓/氮化铝镓材料所组成。电子阻挡层425例如为第二掺杂类型(P型)的氮化铝镓材料层，第二半导体层426例如为第二掺杂类型(P型)的氮化镓材料层。第二衬底410例如为微米级图形化蓝宝石衬底。在可替代的实施例中，第二衬底410还可以是镜面或纳米级图形化蓝宝石衬底中的一种。在其他可替代的实施例中，第二衬底410还可以是氧化镓、碳化硅、硅、氧化锌、镓酸锂单晶衬底或耐高温金属衬底。第二衬底410的厚度为300微米～2毫米，第二衬底410的直径为1英寸～8英寸。

接着，结合附图9所示，采用光刻和干法刻蚀工艺在外延层420中形成阵列分布的多个通孔401。进一步地，例如采用步进式光刻技术和低速率干法刻蚀技术在外延层420上定义出均匀的阵列分布的多个通孔401，通孔401的直径为100纳米～5微米，相邻通孔401之间的孔间距为5微米～50微米，由多个通孔401所形成的阵列形状为六边形、三角形、四边形或圆形阵列中的一种。更进一步地，通孔401的截面形状例如为六边形，多个通孔401阵列排布的形状为四边形阵列。在其他实施例中，通孔401的截面形状例如还可以是圆形、四边形、三角形。通孔的数量不以图中的数量为限，也可以是4个、6个、9个等其他数量。通孔401依次贯穿第二半导体层426、电子阻挡层425和发光层424，并露出第一半导体层423。更进一步地，多个通孔401形成四边形的阵列，通孔401的直径例如为1微米，相邻通孔401之间的孔间距例如为5微米，通孔401的深度约800纳米。在其他实施例中，光刻还可以为纳米压印技术；干法刻蚀工艺还可以为低速率干法刻蚀或ALE(atomic layer etch)原子层刻蚀中的一种或两者的组合。

接着，如图2所示，在第二半导体层426表面依次形成第一欧姆接触层431和反射镜层432，在反射镜层432的表面以及通孔401中形成介质层404，以及在通孔401中形成第一掺杂类型的第二欧姆接触层427。进一步地，例如采用光刻、湿法腐蚀和溅射工艺在外延层420除通孔401区域外的第二半导体层426表面形成第二掺杂类型的第一欧姆接触层431，以及在第一欧姆接触层431表面形成反射镜层432。第一欧姆接触层431例如为氧化铟锡层(ITO)，反射镜层432例如为厚度200纳米的镍银叠层或者钛银叠层。

接着，在上述半导体结构的整个表面(反射镜层432表面和通孔401中)制备介质层404，介质层404例如为氮化铝层，厚度例如为300纳米。接着采用高精度对位纳米压印光刻技术和干法刻蚀技术在通孔401区域中的介质层404中形成开口402。位于通孔401区域中的开口402的直径例如为500纳米，随后将用于对介质层404进行高精度对位纳米压印光刻的压印光刻胶去除。开口402暴露出第一半导体层423的表面，介质层404覆盖反射层432的表面和通孔401的侧壁。接着例如采用物理气相沉积技术在第一半导体层423上制备总厚度为200纳米-2000纳米的第一掺杂类型的第二欧姆接触层427，由于采用了自对准掩膜技术，不需要再使用高精度光刻单独制备第二欧姆接触层427。随后采用波长例如为532nm的激光辐照第二欧姆接触层427和第一半导体层423的界面，使其吸收激光能量实现退火，获得高反射率且具有高温稳定性能的欧姆接触结构，进而形成第一晶圆。退火处理后的第二欧姆接触层427与位于通孔401侧壁处的介质层404之间存在间隙。第二欧姆接触层427例如可以是钛铝金属层、铬铝金属层、钒铝金属层、铪铝金属层中的一种。第二欧姆接触层427中铝层的厚度为100纳米～1微米。在其他实施例中，介质层404也可以是氧化硅、氮化硅等其他绝缘材料。

接着，如图3所示，在第一晶圆的介质层404的表面形成第一键合层434。进一步地，例如采用物理气相沉积工艺在第一晶圆表面(介质层404远离反射镜层432的表面以及开口402中)形成粘附层(图中未示出)，以及在粘附层表面形成第一键合层434。更进一步地，形成于介质层404表面以及开口402中的粘附层例如为厚度200纳米的钛层，第一键合层434例如为厚度为500纳米/400纳米的金/锡二元金属层。在其他实施例中，第一键合层434例如为Au、Ni、Cu、Ag高熔点金属和Sn、In低熔点金属组成的二元共晶金属体系方案中的一种。

接着，如图4所示，在第一衬底520表面形成第二键合层444。进一步地，例如采用物理气相沉积工艺在第一衬底520的表面依次形成粘附层(图中未示出)和第二键合层444。第一衬底520例如为厚度800微米的硅衬底。第二键合层444为Au、Ni、Cu、Ag高熔点金属和Sn、In低熔点金属组成的二元共晶金属体系方案中的一种。更进一步地，第一键合层434和第二键合层444的材料相同。第一衬底520可以是硅、铜、钼、钨、钼铜合金、铝硅合金衬底中的一种，第一衬底520的厚度为100微米～1微米。

接着，如图5所示，通过第一键合层434、第二键合层444将第一晶圆与第一衬底520键合在一起。进一步地，采用AuSn共晶键合工艺，在300℃的环境下将第一晶圆和第一衬底520键合在一起。

接着，如图6所示，将第二衬底410剥离。进一步地，采用激光剥离技术将第二衬底410剥离去除。接着采用化学湿法腐蚀工艺利用浓度约2mol/L的氢氧化钾热溶液，在温度约70℃的环境下将缓冲层421去除，并对本征半导体层422表面进行粗化处理以形成粗糙表面，有利于增加出光。衬底的剥离例如采用激光剥离、化学机械减薄、化学湿法腐蚀、电化学腐蚀中的一种或多种工艺组合。

接着，如图7所示，还包括形成第一台阶。进一步地，例如采用光刻和干法刻蚀工艺对去除了缓冲层421的外延层420的四周边缘进行刻蚀以形成第一台阶454。具体的，依次刻蚀本征半导体层422、第一半导体层423、发光层424、电子阻挡层425、第二半导体层426和第一欧姆接触层431以暴露反射镜层432的表面。在第一台阶454的下表面的反射镜层432上后续可以形成第二电极(P电极)。

接着，如图8所示，还包括形成第一电极、第二电极以及钝化层。进一步地，采用化学气相淀积工艺在如图7所示的半导体结构的表面(本征半导体层422表面以及第一台阶454的下表面和侧壁)制备钝化层438。接着采用光刻工艺、湿法腐蚀和电子束蒸发工艺在第一台阶454的下表面形成与反射镜层432接触的第二电极439。第二电极439(P电极)例如为Cr/Pt/Au。然后对第一衬底520远离第二键合层444的表面进行减薄，并在减薄的第一衬底520表面形成第一电极437(N电极)，第一电极437例如为钛金金属层。钝化层438例如为厚度200纳米的二氧化硅层。最后采用晶圆切割技术完成LED芯片的划裂，最终获得垂直结构LED芯片。晶圆切割技术为水导激光、激光表切或砂轮刀加工方式中的一种，且切割方案为单面切割或双面切割中的一种。

如图8所示，上述形成的垂直结构LED芯片包括第一衬底520、位于第一衬底520第一表面的第二键合层444、第一键合层434、反射镜层432、第一欧姆接触层431以及外延层(外延层420去除缓冲层后的结构)，外延层包括依次位于第一欧姆接触层431表面的第二半导体层426、电子阻挡层425、发光层424、第一半导体层423和本征半导体层422。其中，反射镜层432的部分表面(位于LED芯片边缘区域的表面)暴露。垂直结构LED芯片还包括多个贯穿反射镜层432、第一欧姆接触层431、第二半导体层426、电子阻挡层425和发光层424，并露出第一半导体层423表面的通孔401；位于通孔401中并与第一半导体层423表面接触的第二欧姆接触层427；位于第一键合层434和反射镜层432之间，以及位于通孔401侧壁处的介质层404。其中，第一键合层434还位于所述通孔401中，并与第二欧姆接触层427接触。更进一步地，还包括位于第一衬底520的第二表面的第一电极437，位于反射镜层432暴露的表面且与反射镜层432接触的第二电极439，以及覆盖本征半导体层422的表面以及外延层和第一欧姆接触层431的侧壁的钝化层438。

其中，多个通孔401呈阵列排布，更进一步地，相邻通孔401之间的孔间距为5微米～50微米，通孔401的直径为100纳米～5微米，即本申请中采用超小尺寸高密度均匀阵列分布的通孔设计方案，以获得更均匀的电流注入效果。并且第二欧姆接触层427和第一半导体层423的界面进行退火处理，使得第二欧姆接触层427为退火处理金属层，提升了垂直结构LED芯片的耐高温可靠性，进而提高了垂直结构LED芯片的极限工作性能。

依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型的保护范围应当以本实用新型权利要求所界定的范围为准。

Claims (14)

1.一种垂直结构LED芯片，其特征在于，包括：

第一衬底；

位于所述第一衬底第一表面的键合层、反射镜层、第一欧姆接触层以及外延层，所述外延层包括依次位于所述第一欧姆接触层表面的第二半导体层、发光层和第一半导体层；

多个贯穿所述反射镜层、所述第一欧姆接触层、所述第二半导体层和所述发光层并露出所述第一半导体层表面的通孔；

位于所述通孔中并与所述第一半导体层表面接触的第二欧姆接触层；

位于所述键合层与所述反射镜层之间以及位于所述通孔侧壁的介质层；以及

位于所述第一衬底第二表面的第一电极，

所述多个通孔呈阵列排布。

2.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述通孔的直径为100纳米～5微米。

3.根据权利要求1所述的垂直结构LED芯片，其特征在于，相邻所述通孔之间的孔间距为5微米～50微米。

4.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述多个通孔的阵列形状为六边形、三角形、四边形或圆形阵列中的一种。

5.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述第二欧姆接触层与所述通孔侧壁之间设置有所述介质层。

6.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述第二欧姆接触层为钛铝金属层、铬铝金属层、钒铝金属层、铪铝金属层中的一种。

7.根据权利要求6所述的垂直结构LED芯片，其特征在于，所述第二欧姆接触层为退火处理金属层。

8.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述第二欧姆层的总厚度为200纳米～2000纳米。

9.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述第二欧姆层中铝层的厚度为100纳米～1微米。

10.根据权利要求5所述的垂直结构LED芯片，其特征在于，还包括：

第一台阶，位于垂直结构LED芯片的四周，贯穿所述外延层以及所述第一欧姆接触层并到达所述反射镜层表面；以及

第二电极，位于所述第一台阶中的反射镜层表面，且与所述反射镜层接触。

11.根据权利要求10所述的垂直结构LED芯片，其特征在于，所述外延层还包括：

本征半导体层，位于所述第一半导体层表面；

电子阻挡层，位于所述第二半导体层与所述发光层之间。

12.根据权利要求11所述的垂直结构LED芯片，其特征在于，还包括：

钝化层，覆盖所述本征半导体层的表面、以及所述第一台阶的侧壁。

13.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述键合层包括第一键合层和第二键合层，所述第一键合层位于所述介质层与所述第二键合层之间，所述第二键合层位于所述第一键合层与所述第一衬底之间，部分所述第一键合层位于所述通孔中并与所述第二欧姆接触层接触。

14.根据权利要求11所述的垂直结构LED芯片，其特征在于，所述本征半导体层的表面为粗糙表面。

Images