CN112652689B - 一种发光二极管及其制造方法 - Google Patents

一种发光二极管及其制造方法 Download PDF

Info

Publication number
CN112652689B
CN112652689B CN202011615686.7A CN202011615686A CN112652689B CN 112652689 B CN112652689 B CN 112652689B CN 202011615686 A CN202011615686 A CN 202011615686A CN 112652689 B CN112652689 B CN 112652689B
Authority
CN
China
Prior art keywords
layer
ohmic contact
contact patterns
semiconductor layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011615686.7A
Other languages
English (en)
Other versions
CN112652689A (zh
Inventor
蒋振宇
闫春辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Naweilang Technology Shenzhen Co ltd
Original Assignee
Shenzhen Third Generation Semiconductor Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Third Generation Semiconductor Research Institute filed Critical Shenzhen Third Generation Semiconductor Research Institute
Priority to CN202011615686.7A priority Critical patent/CN112652689B/zh
Publication of CN112652689A publication Critical patent/CN112652689A/zh
Application granted granted Critical
Publication of CN112652689B publication Critical patent/CN112652689B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请涉及发光二极管领域,具体公开一种发光二极管及其制造方法,该发光二极管包括:衬底;发光外延层,包括依次层叠设置于衬底的一侧的第一半导体层、有源发光层以及第二半导体层;多个欧姆接触图案,以点阵方式间隔排布于第一半导体层或第二半导体层背离有源发光层的一侧;反射镜层,位于多个欧姆接触图案背离有源发光层的一侧,并覆盖多个欧姆接触图案及多个欧姆接触图案之间的第一半导体层或第二半导体层。通过上述方式,能够有效改善电流分布,提高电流分布均匀性,抑制大电流下效率骤降效应,并提升反射镜的反射率。

Description

一种发光二极管及其制造方法
技术领域
本申请涉及发光二极管领域,特别是一种发光二极管及其制造方法。
背景技术
发光二极管(Light Emitting Diode,LED)是一种可将电流转换成特定波长范围的光的半导体元件。发光二极管以其亮度高、工作电压低、功耗小、易与集成电路匹配、驱动简单、寿命长等优点,从而可作为光源而广泛应用于照明领域。
LED通常包括第一半导体层、发光外延层及第二半导体层。在LED两端施加电压,空穴和电子将会在发光外延层复合,辐射出光子。LED在应用过程中所面临的一个问题是其出光效率问题。由于在发光外延层中有电流通过才能产生光子,因此LED的出光效率与电流在LED器件表面的分布均匀性有很大关系。对于倒装结构的LED芯片,通常可以采用Ag做为p型欧姆接触与反射镜,但Ag与p型氮化镓形成欧姆接触需要引入高温退火工艺,退火工艺会降低Ag的反射率,从而引起LED出光效率的下降。也可以采用欧明导电ITO材料与p型氮化镓形成良好的欧姆接触之后,在ITO上镀上一层Ag反射镜的办法,将欧姆接触和反射镜工艺分开来做,但由于ITO材料本身也会吸光,同样也会引起LED出光效率的下降。
发明内容
本申请提供一种发光二极管及其制造方法,能够有效改善电流分布,提高电流分布均匀性,抑制大电流下效率骤降效应,同时可以改善反射镜的反射率,从而提升LED芯片的出光效率。
一方面,本申请提供了一种发光二极管,该发光二极管包括:衬底;发光外延层,包括依次层叠设置于衬底的一侧的第一半导体层、有源发光层以及第二半导体层;多个欧姆接触图案,以点阵方式间隔排布于第一半导体层或第二半导体层背离有源发光层的一侧;反射镜层,位于多个欧姆接触图案背离有源发光层的一侧,并覆盖多个欧姆接触图案及多个欧姆接触图案之间的第一半导体层或第二半导体层。
另一方面,本申请提供了一种发光二极管的制造方法,该方法包括:提供一衬底;在衬底的一侧形成发光外延层,其中发光外延层包括依次层叠设置于的第一半导体层、有源发光层以及第二半导体层;在第二半导体层背离有源发光层的一侧形成多个欧姆接触图案,其中多个欧姆接触图案以点阵方式间隔排布;在多个欧姆接触图案背离有源发光层的一侧形成反射镜层,其中反射镜层覆盖多个欧姆接触图案及多个欧姆接触图案之间的第二半导体层。
本申请的有益效果是:区别于现有技术的情况,本申请的多个欧姆接触图案以点阵方式间隔排布于第一半导体层或第二半导体层背离有源发光层的一侧;反射镜层位于多个欧姆接触图案背离有源发光层的一侧,并覆盖多个欧姆接触图案及多个欧姆接触图案之间的第一半导体层或第二半导体层。在完成第二电极蒸镀后,本申请的发光二极管将形成点状电极-反射镜层结构,能够有效改善电流分布,提高电流分布均匀性,抑制大电流下效率骤降(efficiency droop)效应。同时可以改善反射镜的反射率,从而提升LED芯片的出光效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1是本申请第一实施例的发光二极管的结构示意图;
图2是根据本申请第二实施例的倒装型发光二极管;
图3是根据本申请第三实施例的倒装型发光二极管;
图4是根据本申请第一实施例的倒装型发光二极管的制备方法的流程示意图;
图5是根据本申请第一实施例的倒装型发光二极管的制备方法的另一流程示意图;
图6是根据本申请第四实施例的垂直型发光二极管的结构示意图;
图7是根据本申请第四实施例的垂直型发光二极管的另一结构示意图;
图8是根据本申请第四实施例的垂直型发光二极管的制备方法的流程示意图;
图9是图8所示的流程示意图的各制程阶段的垂直型发光二极管的结构示意图;
图10是根据本申请第五实施例的垂直型发光二极管的俯视结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
对于垂直或倒装型发光二极管,现有技术通常采用Ag层作为反射镜,并对Ag层进行退火处理,使Ag层兼具反射镜和欧姆接触图案的功能。在完成P面金属电极蒸镀后,将形成面状电极-反射镜结构,该区域将成为面电流注入区。上述结构从电极焊盘区域往外电流密度逐渐递减,大电流下电流密度分布的均匀性较差。而退火处理之后,Ag层的反射率将下降到90%左右,导致光吸收增加,发光二极管的出光效率降低。
如图1所示,根据本申请第一实施例的发光二极管为倒装型发光二极管10,包括:衬底11、发光外延层12、多个欧姆接触图案13以及反射镜层14。在本实施例中,衬底11可以是蓝宝石、SiC、Si、GaN、ZnO、GaAs、GaP、LiAl2O3、BN及AlN中某一者,在此不做限定。
发光外延层12进一步包括依次层叠设置于衬底11的一侧主表面上的第一半导体层121、有源发光层122以及第二半导体层123。第一半导体层121可以为n型半导体层,例如n型GaN半导体层,具体可以为掺杂Si、Ge及Sn中至少一种的GaN层。第二半导体层123可以为p型半导体层,具体可以为掺杂Mg、Zn、Be、Ca、Sr及Ba中至少一种的GaN层。
在其他实施例中,第一半导体层121和第二半导体层123可以是具有不同导电类型的其他任意适当材料的单层或多层结构。
进一步,如图1所示,多个欧姆接触图案13以点阵方式间隔排布于第二半导体层123背离有源发光层122的一侧。反射镜层14位于多个欧姆接触图案13背离有源发光层122的一侧。进一步地,覆盖多个欧姆接触图案13以及第二半导体层123。在完成第二电极(图未示出)蒸镀后,形成点状电极-反射镜层结构,有效改善电流分布,提高电流分布均匀性,抑制大电流下效率骤降(efficiency droop)效应。同时可以改善反射镜的反射率,从而提升LED芯片的出光效率。
在具体的实施过程中,可根据实际情况对反射镜层14、多个欧姆接触图案13的厚度及材料作出相应调整。本实施例中,反射镜层14的厚度可以为0.01-1微米,多个欧姆接触图案13的厚度可以为0.01-1微米。反射镜层14的材料可为金、铝、银(Ag)、铂、铬、镍或其他适当金属。欧姆接触图案13的材料可为透明导电材料或其他适当金属,其中,透明导电材料可为氧化铟、氧化锡、氧化锌、氧化铟锡(ITO)、氧化镉锡、氧化铜铝、氧化铜镓或氧化锶铜。在本实施例中,多个欧姆接触图案13的材料优选为ITO或银,反射镜层14的材料优选为银。
在本实施例中,反射镜层14的反射率大于多个欧姆接触图案13。其中,反射镜层14在可见光波段的反射率大于97%,多个欧姆接触图案13在可见光波段的反射率大于90%。
进一步地,为使反射镜层14的反射率大于多个欧姆接触图案13,本申请对多个欧姆接触图案13进行退火工艺处理,而不对反射镜层14进行退火工艺处理。通过对ITO图案或Ag图案进行退火处理,使ITO图案或Ag图案与第二半导体层123形成良好的欧姆接触,其中,退火处理的温度在350℃至550℃之间,退火时间在3至20分钟之间。
由于反射镜层14不需要经过退火处理,因此反射镜层14的反射率不受影响,仍能保留其高反射率,如图3所示,仅在第二电极17对应多个欧姆接触图案13的区域会有吸光损失,而其他区域仍能获得反射镜层14的最大反射率,因此,可以部分消除欧姆接触图案13造成的吸光损失,提高发光二极管10的出光效率。
如图2所示,根据本申请第二实施例的倒装型发光二极管10,进一步包括设置于多个欧姆接触图案13之间的间隔区域内的透明介质层15。反射镜层14与透明介质层15直接接触,需要说明的是,透明介质层15不会影响反射镜层14反射率。
通过上述方式,本实施例能够很好的控制发光二极管的整体平整度。
根据本申请第三实施例的倒装型发光二极管10,进一步包括:设置于反射镜层14背离多个欧姆接触图案13一侧的电极层(即图3所示的第二电极17)以及与电极层电连接的焊盘。
其中,可以通过印刷、蒸镀、磁控溅射或电镀技术分别在反射镜层14背离多个欧姆接触图案13一侧的电极层和焊盘,其中,焊盘通过直接接触电极层以与电极层电连接。具体而言,电极层的形状不限,可根据实际需要进行选择。电极层由导电材料组成,其材料为铝、铜、钨、钼、金、钛、银、镍、钯或其任意组合,电极层至少为一层结构。
如图10所示,多个欧姆接触图案13的面积在远离焊盘30的方向上逐渐增加,使得电流相较于相等面积时扩散更加均匀,从而使得电流注入、发光、散热和波长更加均匀。与现有技术相比,本实施例能够在不增加不透光的电极面积的前提下,达到改善电流分散、提高发光二极管的发光效率的效果。
进一步地,如图3所示,第二半导体层123和有源发光层122上设置有沟槽18,沟槽18将第二半导体层123和有源发光层122划分成彼此间隔的多个阵列排布的台面结构19,并暴露部分第一半导体层121。第一电极16设置在台面结构19两侧的沟槽18内。第一电极16设置在第一半导体层121上并与第一半导体层121电连接,例如在本实施例中,第一电极16与第一半导体层121通过直接接触的方式形成电连接。其中,第一半导体层121为n型半导体层时,对应的第一电极16也称为n型电极。
倒装型发光二极管10进一步包括缓冲层(图未示出),缓冲层设置于第一半导体层121与衬底11之间。在第一半导体层121为n型半导体层时,缓冲层的材料可以为n型GaN缓冲层,缓冲层的材料具体可以为掺杂Si、Ge及Sn中至少一种的GaN层;在第一半导体层121为p型半导体层时,缓冲层的材料可以为p型GaN缓冲层,缓冲层的材料具体可以为掺杂Mg、Zn、Be、Ca、Sr及Ba中至少一种的GaN层。
倒装型发光二极管10进一步包括:设置于反射镜层14背离多个欧姆接触图案13一侧的保护金属层(图未示出),保护金属层的材料为铝、银、钛、镍、金、铂、铬、锡、钨,或以上任意两种及以上的金属的合金。
如图4所示,本申请还提出一种发光二极管的制造方法,该方法用于制造上述实施例中的倒装型发光二极管10。该方法包括以下步骤:
S101:提供一衬底11。
上文所提到的衬底11的材质没有特定的限制,但凡可以进行图形化并可用作氮化物LED衬底11的公知的物质均可采用。一般而言,可以是能够使氮化物类半导体物质生长的蓝宝石、SiC、Si、GaN、ZnO、GaAs、GaP、LiAl2O3、BN及AlN中某一者,但并非限定于此。
S102:在衬底11的一侧形成发光外延层12。
发光外延层12附着于衬底11上,上述发光外延层12可以为多层结构,具体可以采用MOCVD方法在衬底11一侧依次生长第一半导体层121、有源发光层122、第二半导体层123。第一半导体层121、有源发光层122、第二半导体层123可以采用金属有机化合物化学气相沉淀(Metal-organic Chemical Vapor Deposition,MOCVD)、分子束外延(Molecular beamepitaxy,MBE)等生长方法依次形成。
具体地,在衬底11一侧上,在1000~1200℃下生长第一半导体层121。第一半导体层121可以为n型GaN层,例如掺杂Si、Ge及Sn中至少一种的GaN层。接着降低温度至700~900℃,在第一半导体层121上生长有源发光层122,有源发光层122可为下列任一种结构:单层量子阱(SQW)以及多层量子阱(MQW)。之后再升高温度至800~1000℃,以在有源发光层122上生长第二半导体层123。第二半导体层123为p型GaN层,例如掺杂Mg、Zn、Be、Ca、Sr及Ba中至少一种的GaN层。
S103:在第二半导体层123背离有源发光层122的一侧形成多个欧姆接触图案13。
具体地,在第二半导体层123背离有源发光层122的一侧上沉积一层ITO薄膜或Ag层,ITO薄膜或Ag层的沉积方法可以通过电子束、溅射、真空蒸镀或者电镀的方式来实现。采用掩膜对ITO薄膜或Ag层进行刻蚀以实现完成ITO薄膜或Ag层的图形化,保留的ITO薄膜或Ag层将作为欧姆接触图案13,其中多个欧姆接触图案13以点阵方式间隔排布。
S104:在多个欧姆接触图案13背离有源发光层122的一侧形成反射镜层14。
具体地,在保留的ITO薄膜或Ag层上再沉积反射镜层14,反射镜层14的材料可为金、铝、银、铂、铬、镍或其他适当金属,反射镜层14的沉积方法可以通过电子束、溅射、真空蒸镀或者电镀的方式来实现。
进一步地,步骤S103具体包括:对多个欧姆接触图案13进行退火工艺处理。
具体地,在氮气气氛的退火炉中对多个欧姆接触图案13进行快速退火处理,以形成多个欧姆接触图案13与第二半导体层的欧姆接触。其中,退火温度一般为350度至550度之间,退火时间一般为3至20分钟之间,氮气与氧气流量为0.1-10L/min。
本实施例通过对多个欧姆接触图案13进行退火工艺处理,增强了欧姆接触图案13与第二半导体层123之间的界面反应,降低接触势垒,提高欧姆接触面积,降低欧姆接触电阻。
步骤S104具体包括:对反射镜层14不进行退火工艺,以使得反射镜层14的反射率大于多个欧姆接触图案13。
如图5所示,步骤S102之前,该方法还包括:
S105:在衬底11的一侧主表面上形成缓冲层。
在本步骤中,可以通过常规的MOCVD工艺或可以借助于诸如物理气相沉积、溅射、氢气相沉积法或原子层沉积工艺,在衬底11的一侧主表面上生长缓冲层。
进一步地,步骤S102包括:
S21:在缓冲层背离衬底11的一侧形成发光外延层12。
其中:在第一半导体层121为n型半导体层时,缓冲层的材料可以为n型GaN缓冲层,缓冲层的材料具体可以为掺杂Si、Ge及Sn中至少一种的GaN层;在第一半导体层121为p型半导体层时,缓冲层的材料可以为p型GaN缓冲层,缓冲层的材料具体可以为掺杂Mg、Zn、Be、Ca、Sr及Ba中至少一种的GaN层。
需要说明的是,上述基于倒装型发光二极管10的设计思路同样适用于垂直型发光二极管。
如图6-7所示,根据本申请第四实施例的垂直型发光二极管20,包括:转移衬底21、反射镜层22、多个欧姆接触图案23、以及发光外延层24。发光外延层24包括依次层叠设置在转移衬底21的一侧的第二半导体层243、有源发光层242以及第一半导体层241。
可以理解的是,本实施例中转移衬底21相当于上述实施例中的衬底11。
多个欧姆接触图案23以点阵方式间隔排布于第二半导体层243背离有源发光层242的一侧,反射镜层22位于多个欧姆接触图案23背离有源发光层242的一侧,即反射镜层22设置于转移衬底21与有源发光层242之间。同时,反射镜层22覆盖多个欧姆接触图案23及多个欧姆接触图案23之间的第二半导体层243。
其中,反射镜层22与多个欧姆接触图案23之间的第二半导体层243直接接触,或者,多个欧姆接触图案23之间的反射镜层22与第二半导体层243直接接触。
第一电极25设置在第一半导体层241远离有源发光层242的一侧,且第一电极25与第一半导体层241电连接,例如在本实施例中,第一电极25与第一半导体层241通过直接接触的方式形成电连接。第一半导体层241为n型半导体层时,例如n型GaN半导体层,对应的第一电极25也称为n型电极。
在本实施例中,转移衬底21可以采用例如Si、Ge、Cu、CuW等导电材料,在此不做限定。第二电极26设置在转移衬底21远离反射镜层22的一侧,第二电极26通过转移衬底21与第二半导体层243形成电连接。第二半导体层243为p型半导体层时,例如p型GaN半导体层,对应的第二电极26也称为p型电极。
垂直型发光二极管20进一步包括:金属键合层29,金属键合层29设置于反射镜层22和转移衬底21之间,以提高反射镜层22的附着强度。其中,金属键合层29的材料可以为In、Cu、Au、Ni、Ti、Sn中的至少一种或其合金,在此不做限定。
如图8和9所示,本申请还提出一种发光二极管的制造方法,该方法用于制造上述实施例中的垂直型发光二极管20。该方法包括以下步骤:
S201:提供一衬底27。
衬底27可以采用例如蓝宝石、SiC、AlN或其他适当材料。
S202:在衬底27的一侧主表面上形成缓冲层28。
步骤S202的具体过程可参见上述实施例中的S105,在此不做赘述。
S203:在缓冲层28背离衬底27的一侧形成发光外延层24。
发光外延层24附着于缓冲层28上,上述发光外延层24可以为多层结构,具体可以采用MOCVD方法在衬底27一侧依次生长第一半导体层241、有源发光层242、第二半导体层243。第一半导体层241、有源发光层242、第二半导体层243可以采用金属有机化合物化学气相沉淀(Metal-organic Chemical Vapor Deposition,MOCVD)、分子束外延(Molecularbeam epitaxy,MBE)等生长方法依次形成。
S204:在第二半导体层243背离有源发光层242的一侧形成多个欧姆接触图案23。其中多个欧姆接触图案23以点阵方式间隔排布。
步骤S204的具体过程可参见上述实施例中的S103,在此不做赘述。
S205:在多个欧姆接触图案23背离有源发光层242的一侧形成反射镜层22。
步骤S205的具体过程可参见上述实施例中的S104,在此不做赘述。
其中反射镜层22覆盖多个欧姆接触图案23及多个欧姆接触图案23之间的第二半导体层243。
进一步地,该方法还包括:
S206:在反射镜层22背离有源发光层242的一侧键合转移衬底21。
具体来说,转移衬底21可以采用例如Si、Ge、Cu、CuW等导电材料。采用热蒸镀、电子束蒸镀和磁控溅射蒸镀等方法在反射镜层22上形成第一金属键合层291。进一步采用热蒸镀、电子束蒸镀和磁控溅射蒸镀等方法在转移衬底21的一侧主表面上形成第二金属键合层292。最后,通过键合工艺将第一金属键合层291和第二金属键合层292进行键合。上述第一金属键合层291和第二金属键合层292的材料可以为In、Cu、Au、Ni、Ti、Sn中的至少一种或其合金,在此不做限定。第一金属键合层291和第二金属键合层292组成金属键合层29。
S207:以缓冲层28为剥离牺牲层,去除缓冲层28,以从缓冲层28和衬底27的接触面剥离衬底27。
由于在垂直型发光二极管20中,第一电极25设置在第一半导体层241远离有源发光层242的一侧,第二电极26设置在转移衬底21远离反射镜层22的一侧,并分别与第一半导体层241和第二半导体层243电连接,因此需要剥离衬底27。在本步骤中,可通过干法蚀刻、湿法蚀刻或其组合的方式将缓冲层28去除,进而剥离衬底27。
以上仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (8)

1.一种发光二极管,其特征在于,所述发光二极管包括:
衬底;
发光外延层,包括依次层叠设置于所述衬底一侧的第一半导体层、有源发光层以及第二半导体层;
多个欧姆接触图案,以点阵方式间隔排布于所述第二半导体层背离所述有源发光层的一侧;
反射镜层,位于所述多个欧姆接触图案背离所述有源发光层的一侧,并覆盖所述多个欧姆接触图案及所述多个欧姆接触图案之间的所述第二半导体层;
所述发光二极管进一步包括设置于所述多个欧姆接触图案之间的间隔区域内的透明介质层,所述反射镜层与所述透明介质层直接接触;
设置于所述反射镜层背离所述多个欧姆接触图案一侧的电极层以及与所述电极层电连接的焊盘,其中所述多个欧姆接触图案的面积在远离所述焊盘的方向上逐渐增加。
2.根据权利要求1所述的发光二极管,其特征在于,所述反射镜层的反射率大于所述多个欧姆接触图案。
3.根据权利要求2所述的发光二极管,其特征在于,所述多个欧姆接触图案经退火工艺进行处理,所述反射镜层未经退火工艺进行处理。
4.根据权利要求2所述的发光二极管,其特征在于,所述多个欧姆接触图案为ITO图案或Ag图案,所述反射镜层为Ag层。
5.根据权利要求1所述的发光二极管,其特征在于,所述反射镜层的厚度为0.01-1微米,所述多个欧姆接触图案的厚度为0.01-1微米。
6.一种发光二极管的制造方法,其特征在于,所述方法包括:
提供一衬底;
在所述衬底的一侧形成发光外延层,其中所述发光外延层包括依次层叠设置于的第一半导体层、有源发光层以及第二半导体层;
在所述第二半导体层背离所述有源发光层的一侧形成多个欧姆接触图案,其中所述多个欧姆接触图案以点阵方式间隔排布;
在所述多个欧姆接触图案背离所述有源发光层的一侧形成反射镜层,其中所述反射镜层覆盖所述多个欧姆接触图案及所述多个欧姆接触图案之间的所述第二半导体层;
在所述多个欧姆接触图案之间的间隔区域内设置透明介质层,所述反射镜层与所述透明介质层直接接触;
设置于所述反射镜层背离所述多个欧姆接触图案一侧的电极层以及与所述电极层电连接的焊盘,其中所述多个欧姆接触图案的面积在远离所述焊盘的方向上逐渐增加。
7.根据权利要求6所述的方法,其特征在于,所述在所述第二半导体层背离所述有源发光层的一侧形成多个欧姆接触图案的步骤,包括:对所述多个欧姆接触图案进行退火工艺处理;
所述在所述多个欧姆接触图案背离所述有源发光层的一侧形成反射镜层的步骤,包括:对所述反射镜层不进行退火工艺,以使得所述反射镜层的反射率大于所述多个欧姆接触图案。
8.根据权利要求6所述的方法,其特征在于,所述在所述衬底的一侧形成发光外延层的步骤,包括:
在所述衬底的一侧主表面上形成缓冲层;
在所述缓冲层背离所述衬底的一侧形成所述发光外延层;
所述方法还包括:
在所述反射镜层背离所述有源发光层的一侧键合转移衬底;
以所述缓冲层为剥离牺牲层,去除所述缓冲层,以从所述缓冲层和所述衬底的接触面剥离所述衬底。
CN202011615686.7A 2020-12-30 2020-12-30 一种发光二极管及其制造方法 Active CN112652689B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011615686.7A CN112652689B (zh) 2020-12-30 2020-12-30 一种发光二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011615686.7A CN112652689B (zh) 2020-12-30 2020-12-30 一种发光二极管及其制造方法

Publications (2)

Publication Number Publication Date
CN112652689A CN112652689A (zh) 2021-04-13
CN112652689B true CN112652689B (zh) 2022-09-02

Family

ID=75364419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011615686.7A Active CN112652689B (zh) 2020-12-30 2020-12-30 一种发光二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN112652689B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113921674B (zh) * 2021-09-30 2024-06-04 天津三安光电有限公司 发光二极管及发光装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004051758A1 (ja) * 2002-11-29 2006-04-06 サンケン電気株式会社 半導体発光素子及びその製造方法
JP4505794B2 (ja) * 2004-03-10 2010-07-21 信越半導体株式会社 発光素子の製造方法
KR100634503B1 (ko) * 2004-03-12 2006-10-16 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
TWI331816B (en) * 2007-04-03 2010-10-11 Advanced Optoelectronic Tech Semiconductor light-emitting device
US8664684B2 (en) * 2010-08-31 2014-03-04 Micron Technology, Inc. Solid state lighting devices with improved contacts and associated methods of manufacturing
CN104282816A (zh) * 2013-07-05 2015-01-14 大连徳豪光电科技有限公司 具有布拉格反射层的倒装芯片发光二级管及其制备方法
CN108461586B (zh) * 2018-03-31 2023-06-20 华南理工大学 一种基于NiO纳米点反射镜的垂直结构LED芯片及其制备方法

Also Published As

Publication number Publication date
CN112652689A (zh) 2021-04-13

Similar Documents

Publication Publication Date Title
US8502193B2 (en) Light-emitting device and fabricating method thereof
EP2426743B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
US6316792B1 (en) Compound semiconductor light emitter and a method for manufacturing the same
US6797987B2 (en) High efficiency light emitting diode and method of making the same
KR100910964B1 (ko) 오믹 전극 및 이의 형성 방법
US20060186552A1 (en) High reflectivity p-contacts for group lll-nitride light emitting diodes
KR20100099286A (ko) 반도체 발광 장치를 위한 콘택트
KR20060059783A (ko) GaN계 화합물 반도체 발광 소자 및 그 제조 방법
KR20100035846A (ko) 발광 소자 및 그 제조방법
KR20120015733A (ko) 오믹 전극 구조체를 갖는 반도체 발광 소자 및 그것을 제조하는 방법
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
KR101203137B1 (ko) GaN계 화합물 반도체 발광 소자 및 그 제조 방법
CN112652689B (zh) 一种发光二极管及其制造方法
CN101740674B (zh) 发光元件结构及其制造方法
WO2005060013A1 (ja) 半導体発光素子およびその製法
KR101239852B1 (ko) GaN계 화합물 반도체 발광 소자
JP2002016286A (ja) 半導体発光素子
KR101534846B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101510382B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR20110043823A (ko) 반도체 발광소자
CN110034219B (zh) 发光二极管及其制造方法
CN210040240U (zh) 发光二极管
KR101115533B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101115571B1 (ko) GaN계 화합물 반도체 발광 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230324

Address after: No.1088 Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen, Guangdong 518055

Patentee after: Southern University of Science and Technology

Address before: 518000 building 11, Jinxiu Dadi, 121 hudipai, Guanhu street, Longhua District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230620

Address after: Building 1, Building 409, No. 1310 Kukeng Sightseeing Road, Kukeng Community, Guanlan Street, Longhua District, Shenzhen City, Guangdong Province, 518000

Patentee after: Naweilang Technology (Shenzhen) Co.,Ltd.

Address before: No.1088 Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen, Guangdong 518055

Patentee before: Southern University of Science and Technology