CN215839167U - 超声成像***和模拟前端芯片 - Google Patents

Abstract

本申请提供超声成像***和模拟前端芯片，***包括收发电路、模拟前端芯片及图形处理器，模拟前端芯片中集成的数据传输电路包括支持预设协议的第一接口，将超声回波数字信号封装为预设协议的数据包；图形处理器通过数据传输电路的第一接口直接与模拟前端芯片通信，以获取数据传输电路上传的预设协议的数据包，以及对预设协议的数据包中的超声回波数字信号进行波束合成处理。通过在模拟前端芯片中集成支持预设协议的数据传输电路，使得模拟前端芯片能够直接与图形处理器通信，将超声回波数字信号传输至图形处理器，而不需要通过FPGA等昂贵的器件做转接器件，以防止对FPGA性能的浪费，降低基于软件波束合成的超声成像***成本和能耗。

Description

超声成像***和模拟前端芯片

技术领域

本申请涉及医疗诊断技术领域，尤其涉及一种超声成像***和模拟前端芯片。

背景技术

软件波束合成超声***相比于基于硬件波束合成超声***，有着方案灵活功能更强等特点。但是目前用于超声成像***的模拟前端芯片(Analog Front End，AFE)并非为软件波束合成***设计，这些模拟前端芯片输出的高速数据不能直接传输给CPU或GPU等数据处理单元，如PC机，必须使用FPGA(Field Programmable Gate Array，现场可编辑逻辑门阵列)做转接器件，才能将数据传输给CPU或GPU等数据处理单元进行软件波束合成。FPGA一般为通用器件，会集成很多计算单元，功耗高，体积大，价格贵，仅用于数据传输会有比较大的浪费，也增加了***成本。

实用新型内容

本申请提供了一种超声成像***和模拟前端芯片，旨在解决软件波束合成超声***必须使用FPGA做转接器件，才能将数据传输给CPU或GPU等处理器进行软件波束合成等技术问题。

第一方面，本申请实施例提供了一种超声成像***，包括：

收发电路，用于控制超声探头发射超声波，以及接收所述超声波的回波以获得超声回波模拟信号；

模拟前端芯片，包括集成于所述模拟前端芯片的前端处理电路和数据传输电路，所述前端处理电路连接所述收发电路，用于对超声回波模拟信号进行预设处理，得到超声回波数字信号；所述数据传输电路连接所述前端处理电路，所述数据传输电路包括支持预设协议的第一接口，所述数据传输电路用于接收所述超声回波数字信号，将所述超声回波数字信号封装为预设协议的数据包，以及将所述预设协议的数据包通过所述第一接口直接传输给图形处理器，其中所述预设协议为能够与图形处理器直接通信的协议；

图形处理器，所述图形处理器连接所述数据传输电路的所述第一接口，用于通过所述第一接口直接与所述模拟前端芯片通信，以获取所述数据传输电路上传的所述预设协议的数据包，以及对所述预设协议的数据包中的超声回波数字信号进行波束合成处理。

第二方面，本申请实施例提供了一种模拟前端芯片，用于超声成像***，所述模拟前端芯片包括集成于所述模拟前端芯片的前端处理电路和数据传输电路，其中：

所述前端处理电路用于连接所述超声成像***中的收发电路，对所述收发电路获得的超声回波模拟信号进行预设处理，得到超声回波数字信号；

所述数据传输电路包括支持预设协议的第一接口，所述第一接口用于直接与处理器通信，所述数据传输电路用于接收所述超声回波数字信号，将所述超声回波数字信号封装为预设协议的数据包，以及将所述预设协议的数据包通过所述第一接口直接传输给所述处理器，所述预设协议为能够与图形处理器直接通信的协议，以便所述处理器对所述预设协议的数据包中的超声回波数字信号进行波束合成处理。

本申请实施例提供了一种超声成像***和模拟前端芯片，***包括收发电路、模拟前端芯片及图形处理器，模拟前端芯片中集成的数据传输电路包括支持预设协议的第一接口，将超声回波数字信号封装为预设协议的数据包；图形处理器通过数据传输电路的第一接口直接与模拟前端芯片通信，以获取数据传输电路上传的预设协议的数据包，以及对预设协议的数据包中的超声回波数字信号进行波束合成处理。通过在模拟前端芯片中集成支持预设协议的数据传输电路，使得模拟前端芯片能够直接与图形处理器通信，将超声回波数字信号传输至图形处理器，而不需要通过FPGA等昂贵的器件做转接器件，以防止对FPGA性能的浪费，降低基于软件波束合成的超声成像***成本和能耗。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请实施例的公开内容。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有的一种超声成像***的示意性框图；

图2是本申请实施例提供的一种超声成像***的示意性框图；

图3是一实施方式中模拟前端芯片的结构示意图；

图4至图10是不同实施方式中超声成像***的示意性框图；

图11是本申请实施例提供的一种模拟前端芯片的示意性框图。

附图标记说明：100、超声成像***；110、收发电路；120、模拟前端芯片；130、转接电路；140、处理器；

200、超声成像***；210、收发电路；211、第二FPGA；212、激励电路；220、模拟前端芯片；221、前端处理电路；201、低噪声放大电路；202、衰减器电路；203、可变增益放大电路；204、低通滤波电路；205、模数转换电路；206、解调降采样滤波电路；222、数据传输电路；230、图形处理器；240、第一FPGA；250、第三FPGA；10、第一接口；20、第二接口；30、第三接口。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

附图中所示的流程图仅是示例说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解、组合或部分合并，因此实际执行的顺序有可能根据实际情况改变。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

如图1所示为目前一种超声成像***100的示意性框图，收发电路110用于控制超声探头发射超声波，以及接收超声波的回波以获得超声回波模拟信号，模拟前端芯片120用于将超声回波模拟信号处理为超声回波数字信号。由于目前的模拟前端芯片120并非为软件波束合成***设计，其接口一般为JESD总线接口或LVDS(Low Voltage DifferentialSignaling，低压差分信号)总线接口，主要是用于与FPGA连接和通信,模拟前端芯片120输出的超声回波数字信号不能直接传输给CPU、GPU等处理器140。目前通常采用FPGA做转接器件130，才能将数据传输给CPU或GPU等处理器140进行软件波束合成。FPGA一般为通用器件，由于用于进行波束合成的超声回波数字信号的数据量巨大，对总线的传输速度要求很高，由于数据率高带宽高，要求FPGA与模拟前端芯片120通信的接口，如Serdes(SERializer/DESerializer，串行器/解串器)接口要有非常好的性能，例如需要采用多通道高性能Serdes接口的FPGA。但是带高速Serdes接口的FPGA会有很多计算单元，功耗高，体积大，价格贵，仅用于数据传输会有比较大的浪费，也增加了***成本。

为了解决软件波束合成超声***必须使用FPGA做转接器件，才能将数据传输给CPU或GPU等处理器进行软件波束合成等技术问题，本申请的发明人对超声成像***进行了改进，以防止对FPGA性能的浪费，降低基于软件波束合成的超声成像***成本和能耗。

请参阅图2，图2是本申请实施例提供的一种超声成像***200的示意性框图。

如图2所示，超声成像***200包括：收发电路210、模拟前端芯片220以及图形处理器230。收发电路210至少连接模拟前端芯片220，模拟前端芯片220直接与图形处理器230连接，不需要FPGA做转接器件。

其中，收发电路210用于控制超声探头发射超声波，以及接收超声波的回波以获得超声回波模拟信号。

在一些实施方式中，收发电路210包括发射电路和隔离电路，隔离电路连接于发射电路和模拟前端芯片220，用于控制发射电路与超声探头连通或者模拟前端芯片220与超声探头连通。发射电路与超声探头连通时，发射电路控制超声探头发射超声波；模拟前端芯片220与超声探头连通时，超声探头接收超声波的回波并输出超声回波模拟信号给模拟前端芯片220。示例性的，隔离电路包括限压开关，将超声回波模拟信号传送给接收通道上的模拟前端芯片220，并保护接收通道不受发射电路发射超声波影响。

请参阅图2，模拟前端芯片220包括集成于模拟前端芯片220的前端处理电路221和数据传输电路222，前端处理电路221的输入端连接收发电路210的输出端，前端处理电路221的输出端连接数据传输电路222的输入端，数据传输电路222的输出端连接图形处理器230。前端处理电路221用于对收发电路210获取的超声回波模拟信号进行预设处理，得到超声回波数字信号，数据传输电路222用于将前端处理电路221得到超声回波数字信号传输给图形处理器230。

在一些实施方式中，请参阅图3，前端处理电路221包括：低噪声放大电路201、衰减器电路202、可变增益放大电路203、低通滤波电路204、模数转换电路205和解调降采样滤波电路206，其中低噪声放大电路201、衰减器电路202、可变增益放大电路203、低通滤波电路204、模数转换电路205和解调降采样滤波电路206依次连接，且低噪声放大电路201连接收发电路210，解调降采样滤波电路206连接数据传输电路222。当然也不限于此，例如在一些实施方式中前端处理电路221可以不包括衰减器电路202、低通滤波电路204、解调降采样滤波电路206中的一种或多种；在另一些实施方式中，低噪声放大电路201、衰减器电路202、可变增益放大电路203、低通滤波电路204、模数转换电路205和解调降采样滤波电路206的连接顺序也可以与图3中的连接顺序不同。

示例性的，低噪声放大电路201用于对超声回波模拟信号进行第一放大处理，低噪声放大电路201例如包括低噪声前放大器LNA，放大的增益可以为15dB、18dB、21dB；衰减器电路202用于对第一放大处理后的超声回波模拟信号进行衰减处理，衰减器电路202例如包括衰减器ATTEN，衰减处理的增益可以为0dB至负36dB；可变增益放大电路203用于对衰减处理后的超声回波模拟信号进行第二放大处理，可变增益放大电路203例如包括可编程增益放大器PGA，放大的增益可以为21dB、24dB、27dB；低通滤波电路204用于对第二放大处理后的超声回波模拟信号进行抗混叠滤波处理，低通滤波电路204例如包括低通滤波器LPC，如包括抗混叠滤波器(anti-alias filter)；模数转换电路205(ADC)用于对抗混叠滤波处理后的超声回波模拟信号进行模数转换以得到超声回波数字信号，实现模拟信号到数字信号的转换；解调降采样滤波电路206用于对超声回波数字信号进行移频和降采样处理，解调降采样滤波电路206例如包括DSP(Digital Signal Processing，数字信号图形处理器230)，实现调制信号从载波频率移频到零频，并降低数据率，得到移频降采样后的数字信号。其中，衰减器电路202、可变增益放大电路203可以用于补偿超声波信号随探测深度变化引起的幅度的指数衰减。

在一些实施方式中，前端处理电路221包括多个处理通道，可以并行处理多路(如16路)超声回波模拟信号。

请参阅图2，模拟前端芯片220中的数据传输电路222连接前端处理电路221，数据传输电路222包括支持预设协议的第一接口10，数据传输电路222用于接收超声回波数字信号，将超声回波数字信号封装为预设协议的数据包，以及将预设协议的数据包通过第一接口10直接传输给图形处理器230，其中所述预设协议为能够与图形处理器230直接通信的协议。

图形处理器230用于多通道数据的软件波束合成。在一些实施方式中，图形处理器230包括CPU和/或GPU，可选的，CPU可以是集成有GPU的CPU。

示例性的，超声成像***200包括CPU和GPU，其中GPU作为图形处理器230对超声回波数字信号进行软件波束合成，可选的，CPU可以根据GPU软件波束合成得到的数据生成超声图像，当然也可以由GPU根据软件波束合成得到的数据生成超声图像。

通过在模拟前端芯片220中集成支持预设协议的数据传输电路222，使得模拟前端芯片220能够直接与图形处理器230通信，将超声回波数字信号传输至图形处理器230。具体的，图形处理器230连接数据传输电路222的第一接口10，用于通过第一接口10直接与模拟前端芯片220通信，以获取数据传输电路222上传的预设协议的数据包，以及对预设协议的数据包中的超声回波数字信号进行波束合成处理。

在一些实施方式中，如图2所示，第一接口10包括支持PCIE(peripheralcomponent interconnect express)协议的总线接口或支持thunderbolt协议的总线接口，当然也不限于此，可以理解的，第一接口10可以包括任何能够直接与CPU、GPU等图形处理器230直接连接和通信的接口，且该接口具有足够的数据传输能力，CPU、GPU等图形处理器230能够直接通过第一接口10访问模拟前端芯片220，获取预设协议的数据包，而不需要通过FPGA等昂贵的器件做转接器件。示例性的，第一接口10为用于向图形处理器230传输超声回波数字信号的Serdes接口、thunderbolt接口或者Type-C接口。

在一些实施方式中，请参阅图3，数据传输电路222包括PCIE控制器，PCIE控制器用于将超声回波数字信号封装为PCIE协议或thunderbolt协议的数据包。目前通用的X86***最普遍的高速外设总线是支持PCIE协议的总线或支持thunderbolt协议的总线，通过在模拟前端芯片220中集成支持PCIE协议的总线接口或支持thunderbolt协议的总线接口，可以使模拟前端芯片220能够与CPU或GPU直接通信，将超声回波数字信号传输至图形处理器230。

如图3所示，PCIE控制器连接前端处理电路221中的解调降采样滤波电路206，接收解调降采样滤波电路206输出的经移频和降采样处理后的超声回波数字信号，将接收的超声回波数字信号封装为PCIE协议或thunderbolt协议的数据包，以及将PCIE协议或thunderbolt协议的数据包通过支持PCIE协议的总线接口或支持thunderbolt协议的总线接口传输给图形处理器230，图形处理器230解析该数据包，以及处理解析数据包得到的超声回波数字信号，得到超声图像。

在一些实施方式中，集成于模拟前端芯片220的前端处理电路221和数据传输电路222可以基于模拟前端芯片220的内部协议进行数据传输(即接收超声回波数字信号)。示例性的，PCIE控制器基于内部协议从前端处理电路221接收超声回波数字信号，将接收到的超声回波数字信号封装为预设协议的数据包后，通过第一接口10将预设协议的数据包传输至图形处理器230。

在一些实施方式中，请参阅图4至图8，超声成像***200还包括第一FPGA240，收发电路210包括第二FPGA211和激励电路212。示例性的，收发电路210中的发射电路包括第二FPGA211和激励电路212。

示例性的，请参阅图4至图8，第一FPGA240包括用于与第二FPGA211、数据传输电路222、图形处理器230中的一种或多种连接并通信的Serdes接口，所述Serdes接口的通道数小于或等于8。

具体的，图形处理器230还用于向第一FPGA240发送超声波接收时序，以及向第二FPGA211发送超声波发射时序。超声波接收时序和超声波发射时序可以由图形处理器230中的CPU生成和发送，或者可以由图形处理器230中的GPU生成和发送，或者可以由图形处理器230中的CPU生成以及由图形处理器230中的GPU发送，或者可以由图形处理器230中的GPU生成以及由图形处理器230中的CPU发送。举例而言，第一FPGA240可以获取图形处理器230发送的超声波接收时序和/或超声波发射时序，还可以将获取的超声波发射时序发送给第二FPGA211；或者，图形处理器230将超声波接收时序和/或超声波发射时序发送给数据传输电路222，第一FPGA240可以从数据传输电路222获取超声波接收时序和/或超声波发射时序，以及将获取的超声波发射时序发送给第二FPGA211，当然也不限于此。

请参阅图2至图8，在模拟前端芯片220集成支持预设协议的数据传输电路222，如PCIE控制器，超声回波数字信号可以从模拟前端芯片220的数据传输电路222传输给图形处理器230，因此第一FPGA240不需要传输超声回波数字信号，减少了FPGA的数据传输量。可以理解的，第一FPGA240不需要采用具有多通道高性能数据接口的FPGA，对FPGA的性能需求较低，常规的FPGA就可以满足需求，不会造成FPGA资源的浪费，且成本较低。在一些实施方式中，所述超声回波数字信号的通道数为256时，所述第一FPGA的Serdes接口的通道数小于10，因此一个FPGA就能满足设计要求。

在一些实施方式中，第一FPGA240用于根据超声波接收时序控制前端处理电路221采样超声探头获取的超声波的回波，以获得超声回波数字信号。

示例性的，第一FPGA240用于根据超声波接收时序标记模拟前端芯片220的超声回波数字信号中的有效数据，数据传输电路222用于将被标记为有效数据的超声回波数字信号封装为预设协议的数据包。

在一些实施方式中，前端处理电路221按照预设的采样率对超声回波模拟信号进行模数转换采样，得到一系列的超声回波数字信号。可以通过超声波接收时序标记超声探头每一次发射的超声波对应的需要处理的超声回波数字信号，即有效数据。

示例性的，第一FPGA240用于根据超声波接收时序发送同步信号给前端处理电路221中的解调降采样滤波电路206，解调降采样滤波电路206用于根据该同步信号标记超声回波数字信号中的有效数据，使模拟前端芯片220采集的数据可以携带每线每帧的扫描信息，如时序信息。

示例性的，可以直接标记有效的超声回波数字信号，或者可以标记无效的超声回波数字信号，未标记的超声回波数字信号为有效的超声回波数字信号。示例性的，数据传输电路222将有效的超声回波数字信号封装为预设协议的数据包传输给图形处理器230，无效的超声回波数字信号则不传输给图形处理器230，可以降低模拟前端芯片220和图形处理器230之间需要的数据量，提高资源利用率。

示例性的，请参阅图4至图8，第二FPGA211连接激励电路212，第二FPGA211用于根据超声波发射时序控制激励电路212激励超声探头发射超声波。

示例性的，第二FPGA211用于根据超声波发射时序进行发射波束合成，产生延时激励信号和发射波形给激励电路212，激励电路212例如包括发射功率模块，发射功率模块将功率放大后的发射波形传输给超声探头，以使超声探头发射超声波。

请参阅图1，目前的超声成像***100中的FPGA不仅需要传输超声波接收时序、超声波发射时序等扫描参数，还需要传输超声回波数字信号，数据率高带宽要求高，所以对FPGA的Serdes接口的性能要求高。举例而言，FPGA传输256通道的超声回波数字信号时需要64个Serdes通道从模拟前端芯片120接收超声回波数字信号，超声成像***100中的FPGA还与处理器140的PCIE接口连接，还需要32个Serdes通道去传输超声波接收时序、超声波发射时序等扫描参数，如此多的Serdes通道通过1个FPGA也无法实现，往往需要多个FPGA，多个FPGA之间的级联还需1至2个Serdes通道。但是带多通道的高速Serdes接口的FPGA会有很多计算单元，功耗高，体积大，价格贵。

请参阅图2至图8，在模拟前端芯片220集成支持预设协议的数据传输电路222，如PCIE控制器，超声回波数字信号可以从模拟前端芯片220的数据传输电路222传输给图形处理器230，因此第一FPGA240、第二FPGA211不需要传输超声回波数字信号，减少了FPGA的数据传输量。举例而言，在处理256通道的超声回波数字信号时可以节约64个Serdes通道。因此，可以只需要一个或两个FPGA就能实现，减少了FPGA的数量，也减少了对Serdes通道数量的需求，对FPGA的设计要求降低了，FPGA的LUT资源可以节约80％。另外，数据量没那么大了，对FPGA的LUT(查找表)存储资源也可以减配，也就是说FPGA中的存储单元的设计也相应的减少或者降低了。

可以理解的，第一FPGA240、第二FPGA211不需要采用具有多通道高性能数据接口的FPGA，对FPGA的性能需求较低，常规的FPGA就可以满足需求，不会造成FPGA资源的浪费，且成本较低。在一些实施方式中，所述超声回波数字信号的通道数为256时，所述第一FPGA的Serdes接口的通道数小于64，所述第二FPGA的Serdes接口的通道数小于64。示例性的，所述超声回波数字信号的通道数为256时，所述第一FPGA的Serdes接口的通道数小于10，所述第二FPGA的Serdes接口的通道数小于10。

在一些实施方式中，如图4所示，第一FPGA240连接数据传输电路222和第二FPGA211，数据传输电路222还用于将图形处理器230发送的超声波发射时序和超声波接收时序发送给第一FPGA240，第一FPGA240用于将超声波发射时序发送给第二FPGA211，以便第二FPGA211根据超声波发射时序控制激励电路212激励超声探头发射超声波，以及第一FPGA240根据超声波接收时序标记模拟前端芯片220的超声回波数字信号中的有效数据。在本实施方式中，第一FPGA240、收发电路210可以共用数据传输电路222的第一接口10与图形处理器230进行通信，第一FPGA240、第二FPGA211传输超声回波数字信号，也不需要与图形处理器230通过例如PCIE接口进行连接，第一FPGA240可以与数据传输电路222连接用于接收扫描参数。

示例性的，第一FPGA240与第二FPGA211通过Serdes接口连接并通信，该Serdes接口只需1至2个Serdes通道即可。由于超声波发射时序的数据量相较于超声回波数字信号的数据量较小，第一FPGA240、第二FPGA211不需要具有多通道高性能的Serdes接口，对FPGA的性能需求较低，常规的FPGA就可以满足需求，不会造成FPGA资源的浪费，且成本较低。

示例性的，第一FPGA240包括用于与数据传输电路222通信的Serdes接口，第一FPGA240与数据传输电路222通过该Serdes接口连接并通信，该Serdes接口的通道数可以小于或等于8，可选的，该Serdes接口只需1至2个Serdes通道即可。由于第一FPGA240、第二FPGA211不需要传输超声回波数字信号，对第一FPGA240与数据传输电路222的Serdes接口的性能需求较低，也不需要多通道高性能的Serdes接口。

在一些实施方式中，如图5所示，第一FPGA240包括支持预设协议的第二接口20，第一FPGA240通过第二接口20连接图形处理器230，以及第一FPGA240连接第二FPGA211，例如第一FPGA240与第二FPGA211通过Serdes接口连接并通信。第一FPGA240用于接收图形处理器230发送的超声波发射时序和超声波接收时序，以根据超声波接收时序标记模拟前端芯片220的超声回波数字信号中的有效数据，以及将超声波发射时序发送给第二FPGA211，以便第二FPGA211根据超声波发射时序控制激励电路212激励超声探头发射超声波。由于第一FPGA240、第二FPGA211不需要传输超声回波数字信号，对第二接口20、连接第一FPGA240与第二FPGA211的接口的性能需求较低，常规的FPGA就可以满足需求，不会造成FPGA资源的浪费，且成本较低。

如图5所示，超声波发射时序和超声波接收时序等扫描参数可以不经数据传输电路222传输，数据相对独立，可以简化第一FPGA240、第二FPGA211与模拟前端芯片220之间的设计；示例性的，第二接口20包括Serdes接口，该Serdes接口的通道数小于或等于8。虽然第一FPGA240与图形处理器230之间通过Serdes接口进行连接，但是不需要传输超声回波数字信号，传输的扫描参数的数据量少，只需1至2个Serdes通道即可，因此，也只需简单的FPGA就能实现。

在一些实施方式中，如图6所示，第一FPGA240连接数据传输电路222，例如，第一FPGA240与数据传输电路222通过Serdes接口连接并通信。数据传输电路222还用于将图形处理器230发送的超声波接收时序发送给第一FPGA240，第一FPGA240用于根据超声波接收时序标记模拟前端芯片220的超声回波数字信号中的有效数据。第二FPGA211包括支持预设协议的第三接口30，第二FPGA211通过第三接口30连接图形处理器230，第二FPGA211用于获取图形处理器230发送的超声波发射时序，以及根据超声波发射时序控制激励电路212激励超声探头发射超声波。示例性的，第一FPGA240包括用于与数据传输电路222通信的Serdes接口，第一FPGA240与数据传输电路222通过该Serdes接口连接并通信，该Serdes接口的通道数可以小于或等于8，可选的，该Serdes接口只需1至2个Serdes通道即可。由于第一FPGA240、第二FPGA211不需要传输超声回波数字信号，对第三接口30、连接第一FPGA240与数据传输电路222的Serdes接口的性能需求较低，常规的FPGA就可以满足需求，不会造成FPGA资源的浪费，且成本较低。

如图6所示，超声波发射时序可以不经数据传输电路222传输，数据相对独立，可以简化第二FPGA211与第一FPGA240、模拟前端芯片220之间的设计；虽然第二FPGA211与图形处理器230之间通过例如PCIE接口进行连接，但是不需要传输超声回波数字信号，传输的超声波发射时序的数据量少，只需1至2个Serdes通道即可，因此，也只需简单的FPGA就能实现。

在一些实施方式中，如图7所示，第二FPGA211包括支持预设协议的第三接口30，第二FPGA211通过第三接口30连接图形处理器230，以及第一FPGA240连接第二FPGA211，例如第一FPGA240与第二FPGA211通过Serdes接口连接并通信。第二FPGA211用于接收图形处理器230发送的超声波发射时序和超声波接收时序，第二FPGA211还用于根据超声波发射时序控制激励电路212激励超声探头发射超声波，以及将超声波接收时序发送给第一FPGA240，以便第一FPGA240用于根据超声波接收时序标记模拟前端芯片220的超声回波数字信号中的有效数据。由于第一FPGA240、第二FPGA211不需要传输超声回波数字信号，对第三接口30、连接第一FPGA240与第二FPGA211的接口的性能需求较低，常规的FPGA就可以满足需求，不会造成FPGA资源的浪费，且成本较低。

如图7所示，超声波发射时序和超声波接收时序等扫描参数可以不经数据传输电路222传输，数据相对独立，可以简化第一FPGA240、第二FPGA211与模拟前端芯片220之间的设计；示例性的，第三接口30包括Serdes接口，该Serdes接口的通道数小于或等于8。虽然第二FPGA211与图形处理器230之间通过例如Serdes接口进行连接，但是不需要传输超声回波数字信号，传输的扫描参数的数据量少，只需1至2个Serdes通道即可，因此，也只需简单的FPGA就能实现。

在一些实施方式中，如图8所示，第一FPGA240包括支持预设协议的第二接口20并通过第二接口20连接图形处理器230，第二FPGA211包括支持预设协议的第三接口30并通过第三接口30连接图形处理器230。第一FPGA240用于获取图形处理器230发送的超声波接收时序，以及根据超声波接收时序标记模拟前端芯片220的超声回波数字信号中的有效数据，数据传输电路222用于将被标记为有效数据的超声回波数字信号封装为预设协议的数据包；第二FPGA211用于获取图形处理器230发送的超声波发射时序，以及根据超声波发射时序控制激励电路212激励超声探头发射超声波。由于第一FPGA240、第二FPGA211不需要传输超声回波数字信号，对第二接口20、第三接口30的性能需求较低，常规的FPGA就可以满足需求，不会造成FPGA资源的浪费，且成本较低。

如图8所示，超声波发射时序和超声波接收时序等扫描参数可以不经数据传输电路222传输，数据相对独立，可以简化第一FPGA240、第二FPGA211与模拟前端芯片220之间的设计；示例性的，第二接口20、第三接口30包括Serdes接口，该Serdes接口的通道数小于或等于8。虽然第一FPGA240、第二FPGA211与图形处理器230之间通过Serdes接口进行连接，但是不需要传输超声回波数字信号，传输的扫描参数的数据量少，只需1至2个Serdes通道即可，因此，也只需简单的FPGA就能实现。

请结合前述实施方式参阅图9和图10，在其他一些实施方式中，前述的第一FPGA240、第二FPGA211的功能可以由同一个FPGA实现，可以简化相应的连接关系。具体的，如图9和图10所示，超声成像***200包括第三FPGA250，收发电路210包括激励电路212；其中，第三FPGA250用于根据超声波发射时序控制激励电路212激励超声探头发射超声波，以及根据超声波接收时序标记模拟前端芯片220的超声回波数字信号中的有效数据，数据传输电路222用于将被标记为有效数据的超声回波数字信号封装为预设协议的数据包。

示例性的，如图9所示，第三FPGA250连接数据传输电路222和激励电路212，数据传输电路222还用于将图形处理器230发送的超声波发射时序和超声波接收时序发送给第三FPGA250。

可选的，第三FPGA250包括用于与数据传输电路222通信的Serdes接口，Serdes接口的通道数小于或等于8。

示例性的，如图10所示，第三FPGA250连接图形处理器230和激励电路212；第三FPGA250用于接收图形处理器230发送的超声波发射时序和超声波接收时序。

可选的，第三FPGA250包括用于与图形处理器230通信的Serdes接口，Serdes接口的通道数小于或等于8。

本申请实施例提供的超声成像***，包括收发电路、模拟前端芯片以及处理器，其中模拟前端芯片的数据传输电路包括支持预设协议的第一接口，将超声回波数字信号封装为预设协议的数据包；处理器连接数据传输电路的第一接口，用于通过第一接口直接与模拟前端芯片通信，以获取数据传输电路上传的预设协议的数据包，以及对预设协议的数据包中的超声回波数字信号进行波束合成处理，得到超声图像。通过在模拟前端芯片中集成支持预设协议的数据传输电路，使得模拟前端芯片能够直接与处理器通信，将超声回波数字信号传输至处理器，而不需要通过FPGA等昂贵的器件做转接器件，以防止对FPGA性能的浪费，降低基于软件波束合成的超声成像***成本和能耗。

请结合上述实施例参阅图11，图11是本申请实施例提供的用于超声成像***200的模拟前端芯片220的示意性框图。

如图11所示，模拟前端芯片220包括集成于模拟前端芯片220的前端处理电路221和数据传输电路222。其中，前端处理电路221用于连接超声成像***200中的收发电路210，对收发电路210获得的超声回波模拟信号进行预设处理，得到超声回波数字信号；数据传输电路222包括支持预设协议的第一接口10，第一接口10用于直接与图形处理器230通信，数据传输电路222用于接收超声回波数字信号，将超声回波数字信号封装为预设协议的数据包，以及将预设协议的数据包通过第一接口10直接传输给图形处理器230，所述预设协议为能够与图形处理器直接通信的协议，以便图形处理器230对预设协议的数据包中的超声回波数字信号进行波束合成处理。

在一些实施方式中，前端处理电路221包括：低噪声放大电路201、衰减器电路202、可变增益放大电路203、低通滤波电路204、模数转换电路205和解调降采样滤波电路206，其中低噪声放大电路201、衰减器电路202、可变增益放大电路203、低通滤波电路204、模数转换电路205和解调降采样滤波电路206依次连接，且低噪声放大电路201连接收发电路210，解调降采样滤波电路206连接数据传输电路222；低噪声放大电路201用于对超声回波模拟信号进行第一放大处理，衰减器电路202用于对第一放大处理后的超声回波模拟信号进行衰减处理，可变增益放大电路203用于对衰减处理后的超声回波模拟信号进行第二放大处理，低通滤波电路204用于对第二放大处理后的超声回波模拟信号进行抗混叠滤波处理，模数转换电路205用于对抗混叠滤波处理后的超声回波模拟信号进行模数转换以得到超声回波数字信号，解调降采样滤波电路206用于对超声回波数字信号进行移频和降采样处理。

在一些实施方式中，数据传输电路222包括PCIE控制器，PCIE控制器用于将超声回波数字信号封装为PCIE协议或thunderbolt协议的数据包。

在一些实施方式中，第一接口10包括支持PCIE协议的总线接口或支持thunderbolt协议的总线接口。

在一些实施方式中，数据传输电路222与超声成像***200中的FPGA连接，可以理解的，该FPGA可以为前述的第三FPGA250，或者可以包括前述的第一FPGA240和第二FPGA211。例如数据传输电路222还包括Serdes接口，Serdes接口能够与超声成像***200中的FPGA240连接。数据传输电路222还用于将图形处理器230发送的超声波接收时序和/或超声波发射时序发送给该FPGA；其中，该FPGA用于根据所述超声波发射时序控制收发电路210中的激励电路212激励超声探头发射超声波，以及用于根据所述超声波接收时序标记超声回波数字信号中的有效数据，数据传输电路222用于将被标记为有效数据的超声回波数字信号封装为预设协议的数据包。

本申请实施例提供的模拟前端芯片的具体原理和实现方式均与前述实施例的超声成像***类似，此处不再赘述。

应当理解，在此本申请中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本申请。

还应当理解，在本申请和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (21)

1.一种超声成像***，其特征在于，包括：

收发电路，用于控制超声探头发射超声波，以及接收所述超声波的回波以获得超声回波模拟信号；

模拟前端芯片，包括集成于所述模拟前端芯片的前端处理电路和数据传输电路，所述前端处理电路连接所述收发电路，用于对超声回波模拟信号进行预设处理，得到超声回波数字信号；所述数据传输电路连接所述前端处理电路，所述数据传输电路包括支持预设协议的第一接口，所述数据传输电路用于接收所述超声回波数字信号，将所述超声回波数字信号封装为预设协议的数据包，以及将所述预设协议的数据包通过所述第一接口直接传输给图形处理器，其中所述预设协议为能够与图形处理器直接通信的协议；

图形处理器，所述图形处理器连接所述数据传输电路的所述第一接口，用于通过所述第一接口直接与所述模拟前端芯片通信，以获取所述数据传输电路上传的所述预设协议的数据包，以及对所述预设协议的数据包中的超声回波数字信号进行波束合成处理。

2.根据权利要求1所述的超声成像***，其特征在于，所述前端处理电路包括：低噪声放大电路、衰减器电路、可变增益放大电路、低通滤波电路、模数转换电路和解调降采样滤波电路，其中所述低噪声放大电路、衰减器电路、可变增益放大电路、低通滤波电路、模数转换电路和解调降采样滤波电路依次连接，且所述低噪声放大电路连接所述收发电路，所述解调降采样滤波电路连接所述数据传输电路；

所述低噪声放大电路用于对超声回波模拟信号进行第一放大处理，所述衰减器电路用于对第一放大处理后的超声回波模拟信号进行衰减处理，所述可变增益放大电路用于对衰减处理后的超声回波模拟信号进行第二放大处理，所述低通滤波电路用于对第二放大处理后的超声回波模拟信号进行抗混叠滤波处理，所述模数转换电路用于对抗混叠滤波处理后的超声回波模拟信号进行模数转换以得到超声回波数字信号，所述解调降采样滤波电路用于对所述超声回波数字信号进行移频和降采样处理。

3.根据权利要求1所述的超声成像***，其特征在于，所述数据传输电路包括PCIE控制器，所述PCIE控制器用于将超声回波数字信号封装为PCIE协议或thunderbolt协议的数据包。

4.根据权利要求1-3中任一项所述的超声成像***，其特征在于，所述第一接口包括支持PCIE协议的总线接口或支持thunderbolt协议的总线接口。

5.根据权利要求4所述的超声成像***，其特征在于，所述第一接口为用于传输所述超声回波数字信号的Serdes接口、thunderbolt接口或者Type-C接口。

6.根据权利要求1所述的超声成像***，其特征在于，所述超声成像***还包括第一FPGA，所述收发电路包括第二FPGA和激励电路，所述第一FPGA连接所述数据传输电路和所述第二FPGA，所述第二FPGA连接所述激励电路；

所述数据传输电路还用于将所述图形处理器发送的超声波发射时序和超声波接收时序发送给所述第一FPGA，所述第一FPGA用于将所述超声波发射时序发送给所述第二FPGA，所述第二FPGA用于根据超声波发射时序控制所述激励电路激励超声探头发射超声波；

所述第一FPGA还用于根据所述超声波接收时序标记所述模拟前端芯片的超声回波数字信号中的有效数据，所述数据传输电路用于将被标记为有效数据的超声回波数字信号封装为所述预设协议的数据包。

7.根据权利要求1所述的超声成像***，其特征在于，所述超声成像***还包括第一FPGA，所述收发电路包括第二FPGA和激励电路，所述第一FPGA包括支持所述预设协议的第二接口，所述第一FPGA连接所述第二FPGA，所述第一FPGA通过所述第二接口连接所述图形处理器，所述第二FPGA连接所述激励电路；

所述第一FPGA用于接收所述图形处理器发送的超声波发射时序和超声波接收时序，并将所述超声波发射时序发送给所述第二FPGA，所述第二FPGA用于根据超声波发射时序控制所述激励电路激励超声探头发射超声波；

所述第一FPGA还用于根据所述超声波接收时序标记所述模拟前端芯片的超声回波数字信号中的有效数据，所述数据传输电路用于将被标记为有效数据的超声回波数字信号封装为所述预设协议的数据包。

8.根据权利要求1所述的超声成像***，其特征在于，所述超声成像***还包括第一FPGA，所述收发电路包括第二FPGA和激励电路，所述第一FPGA连接所述数据传输电路，所述第二FPGA包括支持所述预设协议的第三接口，所述第二FPGA连接所述激励电路，所述第二FPGA通过所述第三接口连接所述图形处理器；

所述数据传输电路还用于将所述图形处理器发送的超声波接收时序发送给所述第一FPGA，所述第一FPGA用于根据所述超声波接收时序标记所述模拟前端芯片的超声回波数字信号中的有效数据，所述数据传输电路用于将被标记为有效数据的超声回波数字信号封装为所述预设协议的数据包；

所述第二FPGA用于获取所述图形处理器发送的超声波发射时序，以及根据超声波发射时序控制所述激励电路激励超声探头发射超声波。

9.根据权利要求1所述的超声成像***，其特征在于，所述超声成像***还包括第一FPGA，所述收发电路包括第二FPGA和激励电路，所述第一FPGA连接所述第二FPGA，所述第二FPGA包括支持所述预设协议的第三接口，所述第二FPGA连接所述激励电路，所述第二FPGA通过所述第三接口连接所述图形处理器；

所述第二FPGA用于接收所述图形处理器发送的超声波发射时序和超声波接收时序，并将所述超声波接收时序发送给所述第一FPGA，所述第一FPGA用于根据所述超声波接收时序标记所述模拟前端芯片的超声回波数字信号中的有效数据，所述数据传输电路用于将被标记为有效数据的超声回波数字信号封装为所述预设协议的数据包；

所述第二FPGA还用于根据所述超声波发射时序控制所述激励电路激励超声探头发射超声波。

10.根据权利要求1所述的超声成像***，其特征在于，所述超声成像***还包括第一FPGA，所述收发电路包括第二FPGA和激励电路，所述第一FPGA包括支持所述预设协议的第二接口并通过所述第二接口连接所述图形处理器，所述第二FPGA包括支持所述预设协议的第三接口并通过所述第三接口连接所述图形处理器；

所述第一FPGA用于获取所述图形处理器发送的超声波接收时序，以及根据所述超声波接收时序标记所述模拟前端芯片的超声回波数字信号中的有效数据，所述数据传输电路用于将被标记为有效数据的超声回波数字信号封装为预设协议的数据包；

所述第二FPGA用于获取所述图形处理器发送的超声波发射时序，以及根据所述超声波发射时序控制所述激励电路激励超声探头发射超声波。

11.根据权利要求6或8所述的超声成像***，其特征在于，所述第一FPGA包括用于与所述数据传输电路通信的Serdes接口，所述Serdes接口的通道数小于或等于8。

12.根据权利要求7或10所述的超声成像***，其特征在于，所述第二接口包括Serdes接口，所述Serdes接口的通道数小于或等于8。

13.根据权利要求8至10中任一项所述的超声成像***，其特征在于，所述第三接口包括Serdes接口，所述Serdes接口的通道数小于或等于8。

14.根据权利要求1所述的超声成像***，其特征在于，所述超声成像***还包括第三FPGA，所述收发电路包括激励电路，所述第三FPGA连接所述数据传输电路和所述激励电路；

所述数据传输电路还用于将所述图形处理器发送的超声波发射时序和超声波接收时序发送给所述第三FPGA，所述第三FPGA用于根据超声波发射时序控制所述激励超声探头发射超声波，以及根据所述超声波接收时序标记所述模拟前端芯片的超声回波数字信号中的有效数据，所述数据传输电路用于将被标记为有效数据的超声回波数字信号封装为所述预设协议的数据包。

15.根据权利要求1所述的超声成像***，其特征在于，所述超声成像***还包括第三FPGA，所述收发电路包括激励电路，所述第三FPGA连接所述图形处理器和所述激励电路；

所述第三FPGA用于接收所述图形处理器发送的超声波发射时序和超声波接收时序，还用于根据所述超声波发射时序控制所述激励电路激励超声探头发射超声波，以及根据所述超声波接收时序标记所述模拟前端芯片的超声回波数字信号中的有效数据，所述数据传输电路用于将被标记为有效数据的超声回波数字信号封装为所述预设协议的数据包。

16.根据权利要求14所述的超声成像***，其特征在于，所述第三FPGA包括用于与所述数据传输电路通信的Serdes接口，所述Serdes接口的通道数小于或等于8。

17.根据权利要求15所述的超声成像***，其特征在于，所述第三FPGA包括用于与所述图形处理器通信的Serdes接口，所述Serdes接口的通道数小于或等于8。

18.一种模拟前端芯片，其特征在于，用于超声成像***，所述模拟前端芯片包括集成于所述模拟前端芯片的前端处理电路和数据传输电路，其中：

所述前端处理电路用于连接所述超声成像***中的收发电路，对所述收发电路获得的超声回波模拟信号进行预设处理，得到超声回波数字信号；

所述数据传输电路包括支持预设协议的第一接口，所述第一接口用于直接与图形处理器通信，所述数据传输电路用于接收所述超声回波数字信号，将所述超声回波数字信号封装为预设协议的数据包，以及将所述预设协议的数据包通过所述第一接口直接传输给所述图形处理器，所述预设协议为能够与图形处理器直接通信的协议，以便所述图形处理器对所述预设协议的数据包中的超声回波数字信号进行波束合成处理。

19.根据权利要求18所述的模拟前端芯片，其特征在于，所述数据传输电路包括PCIE控制器，所述PCIE控制器用于将超声回波数字信号封装为PCIE协议或thunderbolt协议的数据包。

20.根据权利要求18或19所述的模拟前端芯片，其特征在于，所述第一接口包括支持PCIE协议的总线接口或支持thunderbolt协议的总线接口。

21.根据权利要求18或19所述的模拟前端芯片，其特征在于，所述数据传输电路与所述超声成像***中的FPGA连接，所述数据传输电路还用于将所述图形处理器发送的超声波接收时序和/或超声波发射时序发送给所述FPGA；

其中，所述FPGA用于根据所述超声波发射时序控制所述收发电路中的激励电路激励超声探头发射超声波，以及用于根据所述超声波接收时序用标记超声回波数字信号中的有效数据，所述数据传输电路用于将被标记为有效数据的超声回波数字信号封装为预设协议的数据包。

Images