CN215297653U - 雷达干扰板卡 - Google Patents

Abstract

本申请提供一种雷达干扰板卡，包括：第一射频接口模块；连接于第一射频接口模块的模数转换模块；连接于模数转换模块的FPGA处理模块；分别连接于FPGA处理模块的存储模块、LRM第一接口、扩展接口、数模转换模块；连接于数模转换模块的第二射频接口模块；时钟单元；连接于时钟单元的第三射频接口模块；其中，所述第一射频接口模块和第二射频接口模块分别用于接收和发送雷达模拟信号；所述LRM第一接口用于FPGA处理模块与外联装置进行数据交互；所述第一射频接口模块、第二射频接口模块、第三射频接口模块以LRM第二接口为载体进行工作。这样，使得雷达干扰板卡兼具集程度高、配置灵活、可维修性强、数据传输速度快以及数据处理能力强等优点。

Description

雷达干扰板卡

技术领域

本申请涉及雷达对抗技术领域，尤其涉及一种雷达干扰板卡。

背景技术

近年，雷达对抗技术在信息化战争中的作用越来越大，研究对雷达的干扰技术成为电子战领域的一个重要方向。雷达干扰主要是通过破坏和削弱图像的质量，来阻止敌方从图像中检测、识别目标及获得有用信息。雷达干扰技术对运算处理速度、总线带宽、数据处理和工作环境有着较高的需求，主要是通过具备雷达的侦察和干扰功能的、可编程数字化干扰源板卡完成对雷达的干扰。

在实现现有技术的过程中，发明人发现：

雷达干扰***设备逐渐朝小型化、功能模块化的方向发展，以便能够快速维修、更换。雷达干扰板卡的数据传输率以及数据处理能力的提升，通过设计相应结构的板卡即可实现。但是，当雷达干扰设备发生故障时，需要对故障逐一排除，且无法快速的完成雷达干扰板卡的更换。

因此，需要提供一种具备功能模块化、支持快速更换的雷达干扰板卡。

实用新型内容

本申请实施例提供一种具备功能模块化、支持快速更换的雷达干扰板卡。

具体的，一种雷达干扰板卡，包括：

第一射频接口模块，用于接收下变频处理后的雷达侦测模拟信号；

连接于所述第一射频接口模块的模数转换模块，用于将所述雷达侦测模拟信号转换为雷达侦测数字信号；

连接于所述模数转换模块的FPGA处理模块，用于根据所述雷达侦测数字信号合成雷达干扰数字信号；

连接于所述FPGA处理模块的存储模块，用于存储FPGA处理模块的应用程序、雷达侦测数字信号；

连接于所述FPGA处理模块的LRM第一接口，用于为FPGA处理模块与外部装置进行数据交互；

连接于所述FPGA处理模块的扩展接口，用于为FPGA处理模块与外部装置进行调试数据的传输；

连接于所述FPGA处理模块的数模转换模块，用于将所述雷达干扰数字信号转换为雷达干扰模拟信号；

连接于所述数模转换模块的第二射频接口模块，用于发送所述雷达干扰模拟信号；

用于为所述FPGA处理模块提供时钟控制的时钟单元；

连接于所述时钟单元的第三射频接口模块，用于时钟信号的传输；

其中，所述第一射频接口模块、第二射频接口模块、第三射频接口模块以LRM第二接口为载体进行工作。

进一步的，所述板卡的尺寸不超过149.4mm×122.7mm。

进一步的，所述LRM第一接口包括：GPIO接口模块、CAN总线接口模块、LVDS接口模块、MLVDS接口模块、Rapid IO接口模块、Serdes接口模块。

进一步的，所述扩展接口包括：RS232接口模块、JTAG接口模块、GPIO接口模块、RESET接口模块、MCU接口模块。

进一步的，所述RS232接口模块与所述FPGA处理模块通过电平转换芯片连接。

进一步的，所述RS232接口模块与所述FPGA处理模块通过MAX3232电平转换芯片连接。

进一步的，所述GPIO接口模块与所述FPGA处理模块通过缓冲模块连接。

进一步的，所述存储模块包括：QDR存储单元、BPI FLASH存储单元。

进一步的，所述QDR存储单元具体采用QDR2存储器。

进一步的，所述第一射频接口模块用于接收下变频处理后的雷达侦测模拟信号，具体用于：

接收下变频处理后的信号中心频率为3.45GHz、带宽为2GHz雷达侦测模拟信号。

本申请实施例提供的技术方案，至少具有如下有益效果：

采用LRM架构，并设置高速数字接口以及专用射频信号接口，能够使得雷达干扰板卡具备集程度高、配置灵活、可维修性强、数据传输速度快以及数据处理能力强等优点，从而可对雷达信号进行准确侦察和有效干扰。另外，通过严格控制板卡尺寸，能够将雷达干扰板卡置于SEM-D模块结构盒，可用于3U机箱中，从而实现了雷达干扰***设备的小型化。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请实施例提供的一种雷达干扰板卡的结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

雷达干扰技术对运算处理速度、总线带宽、数据处理和工作环境有着较高的需求，并且，现在雷达干扰***设备逐渐朝小型化、功能模块化的方向发展，以便能够快速维修、更换，尤其是在航空电子***中分布控制分布处理式结构对功能模块化的需求越来越高。因此，本申请提供一种采用LRM（line replaceable module）总线接口、SEM-D结构尺寸的雷达干扰板卡。通过设置高速数字接口以及专用射频信号接口，能够使得雷达干扰板卡具备集程度高、配置灵活、可维修性强、数据传输速度快以及数据处理能力强、体积小等优点，从而可通过小型化的雷达干扰***对雷达信号进行准确侦察和有效干扰。该板卡主要是对通过数字射频存储器（Digital Radio Frequency memory，DRFM）技术接收的空间雷达信号，进行调制处理，并生成特定的雷达干扰信号。

请参照图1，本申请公开一种雷达干扰板卡，包括：

第一射频接口模块，用于接收下变频处理后的雷达侦测模拟信号；

连接于所述第一射频接口模块的模数转换模块，用于将所述雷达侦测模拟信号转换为雷达侦测数字信号；

连接于所述模数转换模块的FPGA处理模块，用于根据所述雷达侦测数字信号合成雷达干扰数字信号；

连接于所述FPGA处理模块的存储模块，用于存储FPGA处理模块的应用程序、雷达侦测数字信号；

连接于所述FPGA处理模块的LRM第一接口，用于为FPGA处理模块与外部装置进行数据交互；

连接于所述FPGA处理模块的扩展接口，用于为FPGA处理模块与外部装置进行调试数据的传输；

连接于所述FPGA处理模块的数模转换模块，用于将所述雷达干扰数字信号转换为雷达干扰模拟信号；

连接于所述数模转换模块的第二射频接口模块，用于发送所述雷达干扰模拟信号；

用于为所述FPGA处理模块提供时钟控制的时钟单元；

连接于所述时钟单元的第三射频接口模块，用于时钟信号的传输；

其中，所述第一射频接口模块、第二射频接口模块、第三射频接口模块以LRM第二接口为载体进行工作。

可以理解的是，LRM是对于***安装结构和功能上相对独立的各类通用单元的总称，通过其自检功能***可将故障隔离到各模块。LRM模块结构小巧，并且支持热插拔、安全紧锁。当***故障时，只需将故障模块取出进行新模块的更换，***即可恢复正常工作。本申请的雷达干扰板卡通过LRM第一接口，可以实现FPGA处理模块与外部装置进行相关控制数据的交互，例如信号干扰参数、检波与收发控制信息、***工作信息等与雷达干扰数字信号合成相关参数；通过LRM第二接口，即第一射频接口模块、第二射频接口模块、第三射频接口模块，能够实现雷达干扰板卡与外部射频信号处理装置进行相关射频信号的交互。通过所述LRM第一接口、LRM第二接口，实现了雷达干扰板卡与雷达干扰***之间信号处理资源的共享，降低了雷达干扰***的复杂度。

这里的第一射频接口模块用于接收下变频处理后的雷达侦测模拟信号，并将其传输至模数转换（Analog to Digital Converter，简称ADC）模块进行模数转换。因此，这里的第一射频接口模块也可以理解为ADC接口。这里的第二射频接口模块连接于数模转换（Digital to Analog Converter，简称DAC）模块，用于发送数模转换后的雷达干扰模拟信号至与本板卡相连接的模拟信号处理装置。因此，这里的第二射频接口模块也可以理解为DAC接口。这里的第三射频接口模块用于为雷达干扰板卡中的时钟单元传输外部时钟信号。这里的第三射频接口模块也可以理解为时钟接口。所述时钟单元主要用于为FPGA处理模块提供时钟控制信号，以使其正常工作。除此之外，还可以为其他的数据处理模块提供时钟控制信号，从而保证雷达干扰板卡能够正常工作。在本申请提供的一种具体实施方式中，第三射频接口模块设有两个时钟输入接口单元，分别用于传输2.4GHz与100MHz的时钟信号。同时，主处理器的高速收发器(GTX)的板上差分时钟为156.25MHz，***时钟为差分200MHz，程序配置时钟为66 MHz，VCO参考时钟分为板上和外部两种方式，差分时钟为100MHz。由此可知，这里的第一射频接口模块、第二射频接口模块、第三射频接口模块以LRM第二接口为载体进行工作，即雷达干扰板卡中的ADC接口、DAC接口、时钟接口以LRM第二接口为载体进行相关射频数据的传输。

此外，配置LRM接口的雷达干扰板卡需遵循一定的模块标准设计，如SEM-D、SEM-E、ASAAC、CPCI等模块标准。其中，SEM标准较为成熟，且其设计尺寸较小，更有利于实现电子干扰***设备的小型化。因此，本申请优选SEM模块标准为LRM雷达干扰板卡的设计标准。为了实现电子***设备的小型化，使得雷达干扰板卡适用于尺寸要求更为严格的SEM-D标准模块中，本申请所提供的雷达干扰板卡的尺寸不超过149.4mm×122.7mm，从而使得该板卡能够被应用于SEM-D模块结构盒体内。采用SEM-D结构的雷达干扰板卡可用于3U机箱中，且通过LRM总线使模块具备高速数字接口以及专用射频信号接口，并具备对数字信号进行DRFM处理的功能。这样，用户可以根据实际应用需求，编写相关程序，使得板载FPGA处理模块按照编写的程序进行数据处理；之后，DAC模块可将FPGA处理模块处理后的数据转换为射频信号。

这里的FPGA处理模块为雷达侦测信号的主处理器，主要用于对数字化后的中频雷达侦测信号进行调制处理。通过对雷达侦测信号进行ADC数据采集、数字检波、DRFM、数字下变频（DDC）、直接数字频率合成、多普勒频移、数字上变频(DUC)等处理，得到雷达干扰数字信号。在实际应用中，可以采用采用Xilinx的V7系列XC7VX690T芯片。所述芯片逻辑资源丰富，拥有36对GTX高速端口，可完全满足***的设计要求。

可以理解的是，FPGA处理模块在进行雷达干扰数字信号合成时，需要相关计算程序的支持。因此，雷达干扰板卡设有连接于所述FPGA处理模块的存储模块，主要用于存储FPGA处理模块所需的应用程序。所述应用程序为与ADC数据采集、数字检波、DRFM、数字下变频（DDC）、直接数字频率合成、多普勒频移、数字上变频(DUC)等雷达侦测信号处理手段相关的程序。另外，这里的存储模块还可以用于存储雷达侦测数字信号。这里所述雷达侦测信号为从ADC模块采集的包含雷达侦测信息的有效数据。此外，FPGA处理模块在进行雷达信号处理过程中，不可避免地会与外部设备进行相关数据的传输，例如信号干扰参数、检波与收发控制信息、***工作信息等与雷达干扰数字信号合成相关的参数。因此，该板卡设有与外部装置进行相关控制数据传输的LRM第一接口，主要用于为FPGA处理模块与外部装置进行信号干扰参数、检波与收发控制信息、***工作信息等与雷达干扰数字信号合成相关参数的高速传输。

进一步的，在本申请提供的一种优选实施方式中，所述LRM第一接口包括：GPIO接口模块、CAN总线接口模块、LVDS接口模块、MLVDS接口模块、Rapid IO接口模块、Serdes接口模块。

这里的GPIO接口模块，即通用输入输出端口。相应的，FPGA处理模块设有与该接口模块相连接的GPIO数据端。GPIO接口模块可以通过***相关程序控制其输出和输入。当该接口模块作为输入端口时，可以通过该端口读取引脚的状态，判断处于高电平还是低电平。当该接口模块作为输出端口时，可以通过该端口输出高电平或低电平来控制连接的***设备。

这里的CAN总线接口模块用于与***上位机进行FPGA处理模块的核电压和温度数据的传输，以便于实时监控SEM-D结构盒的工作温度。当***监控到来打干扰板卡模块的温度异常时，即可对其进行冷却处理，从而增加其使用寿命以及数据处理的可靠性。同样的，FPGA处理模块设有与该接口模块相连接的数据端。在本申请提供的一种具体实施方式中，FPGA处理模块设有SPI(Serial Peripheral Interface) 串行外设接口数据端，与CAN总线接口模块之间通过MCU (Microcontroller Unit，微控制单元) 、CAN收发器连接。并且，所述CAN总线接口模块采用双通道进行数据传输。

这里的LVDS接口模块在雷达干扰板卡中，主要用于为FPGA处理模块与外联装置传递检波与收发控制信息。相应的，FPGA处理模块设有与该接口模块相连接的LVDS数据端。该接口单元采用LVDS协议标准进行数据传输，是一种具有低功耗、低误码率、低串扰等优点的数据传输方式，可以实现点对点或一点对多点的连接。此外，LVDS接口模块还可用于接收来自雷达干扰***的使能信号，以展开干扰工作。

值得注意的是，本申请还设有MLVDS接口模块与LVDS接口模块共同传递检波与收发控制信息及检波脉冲。相应的，FPGA处理模块设有与该接口模块相连接的MLVDS数据端。所述MLVDS接口模块相较于LVDS接口模块，可以实现多点低电压差分信号的传输，能够优化多点互连应用，并且可以支持更高的数据传输速率且支持热插拨功能。在本申请提供的一种具体实施方式中，所述LVDS接口模块采用LVDS×16的设计，所述MLVDS接口模块采用MLVDS×8的设计。

这里的Rapid IO接口模块在雷达干扰板卡中，主要用于为FPGA处理模块与***外部装置传递干扰参数。该接口模块采用Rapid IO协议标准进行数据传输，是一种高性能、低引脚数、基于数据包交换的互联体系结构，是为满足高性能嵌入式***需求而设计的一种开放式互联技术标准，还可作为设备间的背板连接。相应的，FPGA处理模块设有与该接口模块相连接的Rapid IO数据端。

这里的Serdes接口模块在雷达干扰板卡中，主要用于为FPGA处理模块与***外部装置传递工作状态、脉冲描述字等信息。该接口模块采用时分多路复用、点对点的串行通信技术，能够充分利用传输媒体的信道容量，减少所需的传输信道，提升信号传输速度，从而降低通信成本。相应的，FPGA处理模块设有与该接口模块相连接的Serdes数据端。

所述GPIO接口模块、CAN总线接口模块、LVDS接口模块、M-LVDS接口模块、Rapid IO接口模块、Serdes接口模块共同构成了LRM第一接口。通过LRM第一接口，使得***能够与FPGA处理模块进行信号干扰参数、检波与收发控制信息、***工作信息等与雷达干扰数字信号合成相关参数的高速传输，从而使得FPGA处理模块能够根据干扰参数、干扰样式及干扰时序进行雷达干扰数字信号的合成。值得注意的是，根据实际使用需求，LRM第一接口还可以预留有RESET接口模块或JTAG接口模块，以便于对FPGA处理模块进行复位信号的输入或调试。

进一步的，在本申请提供的一种优选实施方式中，所述存储模块包括：QDR存储单元、BPI FLASH存储单元。

这里的QDR存储单元即四倍数据速率（Quad Data Rate，简称QDR）静态随机存取存储器，拥有两独立条数据通道，数据读/写操作可以同时进行。相较于SDR、DDR等存储器，具有更快的数据存储效率。QDR存储单元主要用于存储从ADC模块采集的包含雷达侦测信息的实时有效数据。这里的BPI FLASH存储单元主要用于存储FPGA处理模块所需的应用程序，数据不易丢失。这里QDR存储单元、BPI FLASH存储单元的内存大小可根据实际情况进行选取。在本申请提供的一种具体实施方式中，FPGA处理器配置2片72Mbit的QDR存储器，用于缓存从ADC模块采集的有效数据；BPI FLASH存储单元的内存为1Gb，用于FPGA处理模块应用程序的存储及加载。

进一步的，在本申请提供的一种优选实施方式中，所述QDR存储单元具体采用QDR2存储器。

随着QDR版本的更新，QDR2增加了一对源同步时钟，即反馈时钟，可以用于帮控制器捕获数据，具有更快的数据读取存储速度。并且，相较于QDR1，QDR2进行数据存储的延迟少了二分之一个周期。通过所述减少的半周期，可支持QDR2存储器进行更高频率和更大带宽操作。因此，QDR存储单元优选QDR2存储器缓存从ADC模块采集的有效数据。这里的QDR2存储器具体的内存大小可根据实际情况进行选取。

进一步的，在本申请提供的一种优选实施方式中，所述扩展接口包括：RS232接口模块、JTAG接口模块、GPIO接口模块、RESET接口模块、MCU接口模块。

可以理解的是，采用LRM总线、SEM-D结构设计的雷达干扰板卡具备小型化，功能模块化，便于快速维修、更换等优点。而该板卡除了与雷达干扰***中的其余雷达信号处理装置连接之外，还不可避免的会与调试装置进行相关调试数据或程序升级数据的传输，以便对该功能模块化的板卡进行维修、调试或程序更新。因此，本申请提供的雷达干扰板卡还设有扩展接口。

这里的RS232接口模块为串行通信接口，主要用于上位机调试程序或功能测试时使用。上位机通过该接口与雷达干扰板进行通信，下发指令或读取相应数据，可辅助完成调试或测试功能。雷达干扰板卡与外联终端的连接，也可以理解为调试接口。相应的，FPGA处理模块设有UART异步收发数据端。虽然RS232接口数据传输距离有限，但完全满足本申请雷达干扰板卡进行数据本地传输的需求，且成本较低。因此，优选RS232串口作为扩展接口中的串行通信接口。值得注意的是，这里的RS232接口模块仅用于FPGA处理模块向外联装置进行单向的数据输出，即RS232接口模块仅作为输出端口使用，FPGA处理模块与RS232接口模块之间的电路为输出电路。

这里的JTAG接口模块，主要用于FPGA逻辑的烧写与调试工作。上位机通过JTAG接口可以完成FPGA逻辑的加载与固化，也可以对FPGA进行在线调试。相应的，FPGA处理模块设有JTAG数据端，用于传输调试数据。雷达干扰板卡制作完毕或使用故障时，通过专用的JTAG调试设备，即可对板卡进行调试，能够快速检出不良板卡或具体故障原因，从而提升了雷达干扰板卡的检测效率。

这里的GPIO接口模块用于功能调试接口或备用低速输入输出接口与外部设备连接。在实际应用中，可通过该接口模块读取板卡中的相关程序数据，也可将观测信号或有效数据通过该接口输出。值得注意的是，这里的GPIO接口模块输入输出方向由FPGA处理模块控制。当数据向外联装置进行单向的输出，即GPIO接口模块仅作为输出端口使用时，FPGA处理模块与GPIO接口模块之间的电路为输出电路。当数据由外联装置单向输入，即GPIO接口模块仅作为输入端口使用时，FPGA处理模块与GPIO接口模块之间的电路为输入电路。

这里的MCU接口模块连接于MCU单元，用于对在线调试MCU程序及程序的固化。其中，所述MCU单元用于FPGA与CAN接口之间的数据传输。MCU将收到的FPGA的温度及内部电压值打包成符合CAN总线协议的数据，然后通过CAN接口对外部设备进行通信。

这里的RESET接口模块用于复位信号的传输。相应的，FPGA处理模块设有复位信号接收端，且板卡中设有复位电路，用于传输复位信号。通过复位信号，能够进行板卡运行状态的调整，有序进行雷达干扰数据的合成。值得注意的是，这里的RESET接口模块仅用于为FPGA处理模块输入复位信号，即RESET接口模块仅作为输入端口使用。

进一步的，在本申请提供的一种优选实施方式中，所述RS232接口模块与所述FPGA处理模块通过电平转换芯片连接。

可以理解的是，TTL电平信号为计算机处理器控制的设备内部各部分之间通信的标准技术。但是，RS232接口模块的信号电平值较高，若直接与FPGA处理模块建立连接，容易损坏FPGA处理模块的FPGA芯片。因此，在RS232接口模块与所述FPGA处理模块之间设有电平转换芯片，以使得FPGA处理模与述RS232接口模块之间的与TTL电平值匹配，增加了雷达干扰板卡与RS232接口模块外联设备数据传输的可靠性。

进一步的，在本申请提供的一种优选实施方式中，所述RS232接口模块与所述FPGA处理模块通过MAX3232电平转换芯片连接。

MAX3232电平转换芯片相较于其他电平转换芯片，支持5V或3.3V的电压供电，且功耗较小，能够适用于功耗要求严格的应用领域，例如航空航天领域。通过采用MAX3232电平转换芯片进行RS232接口模块与所述FPGA处理模块之间的电平转换，使得本申请提供的雷达干扰板卡具有更为广泛的应用领域。

进一步的，在本申请提供的一种优选实施方式中，所述GPIO接口模块与所述FPGA处理模块通过缓冲模块连接。

可以理解的是，雷达干扰板卡具有高速数据传输速度以及数据处理能力，且远高于扩展接口所连接的外部设备。因此，当雷达干扰板卡与外部设备进行数据传输时，需要设置缓冲模块来缓冲FPGA处理模块输出的数据，以使得二者能够协调地进行数据传输，从而提高了FPGA处理块的数据处理效率。这里的缓冲模块可以理解为数据传输方向可控的输入/输出缓冲模块。

具体的，GPIO接口模块与FPGA处理模块之间的数据传输方向由FPGA处理模块控制，即GPIO接口模块输入输出方向由FPGA处理模块控制。当数据向外联装置进行单向的输出，即GPIO接口模块仅作为输出端口使用时，FPGA处理模块与GPIO接口模块之间的电路为输出电路。此时，缓冲模块可理解为输出缓冲模块。当数据由外联装置单向输入，即GPIO接口模块仅作为输入端口使用时，FPGA处理模块与GPIO接口模块之间的电路为输入电路。此时，缓冲模块可理解为输入缓冲模块。

进一步的，在本申请提供的一种优选实施方式中， 所述第一射频接口模块用于接收下变频处理后的雷达侦测模拟信号，具体用于：接收下变频处理后的信号中心频率为3.45GHz、带宽为2GHz雷达侦测模拟信号。

可以理解的是，射频接口所接收的信号的频率以及带宽大小将直接影响模数转换模块的采样率以及对模拟信号的还原度，影响雷达干扰板卡的数据处理效率。为了使得雷达干扰板卡能够高速合成雷达干扰信号，需要控制射频接口所接收的信号的频率以及带宽大小。经多次实验，当第一接口模块接收的下变频处理后的雷达侦测模拟信号的中心频率为3.45GHz、带宽为2GHz时，雷达干扰板卡具有较高的信号处理效率。相应的，数模转换模块、模数转换模块的采样率需根据所接收模拟信号的中心频率以及带宽进行设计。

在本申请提供的一种具体实施方式中，当第一接口模块接收的下变频处理后的雷达侦测模拟信号的中心频率为3.45GHz、带宽为2GHz时，模数转换模块ADC可以采用E2V公司的EV10AQ190A，其双通道采样率可达2.5Gsps，单通道采样率最高可达5Gsps。并且，数模转换模块DAC可配套采用Euvis公司的MD657B，其采样率可达5Gsps。该数模转换模块DAC输出的模拟信号经过二级变频后，可对频段5GHz-18GHz信号实施干扰。

需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，有语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种雷达干扰板卡，用于其特征在于，包括：

第一射频接口模块，用于接收下变频处理后的雷达侦测模拟信号；

连接于所述第一射频接口模块的模数转换模块，用于将所述雷达侦测模拟信号转换为雷达侦测数字信号；

连接于所述模数转换模块的FPGA处理模块，用于根据所述雷达侦测数字信号合成雷达干扰数字信号；

连接于所述FPGA处理模块的存储模块，用于存储FPGA处理模块的应用程序、雷达侦测数字信号；

连接于所述FPGA处理模块的LRM第一接口，用于为FPGA处理模块与外部装置进行数据交互；

连接于所述FPGA处理模块的扩展接口，用于为FPGA处理模块与外部装置进行调试数据的传输；

连接于所述FPGA处理模块的数模转换模块，用于将所述雷达干扰数字信号转换为雷达干扰模拟信号；

连接于所述数模转换模块的第二射频接口模块，用于发送所述雷达干扰模拟信号；

用于为所述FPGA处理模块提供时钟控制的时钟单元；

连接于所述时钟单元的第三射频接口模块，用于时钟信号的传输；

其中，所述第一射频接口模块、第二射频接口模块、第三射频接口模块以LRM第二接口为载体进行工作。

2.如权利要求1所述的雷达干扰板卡，其特征在于，所述板卡的尺寸不超过149.4mm×122.7mm。

3.如权利要求2所述的雷达干扰板卡，其特征在于，所述LRM第一接口包括：GPIO接口模块、CAN总线接口模块、LVDS接口模块、MLVDS接口模块、Rapid IO接口模块、Serdes接口模块。

4.如权利要求3所述的雷达干扰板卡，其特征在于，所述扩展接口包括：RS232接口模块、JTAG接口模块、GPIO接口模块、RESET接口模块、MCU接口模块。

5.如权利要求4所述的雷达干扰板卡，其特征在于，所述RS232接口模块与所述FPGA处理模块通过电平转换芯片连接。

6.如权利要求5所述的雷达干扰板卡，其特征在于，所述RS232接口模块与所述FPGA处理模块通过MAX3232电平转换芯片连接。

7.如权利要求4所述的雷达干扰板卡，其特征在于，所述GPIO接口模块与所述FPGA处理模块通过缓冲模块连接。

8.如权利要求1所述的雷达干扰板卡，其特征在于，所述存储模块包括：QDR存储单元、BPI FLASH存储单元。

9.如权利要求8所述的雷达干扰板卡，其特征在于，所述QDR存储单元具体采用QDR2存储器。

10.如权利要求1所述的雷达干扰板卡，其特征在于，所述第一射频接口模块用于接收下变频处理后的雷达侦测模拟信号，具体用于：

接收下变频处理后的信号中心频率为3.45GHz、带宽为2GHz雷达侦测模拟信号。

Images