CN214101332U - 一种基于mlvd s驱动器的tia芯片 - Google Patents
一种基于mlvd s驱动器的tia芯片 Download PDFInfo
- Publication number
- CN214101332U CN214101332U CN202023153625.1U CN202023153625U CN214101332U CN 214101332 U CN214101332 U CN 214101332U CN 202023153625 U CN202023153625 U CN 202023153625U CN 214101332 U CN214101332 U CN 214101332U
- Authority
- CN
- China
- Prior art keywords
- circuit
- common mode
- mode feedback
- mlvd
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型涉及芯片技术领域，公开了一种基于MLVD S驱动器的TIA芯片，包括使能电路，与所述使能电路连接有带隙基准模块和共模反馈电路，所述带隙基准模块的输出端与共模反馈电路连接，所述带隙基准模块的输出端连接有预驱动电路，所述预驱动电路的输入端连接有单端转差分信号电路，所述预驱动电路的输出端和共模反馈电路的输出端共同连接有主驱动电路，通过单端转差分信号电路输入信号，通过使能电力输入使能信号，从主驱动电路输出信号，所述主驱动电路输出的信号还输入到共模反馈电路。本实用新型通过使能电路、共模反馈电路、带隙基准模块等电路组成的集成模块，具有低功耗、传输速度快、端接简单、抗干扰能力强等优势。
Description
技术领域
本实用新型涉及芯片技术领域，尤其涉及一种基于MLVD S驱动器的TIA芯片。
背景技术
随着CPU、存储介质、多媒体等处理终端和通信设备之间数据传输熟读的提高，传统的并行接口由于其数据传输的速度低，协议复杂以及设计成本高等劣势限制了其在现代应用中的应用，传统的并行接口的速度低是由其传输方式决定的，随着传输的码率的提高，并行线之间的信号更容易产生干扰，并且容易受到外界影响而出现传输错误，为了提高传输速度，并行接口可以通过增加数据位宽来实现，但是会增加布线的数目，加大了***的复杂性，为适应社会的变个，串行接口逐步突破了并行接口的缺点，成为高速数据传输的主流接口，应用在生活以及工业的各个领域。
实用新型内容
有鉴于此，本实用新型的目的是提供一种基于MLVD S驱动器的TIA芯片，本实用新型通过使能电路、共模反馈电路、带隙基准模块等电路组成的集成模块，具有低功耗、传输速度快、端接简单、抗干扰能力强等优势。
本实用新型通过以下技术手段解决上述技术问题：
本实用新型的一种基于MLVD S驱动器的TIA芯片包括使能电路，与所述使能电路连接有带隙基准模块和共模反馈电路，所述带隙基准模块的输出端与共模反馈电路连接，所述带隙基准模块的输出端连接有预驱动电路，所述预驱动电路的输入端连接有单端转差分信号电路，所述预驱动电路的输出端和共模反馈电路的输出端共同连接有主驱动电路，通过单端转差分信号电路输入信号，通过使能电力输入使能信号，从主驱动电路输出信号，所述主驱动电路输出的信号还输入到共模反馈电路。
进一步，所述预驱动电路包括恒流充放电电路和LDO电源电路集成，恒流充放电电路用于控制主驱动电路中开关管的栅源电压的变化率，所述LDO电源用于提供一个不随电源电压波动变化的局部电源。
进一步，所述共模反馈电路的Vcmf1端与主驱动电路的PMOS端连接，Vcmf2端与主电路的NMOS端连接，共模反馈电路首先采用大电阻串联来提取共模电压，然后参考电压进行比较，比较的结果对双电模电路的上下电流源的栅极电压进行控制，使得上下电流的差值对共模电压产生相反的影响，从而形成负反馈效果。
进一步，所述带隙基准模块用于给主驱动电路输出共模电压及芯片内的LDO提供参考电压，同时给各个模块提供精确的偏置电流，所述带隙基准模块包括启动电路和主体电路，启动电路是由第一电源M1、第二电源M2、三极管Q3以及第六电子R6、第七电阻R7构成的启动电路。
进一步，所述单端转差分信号电路用于将单路的TTL信号转换为双路差分TTL信号，具体通过两路组成，其中一路由四个反相器级联构成，另一路由三个反相器以及传输门级联构成。
进一步，所述使能电路包括RC串联电路、buffer电路和逻辑电路组成。
本实用新型的有益效果：通过使能电路、共模反馈电路、带隙基准模块等电路组成的集成模块，具有低功耗、传输速度快、端接简单、抗干扰能力强等优势。
附图说明
图1是本实用新型一种基于MLVD S驱动器的TIA芯片的结构示意图；
图2是本实用新型的整体的驱动电路图；
图3是本实用新型的共模反馈电路图；
图4是本实用新型的带隙基准电路图；
图5是本实用新型的单端转差分电路图；
图6是本实用新型的使能电路图。
具体实施方式
以下将结合附图和具体实施例对本实用新型进行详细说明：
如图1-6所示，本实用新型的一种基于MLVD S驱动器的TIA芯片包括使能电路，与所述使能电路连接有带隙基准模块和共模反馈电路，所述带隙基准模块的输出端与共模反馈电路连接，所述带隙基准模块的输出端连接有预驱动电路，所述预驱动电路的输入端连接有单端转差分信号电路，所述预驱动电路的输出端和共模反馈电路的输出端共同连接有主驱动电路，通过单端转差分信号电路输入信号，通过使能电力输入使能信号，从主驱动电路输出信号，所述主驱动电路输出的信号还输入到共模反馈电路。
本实施例中，所述预驱动电路包括恒流充放电电路和LDO电源电路集成，恒流充放电电路用于控制主驱动电路中开关管的栅源电压的变化率，所述LDO电源用于提供一个不随电源电压波动变化的局部电源。
本实施例中，所述共模反馈电路的Vcmf1端与主驱动电路的PMOS端连接，Vcmf2端与主电路的NMOS端连接，共模反馈电路首先采用大电阻串联来提取共模电压，然后参考电压进行比较，比较的结果对双电模电路的上下电流源的栅极电压进行控制，使得上下电流的差值对共模电压产生相反的影响，从而形成负反馈效果。
本实施例中，所述带隙基准模块用于给主驱动电路输出共模电压及芯片内的LDO提供参考电压，同时给各个模块提供精确的偏置电流，所述带隙基准模块包括启动电路和主体电路，启动电路是由第一电源M1、第二电源M2、三极管Q3以及第六电子R6、第七电阻R7构成的启动电路。
本实施例中，所述单端转差分信号电路用于将单路的TTL信号转换为双路差分TTL信号，具体通过两路组成，其中一路由四个反相器级联构成，另一路由三个反相器以及传输门级联构成。
本实施例中，所述使能电路包括RC串联电路、buffer电路和逻辑电路组成。
以上实施例仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的宗旨和范围，其均应涵盖在本实用新型的权利要求范围当中。本实用新型未详细描述的技术、形状、构造部分均为公知技术。
Claims (6)
1.一种基于MLVD S驱动器的TIA芯片，其特征在于：包括使能电路，与所述使能电路连接有带隙基准模块和共模反馈电路，所述带隙基准模块的输出端与共模反馈电路连接，所述带隙基准模块的输出端连接有预驱动电路，所述预驱动电路的输入端连接有单端转差分信号电路，所述预驱动电路的输出端和共模反馈电路的输出端共同连接有主驱动电路，通过单端转差分信号电路输入信号，通过使能电力输入使能信号，从主驱动电路输出信号，所述主驱动电路输出的信号还输入到共模反馈电路。
2.根据权利要求1所述的一种基于MLVD S驱动器的TIA芯片，其特征在于：所述预驱动电路包括恒流充放电电路和LDO电源电路集成，恒流充放电电路用于控制主驱动电路中开关管的栅源电压的变化率，所述LDO电源用于提供一个不随电源电压波动变化的局部电源。
3.根据权利要求1所述的一种基于MLVD S驱动器的TIA芯片，其特征在于：所述共模反馈电路的Vcmf1端与主驱动电路的PMOS端连接，Vcmf2端与主电路的NMOS端连接。
4.根据权利要求1所述的一种基于MLVD S驱动器的TIA芯片，其特征在于：所述带隙基准模块包括启动电路和主体电路，启动电路是由第一电源M1、第二电源M2、三极管Q3以及第六电子R6、第七电阻R7构成的启动电路。
5.根据权利要求1所述的一种基于MLVD S驱动器的TIA芯片，其特征在于：所述单端转差分信号电路用于将单路的TTL信号转换为双路差分TTL信号，具体通过两路组成，其中一路由四个反相器级联构成，另一路由三个反相器以及传输门级联构成。
6.根据权利要求1所述的一种基于MLVD S驱动器的TIA芯片，其特征在于：所述使能电路包括RC串联电路、buffer电路和逻辑电路组成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202023153625.1U CN214101332U (zh) | 2020-12-24 | 2020-12-24 | 一种基于mlvd s驱动器的tia芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202023153625.1U CN214101332U (zh) | 2020-12-24 | 2020-12-24 | 一种基于mlvd s驱动器的tia芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214101332U true CN214101332U (zh) | 2021-08-31 |
Family
ID=77432208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202023153625.1U Active CN214101332U (zh) | 2020-12-24 | 2020-12-24 | 一种基于mlvd s驱动器的tia芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214101332U (zh) |
-
2020
- 2020-12-24 CN CN202023153625.1U patent/CN214101332U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102324922B (zh) | 低压差分信号驱动电路与数字信号传输器 | |
| CN102158211B (zh) | 一种用于高速电流舵数模转换器的电流开关电路 | |
| US8749269B2 (en) | CML to CMOS conversion circuit | |
| CN103580479A (zh) | 电压转换电路 | |
| CN102487240B (zh) | 电压转换速率控制电路和输出电路 | |
| CN101847134B (zh) | 基于移动行业处理器接口mipi协议接口装置 | |
| CN101789691A (zh) | 电压转换电路 | |
| CN110703010A (zh) | 测试电路 | |
| CN104716948B (zh) | 高速串行数据发送端tmds信号驱动器电路 | |
| CN112671359A (zh) | 比较器电路和rs485接收器电路 | |
| CN110098830B (zh) | 一种晶体管的衬底切换电路和电平转换电路 | |
| CN214101332U (zh) | 一种基于mlvd s驱动器的tia芯片 | |
| CN214959494U (zh) | 电平转换电路 | |
| WO2023035513A1 (zh) | 一种电平转换电路及芯片 | |
| JP2988430B2 (ja) | レベル変換回路 | |
| CN101515800A (zh) | 一种cmos到cml的低抖动转换电路 | |
| CN113114214A (zh) | 电平转换电路 | |
| CN113050744A (zh) | 用于高压栅驱动芯片的高精度输入信号接收电路 | |
| CN112054797A (zh) | 一种适用于高速dac的电流开关驱动器 | |
| CN111431522A (zh) | 一种能够兼容输出的mipi驱动电路 | |
| US6956400B2 (en) | Converter from ECL to CMOS and network element for transmitting signals | |
| CN204332376U (zh) | 一种用于dram中的高速离线驱动器 | |
| CN216625713U (zh) | 一种双向电平转换电路 | |
| CN115208381B (zh) | 一种支持预置位的高速电平转换结构 | |
| CN115118274B (zh) | 一种低功耗电平移位电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |