CN213904901U - 残影消除电路及液晶显示装置 - Google Patents
残影消除电路及液晶显示装置 Download PDFInfo
- Publication number
- CN213904901U CN213904901U CN202022636056.XU CN202022636056U CN213904901U CN 213904901 U CN213904901 U CN 213904901U CN 202022636056 U CN202022636056 U CN 202022636056U CN 213904901 U CN213904901 U CN 213904901U
- Authority
- CN
- China
- Prior art keywords
- capacity expansion
- transistor
- signal
- node
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 63
- 239000003990 capacitor Substances 0.000 claims abstract description 82
- 230000008030 elimination Effects 0.000 claims abstract description 29
- 238000003379 elimination reaction Methods 0.000 claims abstract description 29
- 239000010409 thin film Substances 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000003111 delayed effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000007858 starting material Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本实用新型公开了残影消除电路和液晶显示装置,该残影消除电路包括:实现信号强制拉高功能的电平转换单元,且电平转换单元和栅极高电平电压输入端的连接节点处连接有:第一电容,第一电容未和连接节点连接的一端接地;扩容单元,包括扩容支路,扩容支路串接在连接节点和地之间,扩容支路上设置有辅助电容;其中,扩容单元还接收配置信号,配置信号将扩容支路配置为液晶显示装置即将关机时导通。本实用新型使得液晶显示装置在开机不受影响的情况下实现了关机时像素充分放电的目的。
Description
技术领域
本实用新型涉及显示技术领域,更具体地,涉及残影消除电路及液晶显示装置。
背景技术
液晶显示装置在显示图像后各像素的液晶电容和存储电容上累积电荷,关机时这些累积电荷会使相应像素处于不同灰阶,从而出现图像残影。目前液晶显示装置会配置信号强制拉高(Output ALL-ON Control,简称Xon)功能,这样关机时所有薄膜晶体管闭合以使液晶电容和存储电容放电,从而达到消除残影的目的。
图1所示为Xon功能对应的一种现有残影消除电路示意图。参照图1,该残影消除电路100中,Xon功能通过电平转换单元(Level Shift)实现。具体地,电平转换单元的引脚8接收栅极高电平电压VGH,引脚13接收电阻R101和电阻R103对供电电压VIN的分压电压,引脚15向薄膜晶体管栅极输出时钟信号以控制薄膜晶体管通断,其中,液晶显示装置正常工作时供电电压VIN较高,引脚13接收的电压随之也较高,此情况下引脚15根据显示需求输出高电平或低电平的时钟信号,且高电平时钟信号的电压采用栅极高电平电压VGH;而液晶显示装置关机时供电电压VIN降低,引脚13接收的电压也随之降低,当引脚13接收的电压降低到预设准值的情况下引脚15恒定地输出高电平时钟信号,从而薄膜晶体管在液晶显示装置关机时保持闭合状态(即薄膜晶体管导通)。
需要注意的是,电平转换单元的引脚8和栅极高电平电压输入端VGH1连接的线路上设置有支路电容C23,支路电容C23在Xon功能中具有关机时延长薄膜晶体管闭合时长的作用,从而能够使得液晶电容和存储电容上的累积电荷释放地更完全。然而,支路电容C23储存的能量有限,液晶显示装置关机时薄膜晶体管栅极接收到的栅极高电平电压VGH会下降很快,从而无法支撑到液晶电容和存储电容充分放电,如此造成放电不完全;但是,若贸然加大支路电容C23的电容值,液晶显示装置的开机涌浪电流会增大。
实用新型内容
为了解决上述现有技术存在的问题,本实用新型提供一种克服上述问题至少部分地解决上述问题的残影消除电路及液晶显示装置。
根据本实用新型的第一方面,提供了一种残影消除电路,包括实现信号强制拉高功能的电平转换单元,且所述电平转换单元和栅极高电平电压输入端的连接节点处连接有:
第一电容,所述第一电容未和所述连接节点连接的一端接地;
扩容单元,包括扩容支路,所述扩容支路串接在所述连接节点和地之间,所述扩容支路上设置有辅助电容;
其中,所述扩容单元还接收配置信号,所述配置信号将所述扩容支路配置为液晶显示装置即将关机时导通。
可选地,所述配置信号包括第一配置信号和第二配置信号;
所述扩容单元包括第一扩容单元和第二扩容单元;
以及,所述第一配置信号和所述第二配置信号通过电平状态相组合将所述第一扩容单元和所述第二扩容单元的扩容支路配置为:液晶显示装置即将关机时,只有所述第一扩容单元内的扩容支路导通或者所述第一扩容单元和所述第二扩容单元内的扩容支路皆导通。
可选地,所述第一扩容单元和所述第二扩容单元各自包括控制支路和所述扩容支路,其中,
所述控制支路接收所述第一配置信号和所述第二配置信号,以根据接收的所述第一配置信号和所述第二配置信号生成开关信号;
所述扩容支路包括在所述连接节点和地之间串联的开关元件和所述辅助电容;
以及,所述扩容支路和所述控制支路连接以接收所述开关信号并通过所述开关信号控制所述开关元件的通断。
可选地,所述第一扩容单元的控制支路包括:
第一电阻,第一端接地,第二端接第一输入节点;
第二电阻,第一端接所述第一输入节点,第二端接第一输出节点;
第二晶体管,控制端接第二输入节点,输入端接所述第一输入节点,输出端接所述第一输出节点;
第三晶体管,控制端接所述第一输入节点,输入端接所述第一输出节点,输出端接地;
其中,所述第一输入节点接收所述第二配置信号,所述第二输入节点接收所述第一配置信号,所述第一输出节点输出所述第一扩容单元内的开关信号。
可选地,在所述第一扩容单元的扩容支路中:所述开关元件为第四晶体管且所述辅助电容为第二电容;
所述第一扩容单元的扩容支路还包括:串接在所述第一输出节点和所述连接节点之间的第三电阻;
其中,所述第四晶体管的控制端接所述第一输出节点,输入端接所述连接节点。
可选地,所述第二扩容单元的控制支路包括:
第四电阻,第一端接地,第二端接第二输出节点;
第五电阻,第一端接所述第二输入节点;
第五晶体管,控制端接所述第二输入节点,输入端接第二输出节点,输出端接地;
第六晶体管,控制端接第一输入节点,输入端接所述第五电阻的第二端,输出端接所述第二输出节点;
其中,所述第一输入节点接收所述第二配置信号,所述第二输入节点接收所述第一配置信号,所述第二输出节点输出所述第二扩容单元内的开关信号。
可选地,在所述第二扩容单元的扩容支路中:所述开关元件为第七晶体管且所述辅助电容为第三电容;
所述第二扩容单元的扩容支路还包括:串接在所述第二输出节点和所述连接节点之间的第六电阻;
其中,所述第七晶体管的控制端接所述第二输出节点,输入端接所述连接节点。
可选地,所述残影消除电路还包括配置电路,所述配置电路包括:
比较器,反向输入端接收参考电压,同相输入端接收第一控制信号,输出端输出所述第一配置信号;
第一晶体管,控制端接收所述第一控制信号,输入端接收第二控制信号,输出端输出所述第二配置信号。
可选地,所述比较器的同相输入端和所述液晶显示装置的时序控制电路连接以接收所述第一控制信号;
所述第一晶体管的输入端和所述液晶显示装置的时序控制电路连接以接收所述第二控制信号;以及,
所述第一控制信号和所述第二控制信号为所述时序控制电路在接收到关机信号后生成的,且所述时序控制电路还在接收到所述关机信号后生成相较于所述第一控制信号和所述第二控制信号延迟的断电信号。
根据本实用新型的第二方面,提供了一种液晶显示装置,包括:显示面板和以上所述的任一种残影消除电路,所述残影消除电路和所述显示面板连接以向所述显示面板输入控制薄膜晶体管通断的时钟信号。
本实用新型的有益效果:
本实用新型提供的残影消除电路包括实现信号强制拉高功能的电平转换单元,所述电平转换单元和栅极高电平电压输入端的连接节点与地之间串接有第一电容,所述连接节点还连接有扩容单元;扩容单元包括扩容支路,扩容支路串接在所述连接节点和地之间,扩容支路上设置有辅助电容。在液晶显示装置即将关机时,扩容单元接收的配置信号将扩容支路配置为导通,这样扩容支路上的辅助电容上电,辅助电容和第一电容并接于上述连接节点和地之间,电平转换单元和栅极高电平电压输入端的连接线路上具有较大的支路电容。因而,液晶显示装置既避免开机时有太大的支路电容又能够在关机时通过较大支路电容释放电荷,即使得液晶显示装置在开机不受影响的情况下实现了关机时像素充分放电的目的。
附图说明
通过以下参照附图对本实用新型实施例的描述,本实用新型的上述以及其他目的、特征和优点将更为清楚。
图1示出Xon功能对应的一种现有残影消除电路示意图;
图2示出本实用新型中残影消除电路的结构示意图;
图3示出本实用新型中部分残影消除电路的电路图;
图4示出本实用新型中液晶显示装置的结构示意图。
具体实施方式
以下将参照附图更详细地描述本实用新型。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,在图中可能未示出某些公知的部分。
在下文中描述了本实用新型的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本实用新型。
下面通过附图具体描述本实用新型的实施例。
图2所示为本实用新型中残影消除电路的结构示意图。参照图2,该残影消除电路200包括实现信号强制拉高功能的电平转换单元,且电平转换单元和栅极高电平电压输入端VGH1的连接节点Q处连接有第一电容C1和扩容单元220。其中,第一电容C1未和连接节点Q连接的一端接地;扩容单元220包括扩容支路(图2中未示出),扩容支路串接在连接节点Q和地之间,扩容支路上设置有辅助电容(图2中未示出);且扩容单元还接收配置信号P,配置信号P将扩容支路配置为液晶显示装置即将关机时导通。
应当理解的是,连接节点Q位于电平转换单元和栅极高电平电压输入端VGH1的连接线路(下文亦称栅极高电平线路)上,可认为:栅极高电平线路上任一点为连接节点Q。基于此,栅极高电平线路上可以是同一点连接第一电容C1和扩容单元220,也可以如图2所示为两不同点各自连接第一电容C1和扩容单元220。
需要说明的是,将液晶显示装置的开机状态和关机状态进行整体考虑,栅极高电平线路上支路电容的下限值由第一电容C1决定,而上限值由第一电容C1和辅助电容共同决定。由于液晶显示装置开机时只有第一电容C1串接在连接节点Q和地之间,也就是说栅极高电平线路上支路电容只有第一电容C1,因而,为了避免液晶显示装置开机涌浪电流过大造成液晶显示装置损坏,第一电容C1的电容值不可以无限大,第一电容C1的电容值应以避免开机涌浪电流损坏液晶显示装置为依据设置;而液晶显示装置关机前第一电容C1和辅助电容并接在连接节点Q和地之间,也就是说栅极高电平线路上支路电容同时有第一电容C1和辅助电容,此时为了避免液晶显示装置关机时液晶电容和存储电容放电不充分,辅助电容的电容值不可以无限小,辅助电容的电容值应以避免液晶显示装置关机时液晶电容和存储电容放电不充分为依据设置。
本实用新型实施例中,液晶显示装置开机时,栅极高电平线路的支路电容只有第一电容C1;液晶显示装置即将关机时,栅极高电平线路的支路电容不仅有第一电容C1,还增设了和第一电容C1并联的辅助电容。因而,液晶显示装置既避免开机时有太大的支路电容又能够在关机时通过较大支路电容释放电荷,即使得液晶显示装置在开机不受影响的情况下实现了关机时像素充分放电的目的。
在一个可选的实施例中,配置信号P包括第一配置信号P1和第二配置信号P2;扩容单元220包括第一扩容单元和第二扩容单元;以及,第一配置信号P1和第二配置信号P2通过电平状态相组合将第一扩容单元和第二扩容单元的扩容支路配置为:液晶显示装置即将关机时,只有第一扩容单元内的扩容支路导通或者第一扩容单元和第二扩容单元内的扩容支路皆导通。
具体地,第一配置信号P1和第二配置信号P2的电平状态相组合共有以下四种电平组合:P1=L,P2=L;P1=H,P2=L;P1=L,P2=H;P1=H,P2=H。上述四种电平组合可以各自对应以下一种状态:第一扩容单元和第二扩容单元内的扩容支路皆不导通、第一扩容单元和第二扩容单元的扩容支路皆导通、只有第一扩容单元的扩容支路导通、只有第二扩容单元的扩容支路导通。
本实用新型实施例只选用上述两种电平组合来对液晶显示装置即将关机时进行如下两情况进行对应配置:只有第一扩容单元内的扩容支路导通,第一扩容单元和第二扩容单元内的扩容支路皆导通。对于液晶显示装置的开机状态,可以通过第一配置信号P1和第二配置信号P2的其它电平组合配置第一扩容单元和第二扩容单元内的扩容支路皆不导通。
本实用新型实施例,通过第一配置信号P1和第二配置信号P2相结合使得同一残影消除电路对应栅极高电平线路上支路电容的三种电容值,这其中包括两种电容增设需求,因而在实际的应用中能够适应多种液晶显示装置使用,具有较好的灵活性;并且对于液晶显示装置因内部状态改变而需要关机前加大栅极高电平线路上支路电容的情况,也能很好应对,并不需要残影消除电路的更新。
下面参照图3以“P1=L,P2=L”对应“第一扩容单元和第二扩容单元内的扩容支路皆不导通”、“P1=H,P2=L”对应“只有第一扩容单元内的扩容支路导通”以及“P1=H,P2=H”对应“第一扩容单元和第二扩容单元内的扩容支路皆导通”为例进行电路结构的详细描述。
上述第一扩容单元和第二扩容单元可以各自包括控制支路和上述扩容支路,其中,控制支路接收第一配置信号P1和第二配置信号P2,以根据接收的第一配置信号P1和第二配置信号P2生成开关信号;扩容支路包括在连接节点Q和地之间串联的开关元件和辅助电容;以及,扩容支路和控制支路连接以接收开关信号,并且,扩容支路通过开关信号控制开关元件的通断,从而操控开关元件串联的辅助电容是否作为支路电容的一部分。
参照图3,对于第一扩容单元来说:
控制支路221可以包括:第一电阻R1,第一端接地,第二端接第一输入节点A1;第二电阻R2,第一端接第一输入节点A1,第二端接第一输出节点B1;第二晶体管Q2,控制端接第二输入节点B2,输入端接第一输入节点A1,输出端接第一输出节点B1;第三晶体管Q3,控制端接第一输入节点A1,输入端接第一输出节点B1,输出端接地;其中,第一输入节点A1接收第二配置信号P2,第二输入节点A2接收第一配置信号P1,第一输出节点B1输出第一扩容单元内的开关信号NF1。
扩容支路222可以设置如下:开关元件为第四晶体管Q4且辅助电容为第二电容C2;扩容支路222还包括:串接在第一输出节点B1和连接节点Q之间的第三电阻R3;其中,第四晶体管Q4的控制端接第一输出节点B1,输入端接连接节点Q。
参照图3,对于第二扩容单元来说:
控制支路223可以包括:第四电阻R4,第一端接地,第二端接第二输出节点B2;第五电阻R5,第一端接第二输入节点A2;第五晶体管Q5,控制端接第二输入节点A2,输入端接第二输出节点B2,输出端接地;第六晶体管Q6,控制端接第一输入节点A1,输入端接第五电阻R5的第二端,输出端接第二输出节点B2;其中,第一输入节点A1接收第二配置信号P2,第二输入节点A2接收第一配置信号P1,第二输出节点B2输出第二扩容单元内的开关信号NF2。
扩容支路224可以设置如下:开关元件为第七晶体管Q7且辅助电容为第三电容C3;扩容支路224还包括:串接在第二输出节点B2和连接节点Q之间的第六电阻R6;其中,第七晶体管Q7的控制端接第二输出节点B2,输入端接连接节点Q。
需要说明的是,图3示出本实用新型中部分残影消除电路的电路图,图3未示出电平转换单元,而图3中输出端Vout即连接图2中电平转换单元的引脚8。
参照图3,在一个可选的实施例中,残影消除电路200还包括配置电路210,配置电路210包括:比较器U1和第一晶体管Q1。其中,比较器U1反向输入端接收参考电压Vref,同相输入端接收第一控制信号GPIO1,输出端输出第一配置信号P1;第一晶体管Q1,控制端接收第一控制信号GPIO1,输入端接收第二控制信号GPIO2,输出端输出第二配置信号P2。这样,第一控制信号GPIO1在未使第一晶体管Q1闭合的情况下,第二控制信号GPIO2无论高电平还是低电平,第二配置信号P2都为一种电平状态,即第一控制信号GPIO1和第二控制信号GPIO2经过电平转换只能形成第一配置信号P1和第二配置信号P2的三种电平组合,进而满足上述“P1=L,P2=L”对应“第一扩容单元和第二扩容单元内的扩容支路皆不导通”、“P1=H,P2=L”对应“只有第一扩容单元内的扩容支路导通”以及“P1=H,P2=H”对应“第一扩容单元和第二扩容单元内的扩容支路皆导通”的操控需求。
进一步,比较器U1的同相输入端和液晶显示装置的时序控制电路连接以接收第一控制信号GPIO1;第一晶体管Q1的输入端和液晶显示装置的时序控制电路连接以接收所述第二控制信号GPIO2;以及,第一控制信号GPIO1和所述第二控制信号GPIO2为时序控制电路在接收到关机信号后生成的,且时序控制电路还在接收到关机信号后生成相较于第一控制信号GPIO1和第二控制信号GPIO2延迟的断电信号,这样在液晶显示装置即将关机时扩容单元220内的辅助电容能够有充足的时间来充电。可选地,时序控制电路在生成第一控制信号GPIO1和第二控制信号GPIO2的同时还生成灰阶操控信号;时序控制电路还和源极驱动单元连接,以将灰阶操控信号输入到源极驱动单元;其中,源极驱动单元在接收到灰阶操控信号后输出黑画面对应的灰阶电压,这样在液晶显示装置关闭前辅助电容充电的时段内,即使部分像素内薄膜晶体管闭合也输出黑画面,由于关机后显示屏为黑画面,从而避免了关机闪烁现象的出现。
示例性地,设置第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第六晶体管Q6和第七晶体管Q7为N型MOS管,设置第四晶体管Q4和第五晶体管Q5为P型MOS管,并且各晶体管的控制端为栅极、输入端为源极、输出端为漏极;然后,通过图3中所示七个晶体管导通电压、六个电阻阻值以及第一控制信号GPIO1电压值和第二控制信号GPIO2电压值的设置,七个晶体管在第一控制信号GPIO1和第二控制信号GPIO2的不同电平组合下实现表一所示的通断情况。
表一
GPIO1 | GPIO2 | Q1 | Q2 | Q3 | Q4 | Q5 | Q6 | Q7 |
L | / | 断 | 断 | 断 | 断 | 通 | 断 | 断 |
H | L | 通 | 通 | 断 | 通 | 断 | 断 | 断 |
H | H | 通 | 通 | 通 | 通 | 断 | 通 | 通 |
需要说明的是,通过图3中所示七个晶体管导通电压、六个电阻阻值以及第一控制信号GPIO1电压值和第二控制信号GPIO2电压值的设置,七个晶体管在第一控制信号GPIO1和第二控制信号GPIO2的不同电平组合下实现表一所示的通断情况,是基于现有技术,下面只以表一中第一控制信号GPIO1=L时第四晶体管Q4断开为例进行缘由说明。
具体地,第一控制信号GPIO1=L时第一晶体管Q1、第二晶体管Q2以及第三晶体管Q3皆断开,第四晶体管Q4源极接连接节点Q,第四晶体管Q4栅极接第一输出节点B1;由于第一电阻R1、第二电阻R2和第三电阻R3串接在连接节点Q和地之间,因而第一输出节点B1的电压为第一电阻R1、第二电阻R2和第三电阻R3中第一电阻R1和第二电阻R2所分到的电压,从而第一电阻R1、第二电阻R2和第三电阻R3之间的阻值配比能够使“第一输出节点B1的电压虽然小于连接节点Q的电压,但第一输出节点B1和连接节点Q的压差不足以闭合第四晶体管Q4”,从而第四晶体管在第一控制信号GPIO1=L时断开。
基于表一所示,第一控制信号GPIO1为低电平时第一配置信号P1=L且第二配置信号P2=L;第一控制信号GPIO1为高电平且第二控制信号GPIO2为低电平时第一配置信号P1=H且第二配置信号P2=L;第一控制信号GPIO1为高电平且第二控制信号为低电平时第一配置信号P1=L且第二配置信号P2=L。并且,基于表一所示可以得出:第一配置信号P1、第二配置信号P2在不同电平组合下第一电容C1、第二电容C2和第三电容C3是否被包含在支路电容的情况如表二所示。
表二
P1 | P2 | C1 | C2 | C3 |
L | L | 是 | 否 | 否 |
H | L | 是 | 是 | 否 |
H | H | 是 | 是 | 否 |
由表二,可见:“P1=L,P2=L”对应“第一扩容单元和第二扩容单元内的扩容支路皆不导通”、“P1=H,P2=L”对应“只有第一扩容单元内的扩容支路导通”以及“P1=H,P2=H”对应“第一扩容单元和第二扩容单元内的扩容支路皆导通”。
相应于上述残影消除电路,本实用新型还提供了一种液晶显示装置。该液晶显示装置包括显示面板和以上所述的任一种残影消除电路200,残影消除电路200和显示面板连接以向显示面板输入控制薄膜晶体管通断的时钟信号,残影消除电路200的使用使得液晶显示装置在开机不受影响的情况下实现了关机时像素充分放电的目的。
进一步,参照图4,残影消除电路200中包括电平转换单元在内的各单元集成在集成芯片X1上,液晶显示装置通过时序控制电路X3向集成芯片X1输入第一控制信号GPIO1和第二控制信号GPIO2,关于时序控制电路生成第一控制信号GPIO1和第二控制信号GPIO2的相关技术方案参照上述残影消除电路,这里不再赘述。可选地,时序控制电路X3连接电源X4,时序控制电路X3和电源X4分别和启动器X5连接,电源X4对时序控制电路X3和集成芯片X1供电,其中,启动器X5接收开关操作指令并根据接收的开关操作指令向时序控制电路X3输入开机信号或关机信号,时序控制电路X3则能够在接收到关机信号后生成第一控制信号GPIO1和第二控制信号GPIO2;启动器X5还根据接收的开关操作指令向电源X4输入开机信号或关机信号以便电源X4进行输出电压的相应切换;启动器X5还根据接收的开关操作指令向集成芯片X1输入供电电压VIN,具体作用在背景技术中已阐述,这里不再详述。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本实用新型的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该实用新型仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本实用新型的原理和实际应用,从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种残影消除电路,其特征在于,包括实现信号强制拉高功能的电平转换单元,且所述电平转换单元和栅极高电平电压输入端的连接节点处连接有:
第一电容,所述第一电容未和所述连接节点连接的一端接地;
扩容单元,包括扩容支路,所述扩容支路串接在所述连接节点和地之间,所述扩容支路上设置有辅助电容;
其中,所述扩容单元还接收配置信号,所述配置信号将所述扩容支路配置为液晶显示装置即将关机时导通。
2.根据权利要求1所述的残影消除电路,其特征在于,
所述配置信号包括第一配置信号和第二配置信号;
所述扩容单元包括第一扩容单元和第二扩容单元;
以及,所述第一配置信号和所述第二配置信号通过电平状态相组合将所述第一扩容单元和所述第二扩容单元的扩容支路配置为:液晶显示装置即将关机时,只有所述第一扩容单元内的扩容支路导通或者所述第一扩容单元和所述第二扩容单元内的扩容支路皆导通。
3.根据权利要求2所述的残影消除电路,其特征在于,所述第一扩容单元和所述第二扩容单元各自包括控制支路和所述扩容支路,其中,
所述控制支路接收所述第一配置信号和所述第二配置信号,以根据接收的所述第一配置信号和所述第二配置信号生成开关信号;
所述扩容支路包括在所述连接节点和地之间串联的开关元件和所述辅助电容;
以及,所述扩容支路和所述控制支路连接以接收所述开关信号并通过所述开关信号控制所述开关元件的通断。
4.根据权利要求3所述的残影消除电路,其特征在于,所述第一扩容单元的控制支路包括:
第一电阻,第一端接地,第二端接第一输入节点;
第二电阻,第一端接所述第一输入节点,第二端接第一输出节点;
第二晶体管,控制端接第二输入节点,输入端接所述第一输入节点,输出端接所述第一输出节点;
第三晶体管,控制端接所述第一输入节点,输入端接所述第一输出节点,输出端接地;
其中,所述第一输入节点接收所述第二配置信号,所述第二输入节点接收所述第一配置信号,所述第一输出节点输出所述第一扩容单元内的开关信号。
5.根据权利要求4所述的残影消除电路,其特征在于,
在所述第一扩容单元的扩容支路中:所述开关元件为第四晶体管且所述辅助电容为第二电容;
所述第一扩容单元的扩容支路还包括:串接在所述第一输出节点和所述连接节点之间的第三电阻;
其中,所述第四晶体管的控制端接所述第一输出节点,输入端接所述连接节点。
6.根据权利要求4所述的残影消除电路,其特征在于,所述第二扩容单元的控制支路包括:
第四电阻,第一端接地,第二端接第二输出节点;
第五电阻,第一端接所述第二输入节点;
第五晶体管,控制端接所述第二输入节点,输入端接第二输出节点,输出端接地;
第六晶体管,控制端接第一输入节点,输入端接所述第五电阻的第二端,输出端接所述第二输出节点;
其中,所述第一输入节点接收所述第二配置信号,所述第二输入节点接收所述第一配置信号,所述第二输出节点输出所述第二扩容单元内的开关信号。
7.根据权利要求6所述的残影消除电路,其特征在于,
在所述第二扩容单元的扩容支路中:所述开关元件为第七晶体管且所述辅助电容为第三电容;
所述第二扩容单元的扩容支路还包括:串接在所述第二输出节点和所述连接节点之间的第六电阻;
其中,所述第七晶体管的控制端接所述第二输出节点,输入端接所述连接节点。
8.根据权利要求2所述的残影消除电路,其特征在于,还包括配置电路,所述配置电路包括:
比较器,反向输入端接收参考电压,同相输入端接收第一控制信号,输出端输出所述第一配置信号;
第一晶体管,控制端接收所述第一控制信号,输入端接收第二控制信号,输出端输出所述第二配置信号。
9.根据权利要求8所述的残影消除电路,其特征在于,
所述比较器的同相输入端和所述液晶显示装置的时序控制电路连接以接收所述第一控制信号;
所述第一晶体管的输入端和所述液晶显示装置的时序控制电路连接以接收所述第二控制信号;以及,
所述第一控制信号和所述第二控制信号为所述时序控制电路在接收到关机信号后生成的,且所述时序控制电路还在接收到所述关机信号后生成相较于所述第一控制信号和所述第二控制信号延迟的断电信号。
10.一种液晶显示装置,其特征在于,包括:显示面板和权利要求1-9中任一项所述的残影消除电路,所述残影消除电路和所述显示面板连接以向所述显示面板输入控制薄膜晶体管通断的时钟信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022636056.XU CN213904901U (zh) | 2020-11-13 | 2020-11-13 | 残影消除电路及液晶显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022636056.XU CN213904901U (zh) | 2020-11-13 | 2020-11-13 | 残影消除电路及液晶显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213904901U true CN213904901U (zh) | 2021-08-06 |
Family
ID=77120276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022636056.XU Active CN213904901U (zh) | 2020-11-13 | 2020-11-13 | 残影消除电路及液晶显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213904901U (zh) |
-
2020
- 2020-11-13 CN CN202022636056.XU patent/CN213904901U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107154234B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
CN108806584B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
CN109147641B (zh) | 关机残影消除电路、移位寄存器单元和显示装置 | |
CN109272967B (zh) | 控制电路、显示装置及控制电路的控制方法 | |
CN109710113B (zh) | 栅极驱动单元、栅极驱动电路及其驱动方法、显示装置 | |
CN108288450B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
US20200302845A1 (en) | Shift register unit, driving method thereof, gate driver on array and display apparatus | |
CN109215601B (zh) | 电压提供单元、方法、显示驱动电路和显示装置 | |
CN106817115B (zh) | 一种开机延时电路和方法 | |
CN110831300A (zh) | Led矩阵调光电路、方法及电子设备 | |
CN113012654B (zh) | 一种栅极驱动电源管理***和显示装置 | |
CN212570354U (zh) | 液晶显示模组放电电路 | |
CN108615510B (zh) | 一种削角电路及控制方法 | |
CN108877646B (zh) | 一种显示电路及显示器 | |
CN112927645B (zh) | 驱动电路、驱动方法和显示装置 | |
CN213904901U (zh) | 残影消除电路及液晶显示装置 | |
CN104123924A (zh) | 液晶显示器及其栅极放电控制电路 | |
CN115482792B (zh) | 一种显示面板 | |
CN106356018B (zh) | 移位寄存单元、移位寄存器和显示装置 | |
US9734784B2 (en) | Voltage output device, gate driving circuit and display apparatus | |
CN112599069A (zh) | 栅极驱动单元、栅极驱动电路和显示装置 | |
CN111613170A (zh) | 移位寄存单元及其驱动方法、栅极驱动电路、显示装置 | |
CN111477193B (zh) | 移位寄存器及其驱动方法 | |
CN110910852B (zh) | 移位寄存器单元、栅极驱动电路及显示装置 | |
CN114785325B (zh) | 一种方波削角电路及显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |