CN212570354U - 液晶显示模组放电电路 - Google Patents

Abstract

公开了一种液晶显示模组放电电路，包括与液晶显示模组的TFT阵列的所有TFT的栅极连接的第一控制信号输入端，TFT阵列的每一列TFT的数据线均连接至第一测试信号输入端或第二测试信号输入端，第一测试信号输入端和第二测试信号输入端通过至少一条电荷释放路径接地，至少一条电荷释放路径的通断受第二控制电路控制，第一控制信号输入端与第一控制电路的输出端连接，第一控制电路和第二控制电路的输出端电压响应于液晶显示模组的电源电压。本实用新型的液晶显示模组放电电路在液晶显示模组关机后响应于电源电压，开启TFT阵列的所有TFT，并开启电荷释放路径，在关机后将TFT阵列的TFT存储的电荷释放，可有效避免液晶显示面板关机时出现闪烁现象或出现关机残影。

Description

液晶显示模组放电电路

技术领域

本实用新型涉及电子电路技术领域，特别涉及一种液晶显示模组放电电路。

背景技术

为了避免关机残影的出现，LCD(Liquid Crystal Display，液晶显示器)在关机时需要对显示面板内部所有像素进行放电动作，所有栅线打开，全部像素通过所连数据线将内部残留电荷释放出来，液晶显示模组关机时利用模组的源集成电路(Source IC)输出的高阻态进行放电，其中，在现有的LCD中，可以将驱动栅极的栅极驱动电路形成于显示面板上，当关闭LCD时，通过设置于GIA面板上的栅极驱动电路将栅极置于高电平，打开GIA面板的阵列基板上的薄膜晶体管(Thin Film Transistor，以下简称TFT)，以释放像素电极上所积累的电荷。GIA(gate in array，栅极驱动集成于阵列电路)机种的GIA信号在关机时无法置位为高电平，该GIA信号连接至阵列基板的晶体管栅极，使阵列基板的晶体管的栅极在关机时收到的驱动信号的低电平，无法在关机时处于开启状态，使其中存储的电荷无法在模组关机时及时有效释放，从而会导致液晶显示面板出现闪烁现象或出现关机残影。

实用新型内容

鉴于上述问题，本实用新型的目的在于提供一种液晶显示模组放电电路，从而保障模组在关机时及时释放电荷。

根据本实用新型的一方面，提供一种液晶显示模组放电电路，所述液晶显示模组放电电路与液晶显示模组连接，所述液晶显示模组包括电源电压输入端，以及TFT阵列，其中，所述液晶显示模组放电电路包括：

第一控制信号输入端，与所述TFT阵列的每一行的TFT的每一个TFT的栅极均连接；

至少两个测试信号输入端，包括第一测试信号输入端和第二测试信号输入端，所述TFT阵列的每一列TFT的数据线均连接至所述第一测试信号输入端或所述第二测试信号输入端；

至少一条电荷释放路径，所述至少一条电荷释放路径均包括放电通路晶体管，所述放电通路晶体管的放电通路设置在所述至少两个测试信号输入端与地之间；

第一控制电路，包括连接至所述第一控制信号输入端的输出端，所述第一控制电路的输入端与所述液晶显示模组的电源电压输入端连接；

第二控制电路，包括与所述至少一个电荷释放路径的放电通路晶体管的栅极连接的输出端，所述第二控制电路的输入端与所述液晶显示模组的电源电压输入端连接。

可选地，所述液晶显示模组的内部信号包括第一栅控制信号和第二栅控制信号，所述第一栅控制信号的电平高于所述第二栅控制信号的电平，所述第一控制电路包括：

第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和反相器，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管和所述第四PMOS管的源极连接所述第一栅控制信号，所述第一NMOS管和所述第二NMOS管的源极连接所述第二栅控制信号，所述第三NMOS管和所述第四NMOS管的源极接地，所述第一PMOS管的漏极为所述第一控制电路的输出端并连接至所述第二NMOS管的栅极和所述第一NMOS管的漏极，所述第二NMOS管的漏极连接所述第二PMOS管的漏极与所述第一NMOS管的栅极，所述第三PMOS管的漏极与所述第三NMOS管的漏极连接并连接至所述第二PMOS管的栅极和所述第四PMOS管的栅极，所述第四PMOS管的漏极与所述第四NMOS管的漏极连接并连接所述第三PMOS管的栅极和所述第一PMOS管的栅极，所述第三NMOS管的栅极连接所述第一控制电路的输入端，所述反相器的输入端连接所述第一控制电路的输入端、输出端连接所述第四NMOS管的栅极。

可选地，所述TFT阵列的各列TFT的数据线交替连接至所述第一测试信号输入端和所述第二测试信号输入端。

可选地，所述至少一条电荷释放路径包括第一电荷释放路径和第二电荷释放路径，所述第一电荷释放路径和所述第二电荷释放路径分别串联在所述第一测试信号输入端和所述第二测试信号输入端与地之间。

可选地，每一个所述至少一条电荷释放路径均还包括放电电阻，所述放电电阻串联在所述放电通路晶体管与地之间。

可选地，所述液晶显示模组包括阵列基板和电路板，所述TFT阵列设置在所述阵列基板上，所述第一控制电路和所述第二控制电路设置在所述电路板上，其中，

所述至少一条电荷释放路径设置在所述阵列基板上。

可选地，所述放电通路晶体管为薄膜晶体管。

可选地，所述液晶显示模组包括阵列基板和电路板，所述TFT阵列设置在所述阵列基板上，所述第一控制电路和所述第二控制电路设置在所述电路板上，其中，

所述至少一条电荷释放路径设置在所述电路板上。

可选地，所述至少一条电荷释放路径的数量所述至少两个测试信号输入端的测试信号输入端数量相等，且一一对应连接。

本实用新型提供的液晶显示模组放电电路包括与液晶显示模组的TFT阵列的所有TFT的栅极连接的第一控制信号输入端，所述TFT阵列的每一列TFT的数据线均连接至第一测试信号输入端或第二测试信号输入端，第一测试信号输入端和第二测试信号输入端通过至少一条电荷释放路径接地，所述至少一条电荷释放路径的通断响应于第二控制电路的输出端电压，所述第一控制信号输入端与第一控制电路的输出端连接，第一控制电路和第二控制电路的输出端电压响应于液晶显示模组的电源电压，其在液晶显示模组关机后响应于电源电压，开启TFT阵列的所有TFT，并开启所有至少一条电荷释放路径，在关机后将TFT阵列的TFT存储的电荷释放，避免液晶显示面板关机时出现闪烁现象或出现关机残影，其中，第一控制信号输入端和所述至少两个测试信号输入端可用于TFT阵列的点灯测试，对原***的改动小，适应性强。

第一控制电路和第二控制电路响应于电源电压输出第一栅控制信号或第二栅控制信号，第一栅控制信号或第二栅控制信号为液晶显示模组的标准栅控制基准电压信号，控制准确，无额外电压源信号的增设，电路设计简单有效。

TFT阵列的各列TFT的数据线交替连接至所述第一测试信号输入端和所述第二测试信号输入端，保障点灯测试效果。

设置两条电荷释放路径，TFT阵列的TFT的存储电荷分两路释放，可降低放电电流，降低大放电电流对TFT的损伤可能性。

进一步地，电荷释放路径上串联设置放电电阻，调控放电电流和放电速度，保障电荷释放效率。

电荷释放路径和TFT阵列一起设置在阵列基板上，阵列基板与成本电路板的额外连接导线的需求量较将电荷释放路径设置在成本电路板上的额外连接导线的需求量少，降低布线难度，降低导线电流之间的互感影响，保障***正常运行。

将电荷释放路径设置在成品电路板上可以降低设置TFT阵列的阵列基板的额外空间占用，保障阵列基板的有效面积，保障阵列基板的功能性。

电荷释放路径和测试信号输入端数量相同且一一对应连接，可以统一设计标准，降低设计难度，且容错性好，***稳定性高。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了根据本实用新型实施例的液晶显示模组放电电路的结构示意图；

图2示出了根据本实用新型实施例的液晶显示模组放电电路的第一控制电路的结构示意图；

图3示出了根据本实用新型实施例的液晶显示模组放电电路的各信号的电平时序图。

具体实施方式

以下将参照附图更详细地描述本实用新型的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

下面结合附图和实施例，对本实用新型的具体实施方式作进一步详细描述。

图1示出了根据本实用新型实施例的液晶显示模组放电电路的结构示意图。

参照图1，本实用新型实施例的液晶显示模组放电电路100包括薄膜晶体管(ThinFilm Transistor，TFT)阵列101，TFT阵列101包括多条数据线S01，数据线S01为列线，数据线S01连接TFT的源极，数据线S01一端连接电回路负端102，另一端连接电回路正端，电回路正端包括第一测试信号输入端S1和第二测试信号输入端S2，在本实施例中，设置第一测试信号输入端S1和第二测试信号输入端S2两个测试信号输入端，且TFT列交替连接至第一测试信号输入端S1和第二测试信号输入端S2，每行薄膜晶体管的T3的栅极均连接第一控制信号输入端ADD1。

向第一控制信号输入端ADD1提供第一栅控制信号VGH，开启每一个TFT行T3中的TFT，即测试时打开TFT阵列101的所有TFT，通过第一测试信号输入端S1和第二测试信号输入端S2提供不同的灰阶电压，使TFT阵列101可显示各灰阶以及多种画面。

本实用新型实施例的液晶显示模组放电电路100还包括第一电阻R1、第二电阻R2、第一晶体管T1、第二晶体管T2、第一控制电路111和第二控制电路112。第一电阻R1和第二电阻R2分别对应两条电荷释放路径，可作为放电电阻，避免放电电流过大而损坏相应的TFT，其各自的阻值根据实际需求的电荷释放速度及放电电流要求进行选择。本实施例中设置两条电荷释放路径，也可以降低电荷释放的放电电流，保护器件，还可以设置更多的电荷释放路径，提高电荷释放速度，电荷释放路径和测试信号输入端数量相等，且一一对应连接，或者数量不等，按照一定的比例对应连接，例如TFT列分组后一一对应连接至电荷释放路径。

其中，第一控制电路111的输出端连接至第一控制信号输入端ADD1，可以提供第一栅控制信号VGH或第二栅控制信号VGL输出，第一控制电路111的输入端接收第一电平控制信号Detect1，根据第一电平控制信号Detect1选择输出第一栅控制信号VGH或第二栅控制信号VGL。在本实施例中，第一栅控制信号VGH的电平大于的第二栅控制信号VGL电平，TFT的开启响应于第一栅控制信号VGH，TFT的断开响应于第二栅控制信号VGL，在液晶显示模组关机时，第一控制电路111输出第一栅控制信号VGH，在液晶显示模组处于开机运行状态时，第一控制电路111输出第二栅控制信号VHL。

第一晶体管T1的源漏极与第一电阻R1串联在第一测试信号输入端S1与地之间，第二晶体管T2的源漏极与第二电阻R2串联在第二测试信号输入端S2与地之间，第一晶体管T1和第二晶体管T2的栅极连接至第二控制信号输入端ADD2，在第二控制信号输入端ADD2施加相应的电压，开启第一晶体管T1和第二晶体管T2，开启第一测试信号输入端S1和第二测试信号输入端S2至地的通路，在第一控制信号输入端ADD1同时接入第一栅控制信号VGH时，开启TFT阵列101的所有TFT至地的电通路，进行电荷释放。第一晶体管T1和第二晶体管T2作为放电通路晶体管控制两路放电路径的开启和断开，且其本身的通断受第二控制电路112控制。

第一晶体管T1和第二晶体管T2在液晶显示模组开机正常工作运行时关闭，将TFT阵列101的TFT及其线路与地隔开，保障TFT阵列101的TFT的正常工作。

第二控制电路112的输出端连接至第二控制信号输入端ADD2，输入端接收第二电平控制信号Detect2，在液晶显示模组关机时控制第一晶体管T1和第二晶体管T2开启，与第一控制电路111配合，开启TFT阵列101的所有TFT，且连接至地释放TFT阵列的所有TFT中存储的电荷。

其中，第一晶体管T1和第二晶体管T2可以是TFT，制作在阵列基板上，和TFT阵列一同制作，节约生产工序。

在本实施例中，设置第一晶体管T1和第二晶体管T2两个晶体管，对应两条电荷释放路径，在其它实施例中，可以设置其它数量的电荷释放路径，以保障电荷释放路径的有效通路，在***具有少量损坏时可基本正常运行。

其中，TFT阵列101制作在阵列基板上，第一控制电路111和第二控制电路112制作在成品电路板PCBA上，第一晶体管T1、第二晶体管T2、第一电阻R1和第二电阻R2在可选实施例中分别制作在阵列基板和PCBA上，其中，对应于制作在阵列基板上，阵列基板与PCBA需要增设第二控制信号输入端ADD2即第二控制电路112的输出端至第一晶体管T1和第二晶体管T2的栅极的连接导线，以及第一控制电路111的输出端至第一控制信号输入端ADD1的连接导线；对应于制作在PCBA上，需要增设第一晶体管T1和第二晶体管T2与第一测试信号输入端S1和第二测试信号输入端S2的两条连接导线，以及第一控制电路111的输出端至第一控制信号输入端ADD1的连接导线。

图2示出了根据本实用新型实施例的液晶显示模组放电电路的第一控制电路的结构示意图。

在本实施例的液晶显示模组放电电路100中，第一控制电路111和第二控制电路112的结构相同，均在液晶显示模组开机正常运行时输出第二栅控制信号VGL，关闭点灯测试***，在液晶显示模组关机时输出第一栅控制信号VGH，开启所有晶体管，开启电荷释放路径释放电荷。

参照图2，以第一控制电路111进行说明，第二控制电路112的结构与第一控制电路111的结构相同，不对第二控制电路112再详述。

第一控制电路111包括晶体管P1、晶体管P2、晶体管P3、晶体管P4、晶体管N1、晶体管N2、晶体管N3、晶体管N4和反相器P，在本实施例中，晶体管P1、晶体管P2、晶体管P3、晶体管P4为PMOS(positive channel Metal Oxide Semiconductor，P型金属氧化物半导体)管，晶体管N1、晶体管N2、晶体管N3、晶体管N4为NMOS(N-Metal-Oxide-Semiconductor，N型金属氧化物半导体)管。

晶体管P1的源极接第一栅控制信号VGH，漏极连接晶体管N1的漏极，晶体管N1的源极接第二栅控制信号VGL，晶体管P2的源极接第一栅控制信号VGH，漏极连接晶体管N2的漏极，晶体管N2的源极接第二栅控制信号VGL，晶体管N1的栅极连接晶体管P2的漏极，晶体管N2的栅极连接晶体管P1的漏极，晶体管P1的漏极为第一控制电路111的输出端，连接至第一控制信号输入端ADD1；晶体管P3的源极接第一栅控制信号VGH，漏极连接晶体管N3的漏极，晶体管N3的源极接地GND，晶体管P4的源极接第一栅控制信号VGH，漏极连接晶体管N4的漏极，晶体管N4的源极接地，晶体管P3的漏极连接至晶体管P4的栅极和晶体管P2的栅极，晶体管P3的栅极连接晶体管P4的漏极和晶体管P1的栅极，晶体管N3的栅极连接至第一控制电路的输入端，晶体管N4的栅极通过反相器P与第一控制电路111的输入端连接，反相器P的输入端连接第一控制电路111的输入端，输出端连接晶体管N4的栅极，第一控制电路111的输入端接收第一电平控制信号Detect1。

其中，第一电平控制信号Detect1包括一个高电平电位和一个低电平电位，分别对应于晶体管N4和晶体管N3的开启和断开，其中，该高电平可选为3.3V，低电平为0V，其可以从原***中直接获得，第一栅控制信号VGH和第二栅控制信号VGL为***中的标准晶体管栅控制信号，可直接从原***中获得，降低电路的额外电源的设置需求。

在液晶显示模板开机运行时，第一电平控制信号Detect1为高电平，晶体管N3开启，晶体管N4断开，使晶体管P3的漏极接地，进而开启晶体管P4，使晶体管P4的漏极连通第一栅控制信号VGH，进而使晶体管P2的栅极接地开启，晶体管P1的栅极接第一栅控制信号VGH断开，第一栅控制信号VGH连接至晶体管N1的栅极，晶体管N1开启，使晶体管P1的漏极电压为第二栅控制信号VHL电压，同时维持晶体管N2的断开，维持第一控制电路111的输出端输出第二栅控制信号VHL。

在液晶显示模板关机时，第一电平控制信号Detect1为低电平，例如0V，晶体管N3断开，晶体管N4开启，晶体管N4的漏极电位为低电位，开启晶体管P3，使晶体管P3的漏极电位为第一栅控制信号VGH电位，进而断开晶体管P2、开启晶体管P1，晶体管P1的漏极接通第一栅控制信号VGH，进而开启晶体管N2，使晶体管N2的漏极仅接通第二栅控制信号VGL进而断开晶体管N1，保持晶体管P1的漏极唯一接通第一栅控制信号VGH，维持第一控制电路111的输出端输出第一栅控制信号VGH。

图3示出了根据本实用新型实施例的液晶显示模组放电电路的各信号的电平时序图。

如图3所示，在t1时刻前，***电源输入电压VIN为高电平，第一电平控制信号Detect1为高电平、第一栅控制信号VGH为高电平，第一控制信号输入端ADD1的电平信号为第二栅控制信号VHL的低电平，***源信号电平Sout为工作电平。其中***源信号电平Sout的电平信号对应TFT阵列中的电荷是否释放完全。

在t1时刻，液晶显示模组关机，***电源输入电压VIN开始下降，第一电平控制信号Detect1维持为高电平，第一栅控制信号VGH维持为高电平，第一控制信号输入端ADD1的电平信号维持为第二栅控制信号VHL的低电平，***源信号电平Sout为工作电平。

在t2时刻，***电源输入电压VIN继续下降，第一电平控制信号Detect1在经过t1至t2时间的短时延时后跳变为0V，第一栅控制信号VGH维持为高电平，第一控制信号输入端ADD1的电平信号变为第一栅控制信号VGH的高电平，TFT阵列的所有TFT开启，电荷释放路径开启，***源信号电平Sout开始向0V靠近。

至t3时刻，***源信号电平Sout为0V，TFT阵列的TFT电荷完全释放，此时***还未完全关机，***电源输入电压VIN继续下降，第一电平控制信号Detect1为0V，第一栅控制信号VGH维持为高电平并开始下降，第一控制信号输入端的电平信号维持为第一栅控制信号VGH的高电平并开始下降，第一控制电路111的使能完成，***开始释放第一栅控制信号VGH和第二栅控制信号VGL能量。

至t4时刻，电源完全关闭，***电源输入电压VIN降低至0V，第一栅控制信号VGH能量还未完全释放，继续向0V靠近，第一控制信号输入端ADD1电压为第一控制电路111的输出电压，跟随第一栅控制信号VGH电压，继续向0V靠近。

至t5时刻，***完全关机，全部信号归为0V。

本实用新型实施例的液晶显示模组放电电路的第一控制电路111和第二控制电路112在液晶显示模组开机运行时稳定输出第二栅控制信号VHL，断开电荷释放路径，保障液晶显示模组的TFT阵列的TFT的正常工作；在液晶显示模组关机时及关机后一定时间内维持第一栅控制信号VGH电压，稳定输出第一栅控制信号VGH，保障电荷释放路径的开启，释放TFT阵列的TFT存储的电荷；电荷释放完毕后，再释放***的第一栅控制信号VGH的电能，然后***完全关机。能够有效保障TFT阵列的TFT存储的电荷在关机后及时释放，避免面液晶显示模组关机后出现画面闪烁或出现关机残影。

本实用新型的液晶显示模组放电电路利用点灯测试***的电路基础，增设第一控制电路和第二控制电路，在***关机时输出第一栅控制信号VGH，开启TFT阵列的所有TFT，以及TFT至地的电荷释放路径，在***关机时有效释放TFT阵列的TFT存储的电荷，可以适用于各自机种，有效规避了***关机时电荷未及时有效释放而带来的显示画面闪烁或出现关机残影的现象。

依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。

Claims (9)

1.一种液晶显示模组放电电路，所述液晶显示模组放电电路与液晶显示模组连接，所述液晶显示模组包括电源电压输入端和TFT阵列，其特征在于，所述液晶显示模组放电电路包括：

第一控制信号输入端，与所述TFT阵列的每一行的TFT的每一个TFT的栅极均连接；

至少两个测试信号输入端，包括第一测试信号输入端和第二测试信号输入端，所述TFT阵列的每一列TFT的数据线均连接至所述第一测试信号输入端或所述第二测试信号输入端；

至少一条电荷释放路径，所述至少一条电荷释放路径均包括放电通路晶体管，所述放电通路晶体管的放电通路设置在所述至少两个测试信号输入端与地之间；

第一控制电路，包括连接至所述第一控制信号输入端的输出端，所述第一控制电路的输入端与所述液晶显示模组的电源电压输入端连接；

第二控制电路，包括与所述至少一个电荷释放路径的放电通路晶体管的栅极连接的输出端，所述第二控制电路的输入端与所述液晶显示模组的电源电压输入端连接。

2.根据权利要求1所述的液晶显示模组放电电路，其特征在于，所述液晶显示模组的内部信号包括第一栅控制信号和第二栅控制信号，所述第一栅控制信号的电平高于所述第二栅控制信号的电平，所述第一控制电路包括：

第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和反相器，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管和所述第四PMOS管的源极连接所述第一栅控制信号，所述第一NMOS管和所述第二NMOS管的源极连接所述第二栅控制信号，所述第三NMOS管和所述第四NMOS管的源极接地，所述第一PMOS管的漏极为所述第一控制电路的输出端并连接至所述第二NMOS管的栅极和所述第一NMOS管的漏极，所述第二NMOS管的漏极连接所述第二PMOS管的漏极与所述第一NMOS管的栅极，所述第三PMOS管的漏极与所述第三NMOS管的漏极连接并连接至所述第二PMOS管的栅极和所述第四PMOS管的栅极，所述第四PMOS管的漏极与所述第四NMOS管的漏极连接并连接所述第三PMOS管的栅极和所述第一PMOS管的栅极，所述第三NMOS管的栅极连接所述第一控制电路的输入端，所述反相器的输入端连接所述第一控制电路的输入端、输出端连接所述第四NMOS管的栅极。

3.根据权利要求1所述的液晶显示模组放电电路，其特征在于，

所述TFT阵列的各列TFT的数据线交替连接至所述第一测试信号输入端和所述第二测试信号输入端。

4.根据权利要求1或3所述的液晶显示模组放电电路，其特征在于，

所述至少一条电荷释放路径包括第一电荷释放路径和第二电荷释放路径，所述第一电荷释放路径和所述第二电荷释放路径分别串联在所述第一测试信号输入端和所述第二测试信号输入端与地之间。

5.根据权利要求1所述的液晶显示模组放电电路，其特征在于，

每一个所述至少一条电荷释放路径均还包括放电电阻，所述放电电阻串联在所述放电通路晶体管与地之间。

6.根据权利要求1所述的液晶显示模组放电电路，其特征在于，所述液晶显示模组包括阵列基板和电路板，所述TFT阵列设置在所述阵列基板上，所述第一控制电路和所述第二控制电路设置在所述电路板上，其中，

所述至少一条电荷释放路径设置在所述阵列基板上。

7.根据权利要求6所述的液晶显示模组放电电路，其特征在于，

所述放电通路晶体管为薄膜晶体管。

8.根据权利要求1所述的液晶显示模组放电电路，其特征在于，所述液晶显示模组包括阵列基板和电路板，所述TFT阵列设置在所述阵列基板上，所述第一控制电路和所述第二控制电路设置在所述电路板上，其中，

所述至少一条电荷释放路径设置在所述电路板上。

9.根据权利要求1所述的液晶显示模组放电电路，其特征在于，

所述至少一条电荷释放路径的数量所述至少两个测试信号输入端的测试信号输入端数量相等，且一一对应连接。

Images