CN213875919U - 一种半导体芯片测试座 - Google Patents

Abstract

本实用新型涉及一种半导体芯片测试座，包括底架，底架内具有容纳腔，且容纳腔内具有触口；测试座主体设于容纳腔内；芯片定位板设于测试座主体上方，芯片定位板上设有容纳槽；上盖将芯片定位板和测试座主体覆盖在底架上，且上盖上开有通孔；容纳槽位于通孔内，且容纳槽内设有芯片；测试座主体一端与芯片垂直接触，另一端垂直贯穿所述触口，本实用新型中的第一测试片和第二测试片的针尖和管脚分别与芯片的管脚以及触口垂直贯穿触，整体定位精准，并且芯片以及第一测试片和第二测试片的定位配合精准度高，提高了整个测试座的测试精准，结构简单，成本低，加工制造方便可缩短加工周期，后期客户使用中维护保养便捷，可节省维护时间提高生产效率。

Description

一种半导体芯片测试座

技术领域

本实用新型涉及一种电性能检测装置，尤其涉及一种半导体芯片用测试座。

背景技术

在半导体芯片大规模研发及生产过程中均需要各类性能检测，芯片测试座为测试中关键部件，测试座功能是将芯片定位后通过线路板之间电子信号电流传输从而达到测试效果，测试座的质量和匹配程度直接影响测试判断准确性。

目前常见的测试座产品定位为普通吸嘴自动校正对位定位及夹抓定位，但是在长时间的生产后发现：

1.这样的定位方式不精准，并且测试座金属部分使用广泛，加工复杂难度高，高成本。

2、测试座的测试寿命低，容易磨损，经常维护更换，成本提高降低产能.

3、结构复杂加工、维护繁琐，生产成本及后期维护成本较高。

实用新型内容

本实用新型目的是为了克服现有技术的不足而提供一种加工成本低，芯片的测试精准度高，且结构简单，后期维护方便的半导体芯片用测试座。

为达到上述目的，本实用新型采用的技术方案是：一种半导体芯片测试座，包括：

底架，所述底架内具有容纳腔，且，所述容纳腔内具有多个触口；

测试座主体，所述测试座主体设于所述容纳腔内；

芯片定位板，所述芯片定位板设于所述测试座主体上方，所述芯片定位板上设有限位芯片的容纳槽；

上盖，所述上盖将所述芯片定位板和测试座主体覆盖在底架上，且，所述上盖上开有通孔；

其中，所述容纳槽位于所述通孔内，且所述容纳槽内设有芯片；所述测试座主体一端与芯片垂直接触，另一端垂直贯穿所述触口。

进一步的，所述容纳腔呈十字状。

进一步的，所述测试座主体包括四个呈十字型设置的测试片组件；所述测试片组件包括测试片组以及用于放置测试片组的定位组件；

其中，所述测试片组包括第一测试片和第二测试片；所述第二测试片设于所述第一测试片形成的容纳腔内；所述第一测试片和第二测试片上均设有针腿和针尖，且所述第一测试片和所述第二测试片上的针腿和针尖之间左右设置；所述第一测试片和所述第二测试片上分别设有第一卡块和第二卡块；所述第一测试片和第二测试片的针腿贯穿所述触口。

进一步的，所述定位组件包括依次相连设置的第一定位块、第二定位块和第三定位块；所述第一定位块的一侧设有多个贯穿所述第一定位块的第一竖槽，多个所述第一竖槽的下部开有贯穿第一定位块的第一通孔，所述第一通孔与所述竖槽垂直设置；

所述第二定位块上设有呈台阶状的第二竖槽和第三竖槽，所述第三竖槽上设有与其垂直设置的第二通孔，所述第二通孔贯穿所述第二定位块；所述第二定位块上开有位于第三竖槽下方的第一开口；

所述第三定位块上设有上下对称设置的第四竖槽，且所述第四竖槽的一侧开有第二开口；

其中，所述第一测试片的中部设于所述第一竖槽内，第一卡块卡设在第一通孔内，且第一测试片的上半部分依次从第一竖槽、第二竖槽、第三定位块上端的第四定位槽穿出；所述第一测试片的下半部分依次从第一竖槽、第一开口、第三定位块下端的第四定位槽和第二开口穿出；

第二测试片的中部卡设在第三竖槽上，第二卡块卡设在第二通孔内，且所述第二测试片的上半部分依次从第三竖槽、第三定位块上端的第四定位槽穿出，第二测试片的下半部分依次从第一开口、第三定位块下端的第四定位槽和第二开口穿出。

进一步的，所述容纳槽内设有用于限位第一测试片和第二测试片上针尖的针尖限位槽。

进一步的，所述上盖和所述底架之间通过螺钉相连，且所述芯片定位板和所述测试座主体固定在所述上盖和底架的内部空间内。

由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：

本实用新型方案的半导体芯片测试座，第一测试片和第二测试片的针尖和管脚能够分别与芯片的管脚以及触口垂直贯穿触，整体定位精准，并且芯片以及第一测试片和第二测试片的相互定位配合精准度高，提高了整个测试座的测试精准，结构简单，成本低，加工制造方便可缩短加工周期，后期客户使用中维护保养便捷，可节省维护时间提高生产效率。

附图说明

下面结合附图对本实用新型技术方案作进一步说明：

附图1为本实用新型的立体结构示意图；

附图2为附图1的另一视角的结构示意图；

附图3为附图2中A部的放大图；

附图4为本实用新型的立体结构分解示意图；

附图5为附图4中B部的放大图；

附图6为附图4中C部的放大图；

附图7为芯片定位板的结构示意图；

附图8为第一测试片和第二测试片配合的结构示意图；

附图9为第一连接块、第二连接块和第一测试片、第二测试片配合的局部示意图；

附图10为附图9中的另一视角的结构示意图；

附图11为第一定位块的结构示意图；

附图12为第二定位块的结构示意图；

附图13为第三定位块的结构示意图；

其中：底架1、测试座主体2、芯片定位板3、上盖4、芯片5、容纳腔10、触口11、测试片组20、定位组件21、容纳槽30、通孔40、第一测试片201、第二测试片202、针腿203、针尖204、第一卡块205、第二卡块206、第一定位块211、第二定位块212、第三定位块213、第一竖槽214、第一通孔215、第二竖槽216、第三竖槽217、第二通孔218、第一开口219、第四竖槽220、第二开口221、针尖限位槽300。

具体实施方式

下面结合附图及具体实施例对本实用新型作进一步的详细说明。

请参阅附图1-13，本实用新型所述的一种半导体芯片测试座，包括底架1、测试座主体2、芯片定位板3和上盖4；所述底架1内具有呈十字型状的容纳腔10；在所述十字型容纳腔10的交汇处具有多个触口11，触口分为四组，每组有两行触口，每行触口包括八个触口11；所述测试座主体2设于所述容纳腔10内；所述芯片定位板3设于所述测试座主体2上方，所述芯片定位板3上设有用于限位芯片的容纳槽30，芯片定位板3采用进口特龙，通过精雕高精度雕刻，保证良好的定位效果及耐磨性；所述上盖4将所述芯片定位板3和测试座主体2覆盖在底架1上，且在所述上盖4上开有通孔40，用于将芯片定位板3上的容纳槽30显露出来，便于后续将芯片5放置在容纳槽30内，所述测试座主体2一端与芯片5相接触，另一端贯穿所述触口11后与PCB板（图中未示出）上的焊盘相连。

具体的，所述测试座主体2包括四个呈十字型设置的测试片组件，并且所述四个测试片组件正好对应设置在十字型状的容纳腔内；所述测试片组件包括测试片组以及用于放置测试片组的定位组件。

其中，所述测试片组件20包括第一测试片201和第二测试片202；所述第二测试片202设于所述第一测试片201自身形成的容纳腔内；所述第一测试片201和第二测试片202上均设有针腿203和针尖204，且所述第一测试片201和所述第二测试片202上的针腿和针尖之间均左右相对设置；所述第一测试片201和第二测试片202的针腿203垂直贯穿所述对应的触口11；所述第一测试片201和所述第二测试片202上分别设有第一卡块205和第二卡块206。

另外，所述定位组件21包括依次相连设置的第一定位块211、第二定位块212和第三定位块213；所述第一定位块211的一侧设有多个平行设置，且贯穿所述第一定位块211的第一竖槽214，多个所述第一竖槽214的下部开有贯穿第一定位块211的第一通孔215，第一通孔呈长条形，所述第一通孔与所述竖槽垂直设置，其中的第一通孔215用于容纳第一卡块205。

所述第二定位块212上设有呈台阶状的第二竖槽216和第三竖槽217，所述第三竖槽217上设有与其垂直设置的第二通孔218；所述第二通孔呈长条形，且所述第二通孔218贯穿所述第二定位块212，第二通孔218用于容纳第二卡块206；所述第二定位块212上开有位于第三竖槽217下方的第一开口219。

所述第三定位块213上设有上下对称设置的第四竖槽220，且所述第四竖槽220的一侧开有第二开口221。

安装时，所述第一测试片201的中部设于所述第一竖槽214内，第一卡块205卡设在第一通孔21内，且第一测试片的上半部分依次从第一竖槽214、第二竖槽216、第三定位块上端的第四定位槽220穿出；所述第一测试片201的下半部分依次从第一竖槽214、第一开口219、第三定位块下端的第四定位槽220和第二开口221穿出。

第二测试片的中部卡设在第三竖槽217上，第二卡块206卡设在第二通孔内，且所述第二测试片的上半部分依次从第三竖槽217、第三定位块上端的第四定位槽220穿出，第二测试片的下半部分依次从第一开口219、第三定位块下端的第四定位槽220和第二开口221穿出。

作为进一步的优选实施例，所述容纳槽30内设有用于限位第一测试片201和第二测试片202上针尖204的针尖限位槽300。

作为进一步的优选实施例，所述上盖1与所述底架4之间通过螺钉紧固连接，并将所述芯片定位板3和测试座主体2固定在上盖4和底架1的内部空间内，从而保证芯片5能够与第一测试片以及第二测试片定位精准，并通过触口与PCB板精准定位，确定了后续测试的精度和可靠性。

另外，本测试座整体均选用非金属工程塑料替代金属件，非金属加工难度低，使用方便，成本低；同时芯片的限位槽及芯片所接触面以及测试片所能接触位置全部以非金属包裹，尽量保证相关电性能测试时接近零干扰。

实际使用时，在底架还设有PCB板，PCB板上设有与触口对应的焊盘，工作中，将第一测试片和第二测试片安装固定在定位组件上，同时将芯片放置在限位槽内，通过限位槽的四向进行限位固定，并使得第一测试片和第二测试片的针尖贯穿触口后与所述焊盘垂直相连，第一测试片和第二测试片的针腿与芯片的管脚垂直接触，确定后期测试的精准度和可靠性。

本实用新型的半导体芯片测试座，第一测试片和第二测试片的针尖和管脚能够分别与芯片的管脚以及触口垂直贯穿触，整体定位精准，并且芯片以及第一测试片和第二测试片的相互定位配合精准度高，提高了整个测试座的测试精准，结构简单，成本低，加工制造方便可缩短加工周期，后期客户使用中维护保养便捷，可节省维护时间提高生产效率。

以上仅是本实用新型的具体应用范例，对本实用新型的保护范围不构成任何限制。凡采用等同变换或者等效替换而形成的技术方案，均落在本实用新型权利保护范围之内。

Claims (6)

1.一种半导体芯片测试座，其特征在于，包括：

底架，所述底架内具有容纳腔，且，所述容纳腔内具有多个触口；

测试座主体，所述测试座主体设于所述容纳腔内；

芯片定位板，所述芯片定位板设于所述测试座主体上方，所述芯片定位板上设有限位芯片的容纳槽；

上盖，所述上盖将所述芯片定位板和测试座主体覆盖在底架上，且，所述上盖上开有通孔；

其中，所述容纳槽位于所述通孔内，且所述容纳槽内设有芯片；所述测试座主体一端与芯片垂直接触，另一端垂直贯穿所述触口。

2.根据权利要求1所述的半导体芯片测试座，其特征在于：所述容纳腔呈十字状。

3.根据权利要求1所述的半导体芯片测试座，其特征在于：所述测试座主体包括四个呈十字型设置的测试片组件；所述测试片组件包括测试片组以及用于放置测试片组的定位组件；

其中，所述测试片组包括第一测试片和第二测试片；所述第二测试片设于所述第一测试片形成的容纳腔内；所述第一测试片和第二测试片上均设有针腿和针尖，且所述第一测试片和所述第二测试片上的针腿和针尖之间左右设置；所述第一测试片和所述第二测试片上分别设有第一卡块和第二卡块；所述第一测试片和第二测试片的针腿贯穿所述触口。

4.根据权利要求3所述的半导体芯片测试座,其特征在于：所述定位组件包括依次相连设置的第一定位块、第二定位块和第三定位块；所述第一定位块的一侧设有多个贯穿所述第一定位块的第一竖槽，多个所述第一竖槽的下部开有贯穿第一定位块的第一通孔，所述第一通孔与所述竖槽垂直设置；

所述第二定位块上设有呈台阶状的第二竖槽和第三竖槽，所述第三竖槽上设有与其垂直设置的第二通孔，所述第二通孔贯穿所述第二定位块；所述第二定位块上开有位于第三竖槽下方的第一开口；

所述第三定位块上设有上下对称设置的第四竖槽，且所述第四竖槽的一侧开有第二开口；

其中，所述第一测试片的中部设于所述第一竖槽内，第一卡块卡设在第一通孔内，且第一测试片的上半部分依次从第一竖槽、第二竖槽、第三定位块上端的第四定位槽穿出；所述第一测试片的下半部分依次从第一竖槽、第一开口、第三定位块下端的第四定位槽和第二开口穿出；

第二测试片的中部卡设在第三竖槽上，第二卡块卡设在第二通孔内，且所述第二测试片的上半部分依次从第三竖槽、第三定位块上端的第四定位槽穿出，第二测试片的下半部分依次从第一开口、第三定位块下端的第四定位槽和第二开口穿出。

5.根据权利要求4所述的半导体芯片测试座,其特征在于：所述容纳槽内设有用于限位第一测试片和第二测试片上针尖的针尖限位槽。

6.根据权利要求1所述的半导体芯片测试座,其特征在于：所述上盖和所述底架之间通过螺钉相连，且所述芯片定位板和所述测试座主体固定在所述上盖和底架的内部空间内。

Images