CN213814439U - 一种恒温基准电流源 - Google Patents
一种恒温基准电流源 Download PDFInfo
- Publication number
- CN213814439U CN213814439U CN202120094184.8U CN202120094184U CN213814439U CN 213814439 U CN213814439 U CN 213814439U CN 202120094184 U CN202120094184 U CN 202120094184U CN 213814439 U CN213814439 U CN 213814439U
- Authority
- CN
- China
- Prior art keywords
- comparator
- switch
- series
- resistor string
- temperature drift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本实用新型涉及一种恒温基准电流源,它包括偏置电压产生电路和零温漂系数电路;所述。所述偏置电压产生电路产生一个特定的电压输入到所述零温漂系数电路中,使得零温漂系数电路导通,进而产生一个零温漂系数的基准电流。本实用新型整体结构简单,不需要使用电阻等器件,可以避免由电阻的温度系数导致精度的下降,并降低了成本;可以通过控制Vse开关的闭合实现任意特定Vbias电压来使得零温漂系数电路导通,进而产生零温漂系数的基准电流;或者通过选择不同的mos管W/L比值实现各种电流的高精度恒温基准电流源。
Description
技术领域
本实用新型涉及基准电流源技术领域,尤其涉及一种恒温基准电流源。
背景技术
基准电流源是集成电路中非常重要的模块,其用来作为其他电路提供高精度、低温度系数的电流源,基准电流的精度和温度系数很大程度上决定了电路的性能。
为了实现高精度低温漂的基准电流源现有的方式主要有三种:一种是通过片外器件来实现,这种方式会增加***的成本,同时片外器件的离散性大;一种是通过片内集成基准电压与电阻的比值来实现,但是片内电阻一般具有温度系数,另外在超低功耗场景下电阻的面积也会很大;一种是通过二极管的特性产生一路正温度系数和一路负温度系数,再将这两路电流以一定的比例叠加从而产生一种低温漂的基准电流,如图1所示,即为通过负温度系数和正温度系数的电流以一定比例系数叠加产生低温漂系数的基准电流源,三极管(Q1)的正向电压随温度表现为负温度系数(V1),两个三极管(Q2,Q3)工作在不同电流密度下它们的基级发射级电压差表现为正温度系数(V2-V3);因此在运算放大器反馈的作用下流过R1的电流V1/R1为负温度系数电流,在运算放大器反馈的作用下流过R2的电流(V2-V3)/R2为正温度系数,通过一定比例K叠加可以产生低温漂系数的电流源如公式所示;但是由于失配、工艺漂移的原因为了产生地温度系数的基准电流,需要增加测试来调节电阻值和比例K;由于期间之间的失配和制造过程中参数的漂移,需要增加很多的测试成本来调节这个叠加的比例。
实用新型内容
本实用新型的目的在于克服现有技术的缺点,提供一种恒温基准电流源,解决了现有基准电流源存在的问题。
本实用新型的目的通过以下技术方案来实现:一种恒温基准电流源,它包括偏置电压产生电路和零温漂系数电路;所述偏置电压产生电路产生一个特定的电压输入到所述零温漂系数电路中,使得零温漂系数电路导通,进而产生一个零温漂系数的基准电流。
所述偏置电压产生电路包括一比较器,比较器的正向输入端连接基准电压源,比较器的输出端串联有R1n电阻串和R2n电阻串;所述R1n电阻串和R2n电阻串皆由n个电阻串联得到,且每个串联电阻的节点都并联有一个Vse开关来控制选通;所述比较器的负向输入端连接到R1n和R2n电阻串的串联端;每个Vse开关与所述零温漂系数电路的输入端连接。
所述零温漂系数电路包括多个并联的mos管,每个Vse开关与每个mos管的栅极连接,每个mos管的漏极均连接有一个SW开关,通过SW开关接入mos管漏极电流,每个mos管的源极接地。
所述偏置电压产生电路包括一比较器,比较器的正向输入端连接基准电压源,比较器的输出端连接mos管Mn的栅极,漏极连接VDD电压端,源极串联有R1n电阻串和R2n电阻串;所述R1n电阻串和R2n电阻串皆由n个电阻串联得到,且每个串联电阻的节点都并联有一个开关来控制选通;所述比较器的负向输入端连接到R1n和R2n电阻串的串联端;所述每个开关与所述零温漂系数电路的输入端连接。
所述偏置电压产生电路包括一比较器,比较器的正向输入端连接基准电压源,比较器的输出端连接mos管Mp的栅极,源极连接VDD电压端,漏极串联有R1n电阻串和R2n电阻串;所述R1n电阻串和R2n电阻串皆由n个电阻串联得到,且每个串联电阻的节点都并联有一个开关来控制选通;所述比较器的负向输入端连接到R1n和R2n电阻串的串联端;所述每个开关与所述零温漂系数电路的输入端连接。
所述零温漂系数电路只包括一mos管,每个Vse开关与该mos管的栅极连接,漏极接入mos管漏极电流,源极接地。
本实用新型具有以下优点:一种恒温基准电流源,整体结构简单,不需要使用电阻等器件,可以避免由电阻的温度系数导致精度的下降,并降低了成本;可以通过控制Vse开关的闭合实现任意特定Vbias电压来使得零温漂系数电路导通,进而产生零温漂系数的基准电流;或者通过选择不同的mos管W/L比值实现各种电流的高精度恒温基准电流源。
附图说明
图1为现有基准电流源的电路示意图;
图2为本实用新型的电路图示意图;
图3为本实用新型实施例一的电路图;
图4为本实用新型实施例二的电路图;
图5为本实用新型实施例三的电路图;
图6为本实用新型实施例四的电路图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,以下结合附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的保护范围,而是仅仅表示本申请的选定实施例。基于本申请的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。下面结合附图对本发明做进一步的描述。
如图2所示,本实用新型涉及一种恒温基准电流源,它包括偏置电压产生电路和零温漂系数电路;所述。所述偏置电压产生电路产生一个特定的电压输入到所述零温漂系数电路中,使得零温漂系数电路导通,进而产生一个零温漂系数的基准电流。零温漂系数电路只包括一mos管,每个Vse开关与该mos管的栅极连接,漏极接入mos管漏极电流,源极接地。
其中,具体的公式推导为:VT(T)=VT(T0)+avt(T-T0),进而得到Iref是MOS管漏级电流;un是MOS管的迁移率;Cox是MOS管的栅氧层电容;W是MOS管的长度;L是MOS管的沟道宽度;Vref是MOS管的栅级电压;VT是MOS管的阈值电压;Iref(T)是带温度表达方式的MOS管漏极电流;avt是阈值电压的温度系数;au是迁移率的温度系数。
进一步地,mos管的阈值电压(VT)呈现负温度特性(avt为负数),mos管的迁移率为正温度特性(au为正数),当Vbias的电压满足Vbias=VT(T0)-avtT0的情况下,Iref(T)的温度特性取决于大量的器件特性研究表明现代工艺迁移率的温度特性au为-2;因此mos管工作在特定的偏置电压Vbias下会存在一个零温漂系数的导通特性,利用mos管的这个特性可以用来产生一个零温漂系数的基准电流。
实施例1
如图3所示,其中,偏置电压产生电路包括一比较器,比较器的正向输入端连接基准电压源,比较器的输出端串联有R1n电阻串和R2n电阻串;所述R1n电阻串和R2n电阻串皆由n个电阻串联得到,且每个串联电阻的节点都并联有一个Vse开关来控制选通;所述比较器的负向输入端连接到R1n和R2n电阻串的串联端;每个Vse开关与所述零温漂系数电路的输入端连接。
零温漂系数电路只包括一mos管,每个Vse开关与该mos管的栅极连接,漏极接入mos管漏极电流Iref,源极接地。
R1n是一组由n个电阻串联实现的电阻串,串联电阻的节点都引出由一个开关控制选通;R2m是一组由m个电阻串联实现的电阻串,串联电阻的节点都引出由一个开关控制选通;最后通过闭合某个Vsel开关可以实现任意输出的Vbias,使得Vbias=VT(T0)-avtT0。
实施例2
如图4所示,偏置电压产生电路包括一比较器,比较器的正向输入端连接基准电压源,比较器的输出端连接mos管Mn的栅极,漏极连接VDD电压端,源极串联有R1n电阻串和R2n电阻串;所述R1n电阻串和R2n电阻串皆由n个电阻串联得到,且每个串联电阻的节点都并联有一个开关来控制选通;所述比较器的负向输入端连接到R1n和R2n电阻串的串联端;所述每个开关与所述零温漂系数电路的输入端连接。
零温漂系数电路只包括一mos管,每个Vse开关与该mos管的栅极连接,漏极接入mos管漏极电流Iref,源极接地。
R1n是一组由n个电阻串联实现的电阻串,串联电阻的节点都引出由一个开关控制选通;R2m是一组由m个电阻串联实现的电阻串,串联电阻的节点都引出由一个开关控制选通;该实施例的实现方式通过负反馈中加入一个mos管Mn来提供更大的驱动能力,以及提高PSRR(电源抑制比);最后通过闭合某个Vsel开关可以实现任意输出的Vbias,使得Vbias=VT(T0)-avtT0。
实施例3
如图5所示,偏置电压产生电路包括一比较器,比较器的正向输入端连接基准电压源,比较器的输出端连接mos管Mp的栅极,源极连接VDD电压端,漏极串联有R1n电阻串和R2n电阻串;所述R1n电阻串和R2n电阻串皆由n个电阻串联得到,且每个串联电阻的节点都并联有一个开关来控制选通;所述比较器的负向输入端连接到R1n和R2n电阻串的串联端;所述每个开关与所述零温漂系数电路的输入端连接。
零温漂系数电路只包括一mos管,每个Vse开关与该mos管的栅极连接,漏极接入mos管漏极电流Iref,源极接地。
R1n是一组由n个电阻串联实现的电阻串,串联电阻的节点都引出由一个开关控制选通;R2m是一组由m个电阻串联实现的电阻串,串联电阻的节点都引出由一个开关控制选通;该实施例的实现方式通过负反馈中加入一个mos管Mp来提供更大的驱动能力,以及提高PSRR(电源抑制比);本实施例的电路结构与实施例3的区别在于可以工作在更低的电源电压下;最后通过闭合某个Vsel开关可以实现任意输出的Vbias,使得Vbias=VT(T0)-avtT0。
实施例4
如图6所示,偏置电压产生电路包括一比较器,比较器的正向输入端连接基准电压源,比较器的输出端连接mos管Mn的栅极,漏极连接VDD电压端,源极串联有R1n电阻串和R2n电阻串;所述R1n电阻串和R2n电阻串皆由n个电阻串联得到,且每个串联电阻的节点都并联有一个开关来控制选通;所述比较器的负向输入端连接到R1n和R2n电阻串的串联端;所述每个开关与所述零温漂系数电路的输入端连接。
零温漂系数电路包括多个并联的mos管,每个Vse开关与每个mos管的栅极连接,每个mos管的漏极均连接有一个SW开关,通过SW开关接入mos管漏极电流,每个mos管的源极接地。
R1n是一组由n个电阻串联实现的电阻串,串联电阻的节点都引出由一个开关控制选通;R2m是一组由m个电阻串联实现的电阻串,串联电阻的节点都引出由一个开关控制选通;通过闭合某个Vsel开关可以实现任意输出的Vbias,使得Vbias=VT(T0)-avtT0;通过开关(SW1,SW2,…,SWn)选择不同的W/L就可以实现各种输出电流的高精度的恒温基准电流源。
以上所述仅是本发明的优选实施方式,应当理解本发明并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文所述构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围,则都应在本发明所附权利要求的保护范围内。
Claims (6)
1.一种恒温基准电流源,其特征在于:它包括偏置电压产生电路和零温漂系数电路:所述偏置电压产生电路产生一个电压输入到所述零温漂系数电路中,使得零温漂系数电路导通,进而产生一个零温漂系数的基准电流。
2.根据权利要求1所述的一种恒温基准电流源,其特征在于:所述偏置电压产生电路包括一比较器,比较器的正向输入端连接基准电压源,比较器的输出端串联有R1n电阻串和R2n电阻串;所述R1n电阻串和R2n电阻串皆由n个电阻串联得到,且每个串联电阻的节点都并联有一个Vse开关来控制选通;所述比较器的负向输入端连接到R1n和R2n电阻串的串联端;每个Vse开关与所述零温漂系数电路的输入端连接。
3.根据权利要求2所述的一种恒温基准电流源,其特征在于:所述零温漂系数电路包括多个并联的mos管,每个Vse开关与每个mos管的栅极连接,每个mos管的漏极均连接有一个SW开关,通过SW开关接入mos管漏极电流,每个mos管的源极接地。
4.根据权利要求1所述的一种恒温基准电流源,其特征在于:所述偏置电压产生电路包括一比较器,比较器的正向输入端连接基准电压源,比较器的输出端连接mos管Mn的栅极,漏极连接VDD电压端,源极串联有R1n电阻串和R2n电阻串;所述R1n电阻串和R2n电阻串皆由n个电阻串联得到,且每个串联电阻的节点都并联有一个开关来控制选通;所述比较器的负向输入端连接到R1n和R2n电阻串的串联端;所述每个开关与所述零温漂系数电路的输入端连接。
5.根据权利要求1所述的一种恒温基准电流源,其特征在于:所述偏置电压产生电路包括一比较器,比较器的正向输入端连接基准电压源,比较器的输出端连接mos管Mp的栅极,源极连接VDD电压端,漏极串联有R1n电阻串和R2n电阻串;所述R1n电阻串和R2n电阻串皆由n个电阻串联得到,且每个串联电阻的节点都并联有一个开关来控制选通;所述比较器的负向输入端连接到R1n和R2n电阻串的串联端;所述每个开关与所述零温漂系数电路的输入端连接。
6.根据权利要求2或4或5所述的一种恒温基准电流源,其特征在于:所述零温漂系数电路只包括一mos管,每个Vse开关与该mos管的栅极连接,漏极接入mos管漏极电流,源极接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120094184.8U CN213814439U (zh) | 2021-01-14 | 2021-01-14 | 一种恒温基准电流源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120094184.8U CN213814439U (zh) | 2021-01-14 | 2021-01-14 | 一种恒温基准电流源 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213814439U true CN213814439U (zh) | 2021-07-27 |
Family
ID=76949704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120094184.8U Active CN213814439U (zh) | 2021-01-14 | 2021-01-14 | 一种恒温基准电流源 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213814439U (zh) |
-
2021
- 2021-01-14 CN CN202120094184.8U patent/CN213814439U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6815941B2 (en) | Bandgap reference circuit | |
CN108646846B (zh) | 一种零温漂电流偏置电路 | |
CN112987836B (zh) | 一种高性能的带隙基准电路 | |
KR20100080958A (ko) | 기준 바이어스 발생 회로 | |
US11086348B2 (en) | Bandgap reference circuit | |
JP2008108009A (ja) | 基準電圧発生回路 | |
CN105824348B (zh) | 一种基准电压的电路 | |
CN113110678B (zh) | 基于低电源电压bandgap高可靠的启动电路及控制方法 | |
CN105892548A (zh) | 一种具有温度补偿功能的基准电压产生电路 | |
KR20190049551A (ko) | 밴드갭 레퍼런스 회로 | |
CN213814439U (zh) | 一种恒温基准电流源 | |
CN115357088B (zh) | 一种具有简易结构的低温度系数供电电路 | |
CN113434005B (zh) | 一种可控电阻电路 | |
CN115903987A (zh) | 一种新型Zener基准电路 | |
KR100307835B1 (ko) | 정전압회로 | |
CN114764261A (zh) | 一种零温度漂移系数的恒温基准电流源 | |
TWI564692B (zh) | 能隙參考電路 | |
CN108279729A (zh) | 用于带隙基准电路的启动电路 | |
KR20120116708A (ko) | 기준전류 발생기 | |
JP2825396B2 (ja) | 電流源回路 | |
CN108646843A (zh) | 带隙电路及电子设备 | |
JPH03139873A (ja) | 温度検出回路 | |
CN116338297B (zh) | 一种可减小芯片版图面积的高精度检流电路 | |
CN114761903B (zh) | 基准电压产生电路 | |
CN113364436B (zh) | 一种电压比较电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |