CN213457804U - 一种三阶双极性电平的驱动电路 - Google Patents

Abstract

本实用新型公开了一种三阶双极性电平的驱动电路。该电路包括分压电阻R₁，分压电阻R₄，开关模块1，开关模块2和变压器T₁；开关模块1输入端与FPGA的P信号输出端连接，输出端分别与分压电阻R₁的一端和变压器T₁的低压侧高电极连接，分压电阻R₁另一端与电源连接；开关模块2输入端与FPGA的N信号输出端连接，输出端分别与分压电阻R₄的一端和变压器T₁的低压侧低电极连接，分压电阻R₄另一端与电源连接变压器；T₁高压侧为电路输出端。本实用新型为了解决E1专用芯片逐渐停产的问题，针对FPGA设计了E1接口驱动电路，用以替代专用的驱动芯片，同时还具有提高三阶双极性信号驱动能力，成本低，器件选型灵活的优点。

Description

一种三阶双极性电平的驱动电路

技术领域

本实用新型涉及一种驱动电路，尤其涉及一种三阶双极性电平的驱动电路。

背景技术

E1广泛应用在传统的通信设备及通信网络中，但由于市场的局限和以太网的发展，其应用场所已经越来越少，导致了E1专用芯片逐渐停产。在E1电路的设计上，可以采用FPGA来替代专用芯片实现成帧和解帧。FPGA按照HDB3 编码要求进行数据编码，输出P,N两路逻辑电平，但这个信号电平不能直接耦合成E1标准要求的三阶双极性信号，需要增加外部驱动芯片。目前市面上大多数的通用驱动芯片，其驱动电流不能满足要求。

发明内容

针对现有技术中的上述不足，本实用新型提供了一种三阶双极性电平的驱动电路。

为了达到上述实用新型目的，本实用新型采用的技术方案为：

一种三阶双极性电平的驱动电路，包括分压电阻R₁，分压电阻R₄，开关模块1，开关模块2和变压器T₁；开关模块1输入端与FPGA的P信号输出端，输出端分别与分压电阻R₁的一端和变压器T₁的低压侧高电极连接，分压电阻 R₁另一端与电源连接；开关模块2输入端与FPGA的N信号输出端，输出端分别与分压电阻R₄的一端和变压器T₁的低压侧低电极连接，分压电阻R₄另一端与电源连接；变压器T₁高压侧为电路输出端。

本实用新型具有以下有益效果：通过FPGA输出的P,N信号控制电源开断，耦合到变压器形成三阶双极性信号。电源串联电阻，使电压可调可控，更好满足E1标准要求。该电路可以完全取代驱动芯片，并且提高了三阶双极性信号驱动能力，成本低，器件选型灵活，

优选地，开关模块1包括电阻R₂和R₃，N沟道MOS管Q₁；电阻R₂一端为开关模块1的输入端，另一端分别与N沟道MOS管Q₁的栅极和电阻R₃的一端连接，电阻R₃另一端和N沟道MOS管Q₁的源极接地，N沟道MOS管Q₁的漏极为开关模块1的输出端。

优选地，开关模块2包括电阻R₅和R₆，N沟道MOS管Q₂；电阻R₅一端为开关模块2的输入端，另一端分别与N沟道MOS管Q₂的栅极和电阻R₆的一端连接，电阻R₆另一端和N沟道MOS管Q₂的源极接地，N沟道MOS管Q₂的漏极为开关模块2的输出端。

上述优选方案具有以下有益效果：通过控制MOS管的开断，可以实现信号的驱动，当高电平输入时，电阻R₂、R₃、R₄和R₅起限流作用，减小MOS管栅极充电的峰值电流，保护MOS管可靠性使用。当Q₁，Q₂关断时，MOS管的栅极结电容通过R₃和R₄形成回路，快速释放电荷，从而达到快速关断MOS的作用。此电路可减小开关损耗，提高开关效率，并且电路简单稳定。

优选地，变压器T₁匝数比为1:2，低压侧阻抗R_p为18.75欧姆，低压侧电压U_p为1.185V。

该优选方案具有以下有益效果：保证三阶双极性电平要求，确保电路输出符合ITU-T-G.703标准。

附图说明

图1是本实用新型一种三阶双极性电平的驱动电路的电路原理示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。

请参照图1，本实用新型提供了一种三阶双极性电平的驱动电路，包括分压电阻R₁，分压电阻R₄，开关模块1，开关模块2和变压器T₁；开关模块1输入端与FPGA的P信号输出端连接，输出端分别与分压电阻R₁的一端和变压器 T₁的低压侧高电极连接，分压电阻R₁另一端与电源连接；开关模块2输入端与FPGA的N信号输出端连接，输出端分别与分压电阻R₄的一端和变压器T₁的低压侧低电极连接，分压电阻R₄另一端与电源连接；变压器T₁高压侧为电路输出端。

本实用新型实施例中，开关模块1包括电阻R₂和R₃，N沟道MOS管Q₁；电阻R₂一端为开关模块1的输入端，另一端分别与N沟道MOS管Q₁的栅极和电阻R₃的一端连接，电阻R₃另一端分别与接地端和N沟道MOS管Q₁的源极连接，N沟道MOS管Q₁的漏极为开关模块1的输出端。

本实用新型实施例中，开关模块2包括电阻R₅和R₆，N沟道MOS管Q₂；电阻R₅一端为开关模块2的输入端，另一端分别与N沟道MOS管Q₂的栅极和电阻R₆的一端连接，电阻R₆另一端分别与接地端和N沟道MOS管Q₂的源极连接，N沟道MOS管Q₂的漏极为开关模块2的输出端。

分压电阻R₁和R₄可以控制a点和b点的电压，当Q₁导通，Q₂断开时。a 点的电压为0V，令b点电压为U_b。此时在变压器上压降即a点、b点之间的压降为U_b。根据以下公式可通过调节R₄来调节变压器低压侧电压：

U_b＝VCC1*R_p/(R_p+R₄)

其中VCC1为电源电压，R_p为变压器低压侧阻抗。

同理，当Q₂导通，Q₁断开时。b点的电压为0V，令a点电压为U_a。此时在变压器上压降即a点、b点之间的压降为U_a。根据以下公式可通过调节R₁来调节变压器低压侧电压：

U_a＝VCC1*R_p/(R_p+R₁)

本设计采用两个N沟道的MOS管，通过FPGA输出的P,N信号控制电源开断，耦合到变压器形成三阶双极性信号。电源串联电阻，使电压可调可控，更好满足E1标准要求。该电路可以完全取代驱动芯片。

本实用新型实施例中，变压器T₁匝数比为1:2，低压侧阻抗R_p为18.75欧姆，低压侧电压U_p为1.185V。

根据ITU-T-G.703标准，采用同轴线缆传送信号时，此时负载阻抗为75欧姆，标称峰值电压应达到2.37V。即此时T₁变压器高压侧电压U_L为2.37V，阻抗R_L为75欧姆，满足三阶双极性信号要求。存在公式：

n＝U_L/U_p

和公式：

n²＝R_L/R_p

其中n为变压器两端匝数比，U_L为T₁变压器高压侧电压2.37V，U_p为T₁变压器低压侧电压，R_L为T₁变压器高压侧阻抗75欧姆，R_p为T₁变压器低压侧阻抗。

本实施例中n＝2，U_p＝1.185V，R_p＝18.75欧姆，经计算符合上述公式要求，即符合ITU-T-G.703标准。

综上所述，本实用新型提供了一种三阶双极性电平的驱动电路，该电路为针对FPGA设计的E1接口驱动电路，用以替代专用的驱动芯片。通过这个设计可以提高三阶双极性信号驱动能力。与驱动芯片相比，其具有成本较低的优势，且实现上器件选型更加灵活，不会受到驱动芯片停产的影响，具有实用性。

本领域的普通技术人员将会意识到，这里所描述的实施例是为了帮助读者理解本实用新型的原理，应被理解为本实用新型的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本实用新型公开的这些技术启示做出各种不脱离本实用新型实质的其它各种具体变形和组合，这些变形和组合仍然在本实用新型的保护范围内。

Claims (4)

1.一种三阶双极性电平的驱动电路，其特征在于：包括分压电阻R₁，分压电阻R₄，开关模块1，开关模块2和变压器T₁；所述开关模块1输入端与FPGA的P信号输出端连接，输出端分别与所述分压电阻R₁的一端和所述变压器T₁的低压侧高电极连接，所述分压电阻R₁另一端与电源连接；所述开关模块2输入端与FPGA的N信号输出端连接，输出端分别与所述分压电阻R₄的一端和所述变压器T₁的低压侧低电极连接，所述分压电阻R₄另一端与电源连接；所述变压器T₁高压侧为电路输出端。

2.如权利要求1所述的一种三阶双极性电平的驱动电路，其特征在于：所述开关模块1包括电阻R₂和R₃，N沟道MOS管Q₁；所述电阻R₂一端为所述开关模块1的输入端，另一端分别与所述N沟道MOS管Q₁的栅极和所述电阻R₃的一端连接，所述电阻R₃另一端和所述N沟道MOS管Q₁的源极接地，所述N沟道MOS管Q₁的漏极为所述开关模块1的输出端。

3.如权利要求2所述的一种三阶双极性电平的驱动电路，其特征在于：所述开关模块2包括电阻R₅和R₆，N沟道MOS管Q₂；所述电阻R₅一端为所述开关模块2的输入端，另一端分别与所述N沟道MOS管Q₂的栅极和所述电阻R₆的一端连接，所述电阻R₆另一端和所述N沟道MOS管Q₂的源极接地，所述N沟道MOS管Q₂的漏极为所述开关模块2的输出端。

4.如权利要求3所述的一种三阶双极性电平的驱动电路，其特征在于：所述变压器T₁匝数比为1:2，低压侧阻抗R_p为18.75欧姆，低压侧电压U_p为1.185V。

Images