CN212411151U - 芯片的上电复位保护电路、控制装置及家用电器 - Google Patents

Abstract

本实用新型提供一种芯片的上电复位保护电路、控制装置及家用电器，该上电复位保护电路包括：包括：稳压电路和复位缓冲电路；稳压电路与电源连接；复位缓冲电路分别与稳压电路和芯片的复位电路输入端连接；复位缓冲电路用于在稳压电路的输出电压达到预设值时，将稳压电路的输出信号输入至芯片的复位电路，该上电复位保护电路提高了芯片上电复位的可靠性。

Description

芯片的上电复位保护电路、控制装置及家用电器

技术领域

本实用新型涉及电路技术，尤其涉及一种芯片的上电复位保护电路、控制装置及家用电器。

背景技术

为了保证电控***的稳定可靠工作，目前，很多电控***的控制芯片采用内置的微分型复位电路进行上电复位。

电控***若瞬间有大电流消耗时，需要在电源两端并联一个大电容来进行缓冲，增加电源电压的稳定性。若电控***的控制芯片采用微分型复位电路且电源带大电容，在***上电时，由于大电容的充电缓冲，导致控制芯片的电源电压缓慢上升。然而控制芯片上电后，内置的复位电路需要立即执行复位，在复位完成后时钟信号稳定，开始运行程序。若控制芯片的电源电压缓慢上升，则会导致内置的复位电路无法正常执行复位，寄存器不能复位，且会导致在时钟信号不稳定时控制芯片开始运行程序，使***进入死锁状态。

因此，如何在满足***稳定性的基础上保证上电复位的可靠性是亟待解决的问题。

实用新型内容

本实用新型提供一种芯片的上电复位保护电路、控制装置及家用电器，提高了上电复位的可靠性。

第一方面，本实用新型提供一种芯片的上电复位保护电路，包括：稳压电路和复位缓冲电路；

所述稳压电路与电源连接；

所述复位缓冲电路分别与所述稳压电路和所述芯片的复位电路输入端连接；

所述复位缓冲电路用于在所述稳压电路的输出电压达到预设值时，将所述稳压电路的输出信号输入至所述芯片的复位电路。

上述上电复位保护电路，通过在稳压电路和芯片之间增加复位缓冲电路，在上电阶段，当由于稳压电路的存在使得电压缓慢上升时，复位缓冲电路不导通，避免缓慢上升的电压输入至芯片的复位电路，避免了芯片复位信号异常，直至稳压电路的输出电压达到预设值时，复位缓冲电路导通，将稳压电路的输出电压输入至芯片的复位电路，使得芯片正常复位，在通过稳压电路提高电源稳定性的基础上，保证了芯片能够正常上电复位，提高了可靠性。

在一种可行的实现方式中，所述稳压电路包括第一电容；

所述第一电容分别与电源和所述复位缓冲电路连接。

上述上电复位保护电路中，稳压电路包括第一电容，通过第一电容对***电压进行稳定，提高了电源电压的稳定性。

在一种可行的实现方式中，所述复位缓冲电路包括低通缓冲电路和开关管；

所述低通缓冲电路与所述第一电容并联；

所述开关管与所述低通缓冲电路和所述芯片的复位电路输入端分别连接。

上述上电复位保护电路中，复位缓冲电路包括低通缓冲电路和开关管，在上电阶段，当由于稳压电路中的大电容的存在使得电压缓慢上升时，低通缓冲电路的电压缓慢上升，开关管不导通，避免缓慢上升的电压输入至芯片的复位电路，避免了芯片复位信号异常。直至稳压电路的输出电压达到预设值时，低通缓冲电路的电压上升使得开关管导通，将稳压电路的输出电压输入至芯片的复位电路，使得芯片正常复位，在通过稳压电路提高电源稳定性的基础上，保证了芯片能够正常上电复位，提高了可靠性。

在一种可行的实现方式中，所述低通缓冲电路为RC电路。

在一种可行的实现方式中，所述RC电路包括电阻和第二电容；

所述电阻的第一端与所述第一电容的第一端连接；所述电阻的第二端与所述第二电容的第一端连接；所述第二电容的第二端与所述第一电容的第二端连接，且所述第二电容的第二端接地；

所述开关管的第一端与所述电阻的第二端和所述第二电容的第一端连接；所述开关管的第二端与所述芯片的复位电路输入端连接；所述开关管的第三端与所述电阻的第一端连接。

上述上电复位保护电路中，复位缓冲电路包括RC电路和开关管。在上电阶段，当由于稳压电路中的大电容的存在使得电压缓慢上升时，RC电路的电压缓慢上升，开关管不导通，避免缓慢上升的电压输入至芯片的复位电路，避免了芯片复位信号异常。直至稳压电路的输出电压达到预设值时，RC电路的电压上升使得开关管导通，将稳压电路的输出电压输入至芯片的复位电路，使得芯片正常复位，在通过稳压电路提高电源稳定性的基础上，保证了芯片能够正常上电复位，提高了可靠性。

在一种可行的实现方式中，所述开关管为NMOS晶体管。

在一种可行的实现方式中，所述NMOS晶体管的栅极与所述电阻的第二端和所述第二电容的第一端连接；所述NMOS晶体管的源极与所述芯片的复位电路输入端连接；所述NMOS晶体管的漏极与所述电阻的第一端连接。

在一种可行的实现方式中，所述开关管的导通电压小于所述芯片的最低工作电压。

第二方面，本实用新型提供一种控制装置，包括芯片和上电复位保护电路；所述上电复位保护电路和所述芯片的复位电路输入端连接；所述上电复位保护电路为第一方面中任一项所述的上电复位保护电路。

第三方面，本实用新型提供一种家用电器，包括如第二方面所述的控制装置。

本实用新型提供一种芯片的上电复位保护电路、控制装置及家用电器，该上电复位保护电路包括稳压电路和复位缓冲电路，通过在稳压电路和芯片的复位电路输入端之间增加复位缓冲电路，在上电阶段，当由于稳压电路的存在使得电压缓慢上升时，复位缓冲电路不导通，避免缓慢上升的电压输入至芯片的复位电路，避免了芯片复位信号异常。直至稳压电路的输出电压达到预设值时，复位缓冲电路导通，将稳压电路的输出电压输入至芯片的复位电路，保证复位电路的复位信号正常，从而在通过稳压电路提高电源稳定性的基础上，保证了芯片能够正常上电复位，提高了可靠性。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的芯片稳压示意图；

图2为本申请提供的一种芯片的上电复位保护电路一；

图3为本申请提供的一种芯片的上电复位保护电路二；

图4为本申请提供的一种芯片的上电复位保护电路三；

图5为本申请提供的一种芯片的上电复位保护电路四；

图6为本申请提供的一种控制装置的结构示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

如图1所示，以电控***的控制芯片为微控制单元(Microcontroller Unit，MCU)为例进行说明，在MCU的电源B1两端并联一个电容C0，以保证MCU的电压输入端VDD端电压稳定。电控***的控制芯片采用微分型复位电路进行上电复位，如图1中所示的MCU，在其内部VDD端连接一微分型复位电路(图中未示意)，该复位电路在MCU上电时输出复位信号进行上电复位。

在MCU上电时，由于大电容C0的充电缓冲，导致MCU的VDD端电压缓慢上升。然而MCU上电后，内置的复位电路需要立即执行复位，在复位完成后时钟信号稳定，开始运行程序。若MCU的VDD端电压缓慢上升，则会导致内置的复位电路无法正常输出复位信号，寄存器不能复位，且会导致在时钟信号不稳定时MCU开始运行程序，使***进入死锁状态。

为了解决上述问题，本申请提出在芯片的复位电路之前增加复位缓冲电路，在上电阶段，当由于稳压电路的存在使得电压缓慢上升时，复位缓冲电路不导通，避免缓慢上升的电压输入至芯片的复位电路，避免了芯片复位信号异常，直至稳压电路的输出电压达到预设值时，复位缓冲电路导通，将稳压电路的输出电压输入至芯片的复位电路，使得芯片正常复位，在通过稳压电路提高电源稳定性的基础上，保证了芯片能够正常上电复位，提高了可靠性。

以下结合具体实施例对本申请提供的上电复位保护电路进行详细说明。可以理解的是，下面这几个具体实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。

图2为本申请提供的一种芯片的上电复位保护电路一。如图2所示，该上电复位保护电路，包括：稳压电路20和复位缓冲电路30。

稳压电路20与电源40连接；复位缓冲电路30分别与稳压电路20和芯片10的复位电路输入端连接。

复位缓冲电路30用于在稳压电路20的输出电压达到预设值时，将稳压电路20的输出信号输入至芯片10的复位电路。

本实施例中的稳压电路20与电源40连接，用于保证电源40输入至芯片的电压的稳定性。同时，由于稳压电路20的存在，在上电阶段，稳压电路20的输出电压缓慢上升，此时，为了避免稳压电路20输出的缓慢上升的电压输入至芯片10的复位电路使得复位信号异常，由复位缓冲电路30对稳压电路20的输出信号进行缓冲，在稳压电路20输出电压缓慢上升阶段，复位缓冲电路30不导通，从而稳压电路20的输出信号将不会输入至芯片10的复位电路。直至稳压电路20的输出电压达到预设值时，复位缓冲电路30导通，将稳压电路20的输出信号输入至芯片10的复位电路，此时，稳压电路20的输出的电压能够保证芯片10的复位电路产生正常的复位信号，对芯片10进行上电复位，保证芯片10正常上电成功。

本实施例提供的芯片的上电复位保护电路，通过在稳压电路和芯片之间增加复位缓冲电路，在上电阶段，当由于稳压电路的存在使得电压缓慢上升时，复位缓冲电路不导通，避免缓慢上升的电压输入至芯片的复位电路，避免了芯片复位信号异常，直至稳压电路的输出电压达到预设值时，复位缓冲电路导通，将稳压电路的输出电压输入至芯片的复位电路，使得芯片正常复位，在通过稳压电路提高电源稳定性的基础上，保证了芯片能够正常上电复位，提高了可靠性。

在上述实施例的基础上，结合具体示例做进一步说明。

图3为本申请提供的一种芯片的上电复位保护电路二。如图3所示，稳压电路20包括第一电容C1；第一电容C1分别与电源B1和复位缓冲电路30连接。

本实施例中，以电源40为图中所示的电源B1为例，第一电容C1并联在电源B1两端，用于保证电源B1输出至芯片10的电压的稳定性，例如在芯片10瞬间有大电流消耗时，第一电容C1能够起到缓冲的作用，增加***稳定性。

由于第一电容C1的存在，在上电阶段，第一电容C1输出至复位缓冲电路30的电压缓慢上升，此时，为了避免缓慢上升的电压输入至芯片10的复位电路使得芯片复位信号异常，复位缓冲电路30对第一电容C1的输出信号进行缓冲，即复位缓冲电路30在第一电容C1的电压缓慢上升阶段不导通，从而在第一电容C1输出电压缓慢上升阶段，第一电容C1的输出信号将不会输出至芯片10的复位电路。直至第一电容C1的输出电压达到预设值，例如当第一电容C1充满时，复位缓冲电路30导通，将第一电容C1的输出信号输入至芯片10的复位电路，此时，第一电容C1的输出电压能够保证芯片10的复位电路产生正常的复位信号，对芯片10进行上电复位，保证芯片10正常上电成功。

本实施例提供的芯片的上电复位保护电路，稳压电路包括一个大电容，通过该大电容对***电压进行稳定，此外，在在稳压电路和芯片之间增加复位缓冲电路，在上电阶段，当由于稳压电路中的大电容的存在使得电压缓慢上升时，复位缓冲电路不导通，避免缓慢上升的电压输入至芯片的复位电路，避免了芯片复位信号异常，直至稳压电路的输出电压达到预设值时，复位缓冲电路导通，将稳压电路的输出电压输入至芯片的复位电路，使得芯片正常复位，在通过稳压电路提高电源稳定性的基础上，保证了芯片能够正常上电复位，提高了可靠性。

在上述实施例的基础上，对复位缓冲电路40做进一步说明。图4为本申请提供的一种芯片的上电复位保护电路三。如图4所示，复位缓冲电路30包括低通缓冲电路301和开关管Q1。

低通缓冲电路301与第一电容C1并联；开关管Q1与低通缓冲电路301和芯片10的复位电路输入端分别连接。

本实施例中，以电源40为图中所示的电源B1为例，第一电容C1并联在电源B1两端，用于保证电源B1输出至芯片10的电压的稳定性，例如在芯片10瞬间有大电流消耗时，第一电容C1能够起到缓冲的作用，增加***稳定性。

由于第一电容C1的存在，在上电阶段，第一电容C1输出至低通缓冲电路301的电压缓慢上升，低通缓冲电路301的电压不足以使得开关管Q1导通，从而在第一电容C1输出电压缓慢上升阶段，第一电容C1的输出信号将不会输出至芯片10的复位电路。直至第一电容C1的输出电压达到预设值，例如当第一电容C1充满时，低通缓冲电路301的电压升高使得开关管Q1导通，将第一电容C1的输出信号输入至芯片10的复位电路，此时，第一电容C1的输出电压能够保证芯片10的复位电路产生正常的复位信号，对芯片10进行上电复位，保证芯片10正常上电成功。

本实施例提供的芯片的上电复位保护电路，稳压电路包括一个大电容，通过该大电容对***电压进行稳定，此外，在在稳压电路和芯片之间增加复位缓冲电路，复位缓冲电路包括低通缓冲电路和开关管。在上电阶段，当由于稳压电路中的大电容的存在使得电压缓慢上升时，低通缓冲电路的电压缓慢上升，开关管不导通，避免缓慢上升的电压输入至芯片的复位电路，避免了芯片复位信号异常。直至稳压电路的输出电压达到预设值时，低通缓冲电路的电压上升使得开关管导通，将稳压电路的输出电压输入至芯片的复位电路，使得芯片正常复位，在通过稳压电路提高电源稳定性的基础上，保证了芯片能够正常上电复位，提高了可靠性。

在上述实施例的基础上，进一步对复位缓冲电路进行说明。图5为本申请提供的一种芯片的上电复位保护电路四。如图5所示，低通缓冲电路301为RC电路。

可选的，RC电路包括电阻R1和第二电容C2。

其中，电阻R1的第一端与第一电容C1的第一端连接；电阻R1的第二端与第二电容C2的第一端连接；第二电容C2的第二端与第一电容C1的第二端连接，且第二电容C2的第二端接地。

开关管Q1的第一端与电阻R1的第二端和第二电容C2的第一端连接；开关管Q1的第二端与芯片10的复位电路输入端连接；开关管Q1的第三端与电阻R1的第一端连接。

本实施例中芯片以MCU为例，MCU的VDD端即复位电路输入端，电阻R1和第二电容C2组成RC低通缓冲电路301。上电后，电源B1对第一电容C1充电，同时通过电阻R1对第二电容C2进行充电，第一电容C1和第二电容C2的电压均缓慢上升，并且，由于电阻R1的存在，第二电容C2的电压上升比第一电容C1的电压上升慢。当第一电容C1的电压缓慢上述的阶段，第二电容C2的电压不足以使得开关管Q1导通，此时，第一电容C1的输出信号将不会输出至芯片10的复位电路。

当第一电容C1的电压达到预设值，例如第一电容C1电压充满后，第二电容C2上的电压才上升到能够使得开关管Q1导通。开关管Q1导通后，第一电容C1上的电压会有所下降，但仍然高于第二电容C2上的电压，因此第二电容C2上的电压会继续上升，开关管Q1保持导通。由于第一电容C1的电压达到预设值后，开关管Q1才导通，从而向芯片10的复位电路输入电压，因此复位电路能够正常输出复位信号，芯片10能够正常上电成功。

本实施例提供的芯片的上电复位保护电路，稳压电路包括一个大电容，通过该大电容对***电压进行稳定，此外，在在稳压电路和芯片之间增加复位缓冲电路，复位缓冲电路包括RC电路和开关管。在上电阶段，当由于稳压电路中的大电容的存在使得电压缓慢上升时，RC电路的电压缓慢上升，开关管不导通，避免缓慢上升的电压输入至芯片的复位电路，避免了芯片复位信号异常。直至稳压电路的输出电压达到预设值时，RC电路的电压上升使得开关管导通，将稳压电路的输出电压输入至芯片的复位电路，使得芯片正常复位，在通过稳压电路提高电源稳定性的基础上，保证了芯片能够正常上电复位，提高了可靠性。

仍然以图5为例，开关管Q1为NMOS晶体管。从而相应的，NMOS晶体管的栅极与电阻R1的第二端和第二电容C2的第一端连接；NMOS晶体管的源极与芯片10的复位电路输入端连接；NMOS晶体管的漏极与电阻R1的第一端连接。

电阻R1和第二电容C2组成RC低通缓冲电路301。上电后，电源B1对第一电容C1充电，同时通过电阻R1对第二电容C2进行充电，第一电容C1和第二电容C2的电压均缓慢上升，并且，由于电阻R1的存在，第二电容C2的电压上升比第一电容C1的电压上升慢。当第一电容C1的电压缓慢上述的阶段，第二电容C2的电压不足以使得NMOS晶体管Q1导通，此时，第一电容C1的输出信号将不会输出至芯片10的复位电路。

当第一电容C1的电压达到预设值，例如第一电容C1电压充满后，第二电容C2上的电压才上升到能够使得NMOS晶体管Q1导通。NMOS晶体管Q1导通后，第一电容C1上的电压会有所下降，但仍然高于第二电容C2上的电压，因此第二电容C2上的电压会继续上升，NMOS晶体管Q1保持导通。由于第一电容C1的电压达到预设值后，NMOS晶体管Q1才导通，从而向芯片10的复位电路输入电压，因此复位电路能够正常输出复位信号，芯片10能够正常上电成功。

在上述实施例中，为了保证复位缓冲电路30能够正常导通使得芯片10正常上电，开关管Q1的导通电压小于芯片10的最低工作电压。从而，在电源输出电压为芯片10的最低工作电压时，开关管Q1能够正常导通，将电压信号传输至芯片10。

图6为本申请提供的一种控制装置的结构示意图。如图6所示，该控制装置60包括芯片601和上电复位保护电路602；上电复位保护电路602和芯片601的复位电路输入端连接；上电复位保护电路602为上述任一实施例中任一项的上电复位保护电路。

本实施例中的控制装置中，上电复位保护电路用于保证芯片上电复位的可靠性，其实现原理和技术效果与上述实施例中类似，此处不再赘述。

本实用新型还提供一种家用电器，该家用电器包括上述实施例中的控制装置。该控制装置中的芯片在上电复位保护电路的作用下上电复位的可靠性较高，其实现原理和技术效果与上述实施例中类似，此处不再赘述。

显然，本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

在本申请中，术语“包括”及其变形可以指非限制性的包括；术语“或”及其变形可以指“和/或”。本本申请中术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。本申请中，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

Claims (10)

1.一种芯片的上电复位保护电路，其特征在于，包括：稳压电路和复位缓冲电路；

所述稳压电路与电源连接；

所述复位缓冲电路分别与所述稳压电路和所述芯片的复位电路输入端连接；

所述复位缓冲电路用于在所述稳压电路的输出电压达到预设值时，将所述稳压电路的输出信号输入至所述芯片的复位电路。

2.根据权利要求1所述的上电复位保护电路，其特征在于，所述稳压电路包括第一电容；

所述第一电容分别与电源和所述复位缓冲电路连接。

3.根据权利要求2所述的上电复位保护电路，其特征在于，所述复位缓冲电路包括低通缓冲电路和开关管；

所述低通缓冲电路与所述第一电容并联；

所述开关管与所述低通缓冲电路和所述芯片的复位电路输入端分别连接。

4.根据权利要求3所述的上电复位保护电路，其特征在于，所述低通缓冲电路为RC电路。

5.根据权利要求4所述的上电复位保护电路，其特征在于，所述RC电路包括电阻和第二电容；

所述电阻的第一端与所述第一电容的第一端连接；所述电阻的第二端与所述第二电容的第一端连接；所述第二电容的第二端与所述第一电容的第二端连接，且所述第二电容的第二端接地；

所述开关管的第一端与所述电阻的第二端和所述第二电容的第一端连接；所述开关管的第二端与所述芯片的复位电路输入端连接；所述开关管的第三端与所述电阻的第一端连接。

6.根据权利要求5所述的上电复位保护电路，其特征在于，所述开关管为NMOS晶体管。

7.根据权利要求6所述的上电复位保护电路，其特征在于，所述NMOS晶体管的栅极与所述电阻的第二端和所述第二电容的第一端连接；所述NMOS晶体管的源极与所述芯片的复位电路输入端连接；所述NMOS晶体管的漏极与所述电阻的第一端连接。

8.根据权利要求3-7中任一项所述的上电复位保护电路，其特征在于，所述开关管的导通电压小于所述芯片的最低工作电压。

9.一种控制装置，其特征在于，包括芯片和上电复位保护电路；所述上电复位保护电路和所述芯片的复位电路输入端连接；所述上电复位保护电路为权利要求1-8中任一项所述的上电复位保护电路。

10.一种家用电器，其特征在于，包括如权利要求9所述的控制装置。

Images