CN212344141U - 一种pcb板、芯片模组及电子设备 - Google Patents
一种pcb板、芯片模组及电子设备 Download PDFInfo
- Publication number
- CN212344141U CN212344141U CN202020592942.4U CN202020592942U CN212344141U CN 212344141 U CN212344141 U CN 212344141U CN 202020592942 U CN202020592942 U CN 202020592942U CN 212344141 U CN212344141 U CN 212344141U
- Authority
- CN
- China
- Prior art keywords
- pcb
- chip
- bonding pads
- laminate
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本实用新型公开了一种PCB板、芯片模组及电子设备,用以减小高密度引脚芯片的PCB板的平面面积。该高密度引脚芯片的PCB板包括:PCB基板,所述PCB基板上设置有依次排列的第一焊盘,所述PCB基板上的多个第一焊盘围绕形成芯片容纳框;PCB层板,设置在所述PCB基板上的所述芯片容纳框的外框边沿,所述PCB层板上设置有依次排列的第二焊盘;其中,所述第二焊盘和所述第一焊盘分处于两个不同的平面,在所述PCB基板上排列的第一焊盘与对应的所述PCB层板上排列的第二焊盘间的行距小于预设距离。
Description
技术领域
本实用新型涉及电子技术领域,尤其涉及一种PCB板、芯片模组及电子设备。
背景技术
随着移动设备的变换和日益更新,用户对移动设备越来越高的需求,移动设备里的芯片,集成越来越高,因此,芯片的引脚会越来越多,相对应的芯片引脚越多,PCB(Printed circuit boards,印制电路板)上的焊盘也越多,PCB 的横向纵向XY尺寸也会越大即整个芯片模组所占用的平面面积也将增大。因此占用更多的电子设备的空间。随着电子设备的发展,模组在手机端将以越来越小的小型化发展,手机给予模组的占用空间会越来越小,与模组本身的面积增大成反向趋势。
实用新型内容
本实用新型实施例提供一种PCB板、芯片模组及电子设备,用以减小高密度引脚芯片的PCB板的平面面积。
第一方面,本实用新型提供了一种高密度引脚芯片的PCB板,包括:
PCB基板,所述PCB基板上设置有依次排列的第一焊盘,所述PCB基板上的多个第一焊盘围绕形成芯片容纳框;
PCB层板,设置在所述PCB基板上的所述芯片容纳框的外框边沿,所述 PCB层板上设置有依次排列的第二焊盘;
其中,所述第二焊盘和所述第一焊盘分处于两个不同的平面,在所述PCB 基板上排列的第一焊盘与对应的所述PCB层板上排列的第二焊盘间的行距小于预设距离。
可选的,所述PCB基板上的第一焊盘与所述PCB层板上的第二焊盘的数量总和大于待连接芯片的引脚数量。
可选的,所述PCB基板为PCB硬板或PCB软硬结合板。
可选的,所述PCB层板为PCB硬板或PCB软板。
可选的,所述芯片容纳框与待连接芯片的形状匹配。
可选的,所述PCB层板与所述PCB基板间采用胶水粘贴在一起。
第二方面,本实用新型提供了一种芯片模组,包括前述第一方面所述的 PCB板和目标芯片,所述目标芯片放置于所述芯片容纳框内,所述目标芯片的相邻的两个引脚分别与所在边对应的所述PCB基板上的第一焊盘和所述PCB 层板上的第二焊盘交错相连。
可选的,所述目标芯片为光学芯片。
可选的,所述目标芯片的引脚与对应焊盘间采用金线连接。
第三方面,本实用新型提供了一种电子设备,包括前述第二方面所述的芯片模组。
本实用新型实施例中的上述一个或多个技术方案,至少具有如下一种或多种技术效果:
本实用新型实施例提供一种高密度引脚芯片的PCB板,包括:PCB基板, PCB基板上设置有依次排列的第一焊盘,PCB基板上的多个第一焊盘围绕形成芯片容纳框。PCB层板,设置在PCB基板上的芯片容纳框的外框边沿,PCB 层板上设置有依次排列的第二焊盘,其中,第二焊盘和第一焊盘分处于两个不同的平面,在PCB基板上排列的第一焊盘与对应的PCB层板上排列的第二焊盘间的行距小于预设距离。本实用新型中的PCB板针对集成高的多引脚的芯片,采用PCB分层设计方式,使所有焊盘不在同一个PCB水平面上,从而减少了PCB长宽边的尺寸,减少同一水平面的焊盘的密集程度,减少焊盘交集,并且增加PCB上更多空间用于其他布局。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例中现有的高密度引脚芯片的PCB结构示意图;
图2为本申请实施例中现有的高密度引脚芯片的引脚与PCB板上焊盘连接的示意图;
图3为本申请实施例提供的PCB板结构示意图;
图4为本申请实施例中高密度引脚芯片的引脚与PCB板上焊盘连接的示意图。
具体实施方式
在本申请实施例提供的技术方案中,通过提供一种PCB板、芯片模组及电子设备,用以减小高密度引脚芯片的PCB板的平面面积。该PCB板包括: PCB基板,所述PCB基板上设置有依次排列的第一焊盘,所述PCB基板上的多个第一焊盘围绕形成芯片容纳框;PCB层板,设置在所述PCB基板上的所述芯片容纳框的外框边沿,所述PCB层板上设置有依次排列的第二焊盘;其中,所述第二焊盘和所述第一焊盘分处于两个不同的平面,在所述PCB基板上排列的第一焊盘与对应的所述PCB层板上排列的第二焊盘间的行距小于预设距离。
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细说明,应当理解本实用新型实施例以及实施例中的具体特征是对本实用新型技术方案的详细的说明,而不是对本实用新型技术方案的限定,在不冲突的情况下,本实用新型实施例以及实施例中的技术特征可以相互组合。
实施例
具体的,随着电子设备的变换和日益更新,电子设备中的芯片集成的功能越来越多,比如:用户对手机摄像头越来越高的需求,光学类芯片集成越来越高,越来越清晰,像素点更加密集,因此,光学芯片的引脚会越来越多,目前光学芯片通的芯片引脚越多,PCB上的焊盘越多,PCB的横向纵向XY尺寸也会越大即整个模组面积也将增大。这样会占用更多的手机空间。而随着手机全面屏、曲面屏的发展,模组在手机端将以越来越小的小型化发展,手机给予芯片模组的占用空间会越来越小,与芯片模组本身的面积增大成反向趋势。
请参考图1和图2,图1为现有的针对高密度引脚芯片设计的PCB板,PCB 为一个整体的平面,芯片贴附于PCB上,用连接线绑定的方式将芯片的引脚与PCB的焊盘连接。图2是芯片的引脚与PCB上的焊盘连接的局部示意图。由图可见,PCB焊盘全部集中在同一PCB面上,由于PCB上的焊盘自身大小设置限定,焊盘与焊盘之间存在一定的间距,并且,连接线有角度限制,即:连接线与对应的芯片边之间的角度需要大于30度,以及走线存在一定的走线规则。按照目前这种设计方式,芯片引脚越多,PCB上的焊盘就会设置得越多,线路的连接越来越困难,存在走线密集,走线困难,或者无法走线等情况,当芯片引脚密集程度需要在PCB上芯片对应的边处设置超过两排的焊盘情况的时候,PCB上放置一排焊盘将不够,需要采用两排或者多排焊盘的方式错开放置,而在PCB上设置多排焊盘,焊盘和走线更是密集,相邻的两排焊盘间需要保持足够大的间距,用于布局焊盘的走线。PCB焊盘越是增多,走线越是需要更多的空间设计,PCB面积将增到更大。
所以,基于上述提及的问题,本实用新型第一实施例提供一种PCB板如图3和图4所示。本实施例中的PCB板主要针对高密度引脚芯片,PCB板采用分层的设计,该PCB板包括:PCB基板10,PCB基板10上设置有依次排列的第一焊盘11,PCB基板10上的多个第一焊盘围绕形成芯片容纳框。还包括PCB层板20,设置在PCB基板10上的芯片容纳框的外框边沿,PCB层板上20设置有依次排列的第二焊盘12。其中,第二焊盘12和第一焊盘11分处于两个不同的平面,在PCB基板10上排列的第一焊盘11与对应的PCB层板20上排列的第二焊盘12间的行距小于预设距离。
具体的,在本实施例中,PCB基板10为一个平面,高密度引脚芯片可贴附于PCB基板10上,并且,在PCB基板10上,沿芯片一周可设置一排第一焊盘11,这样,PCB基板10上的第一焊盘11就可以形成芯片容纳框。该芯片容纳框与待连接芯片的形状匹配。假设待连接芯片为矩形的芯片,该芯片容纳框与该芯片大小匹配,形状也设置为矩形。
PCB基板上还设置有PCB层板20,PCB层板20为另一个平面,PCB层板20上表面设有依次排列的第二焊盘12,其中PCB层板20需要掏空避开芯片和PCB基板10的第一焊盘这些区域。PCB层板20沿芯片容纳框的外边沿设置。
具体的,PCB层板20可设置为与芯片容纳框形状对应的形状。举例来说,待连接的芯片为一矩形芯片,PCB基板10上设置的第一焊盘形成与该矩形芯片对应的矩形框,而PCB层板20设置为矩形框的结构,该PCB层板20上沿其长和宽的方向设置一排第二焊盘。
当然,PCB层板20还可以设置为多个子板的结构,举例来说,待连接的芯片为一矩形芯片,PCB基板10上设置的第一焊盘形成与该矩形芯片对应的矩形框,而PCB层板20设置为4排PCB子板结构,分别设置在矩形框对应边的外沿,4排PCB子板结构围成矩形,每个PCB子板结构可设置一排第二焊盘。在具体实施过程中,如果待连接芯片的长度方向上的引脚较多,宽度方向上的引脚适中,则可在长度边对应的位置处设置一排PCB子板,宽度方向无需设置,这样,长度方向包括2排焊盘,分处于PCB基板和PCB层板,宽度方向仅包含PCB基板上设置的1排焊盘,所以,PCB层板20仅包括2个PCB 子板。在具体实施过程中,PCB子板的数目可根据实际的芯片引脚数目以及芯片的大小进行设置,在此,本实施例不做限制。
进一步,在本实施例中,由于采用分层的PCB板设计,焊盘可分处两个平面,PCB基板所在的平面和PCB层板所在的平面。PCB基板上的第一焊盘与PCB层板上的第二焊盘的数量总和大于待连接芯片的引脚数量,PCB基板中在芯片对应的边上可仅设置一排焊盘,第一焊盘与第二焊盘分处于两个不同的平面,无需考虑第二焊盘走线的空间,所以,在PCB基板10的第一焊盘11 对应的一排焊盘外边沿可紧密设置一排第二焊盘,两排焊盘间的间距可以设置得足够小,小于预设距离,比如:5毫米、10毫米等。相较于在同一PCB板上设置并排的两排焊盘的情况,由于需要预留足够的布线空间,需要两排焊盘间的间距大于50毫米,所以,本实施例中的分层PCB板可以使两排焊盘在垂直方向上错开,进而缩小间距,有效节省PCB的平面面积,实现模组小型化。
以待连接芯片为光学芯片为例,芯片的长款边上均设置了两排焊盘,第一排焊盘设置在PCB基板上,第二排焊盘设置在PCB层板上,这样,在光学芯片连接焊盘时,相邻的两个引脚通过连接线分别与第一排焊盘和第二排焊盘分别连接,连接方式可以采用COB(Chip-on-Board),也称为芯片直接贴装技术,是指将裸芯片直接粘贴在印刷电路板上,然后进行引线键合,再用有机胶将芯片和引线包封保护的工艺。采用COB技术,将芯片直接绑定在PCB板上,消除了对引线键合连接的要求,增加了输入/输出(I/O)的连接密度,产品性能更加可靠和稳定。并且,消除了芯片与应用电路板之间的链接管脚,提高了产品的集成度。COB技术是直接在PCB板上进行绑定封装,免除了芯片需要植球、焊接等加工过程的成本,有效降低了嵌入式产品的成本。
进一步,连接线可以采用金线,具体的,一部分光学芯片的引脚用金线绑定到PCB基板10上,一部分光学芯片的引脚用金线绑定到PCB层板20上,因为基板和层板两个PCB不在一个水平面上,高度有所不同,在原有金线绑定规则,不改变金线绑定方式基础上,实现不同高度的金线绑定,错开PCB 焊盘的设计方式,将PCB基板层不够绑定的光学芯片引脚绑定到PCB层板的焊盘上,分层设计的PCB不需要把所有焊盘都集中的同一平面上,使焊盘设计不用很密集,给予走线更多空间,减少PCB基板10的设计面积,使得整个板材缩小,模组缩小。
进一步,在本实施例中,PCB基板10为PCB硬板或PCB软硬结合板。 PCB层板20为PCB硬板或PCB软板。在具体实施过程中,PCB基板10和 PCB层板20具体采用的材料结构可根据实际需要进行设定,在此,本实施例不做限制。进一步,PCB基板10和PCB层板20的厚度可根据实际场景进行设置,在此,本实施例不做限制。
进一步,在本实施例中,PCB层板20与PCB基板10间采用胶水粘贴在一起。也可以采用一体成型的方式形成分层结构的PCB板,在此,本实施例不做限制。
本实施例中的PCB板仅以两层结构进行详细举例说明,在具体实施过程中,PCB板可设置为3层、4层等结构,在采用3层结构时,在第二层PCB 层板的焊盘外边沿设置第三层PCB层板,第三层PCB层板的焊盘与第二层PCB 层板上焊盘的间距也小于预设距离,以此类推,在此,本实施例不做限制。
本实施例中的PCB板针对集成高的多引脚的芯片,与PCB上的连接时, PCB焊盘多,板子大的缺陷,采用一种PCB优化方式,采用PCB分层设计方式,使所有焊盘不在同一个PCB水平面上,错开焊盘的同一水平面设计的密集程度,减少焊盘交集、增加更多空间用于布局其它器件。从而减少了PCB 长宽边的尺寸。
基于与前述实施例中同样的构思,本实用新型第二实施例还提供了一种芯片模组,包括前述第一实施例中所述的PCB板和目标芯片,所述目标芯片放置于所述芯片容纳框内,所述目标芯片的相邻的两个引脚中一个引脚与所在边对应的所述PCB基板上的第一焊盘相连,另一个引脚与所在边对应的所述PCB 层板上的第二焊盘相连。
进一步,所述目标芯片为光学芯片。
进一步,所述目标芯片的引脚与对应焊盘间采用金线连接。
本实施例中的目标芯片与PCB板组成芯片模组的具体细节已在前述第一实施例中详细阐述,在此,本实施例不做赘述。
基于与前述实施例中同样的构思,本实用新型第三实施例还提供了一种电子设备,包括前述第二实施例中所述的芯片模组。
具体的,在本实施例中,电子设备可以是手机、平板电脑、电脑等智能终端设备,还可以是其他电子设备,在此,本实施例不做限制。该电子设备中包括高密度引脚芯片的芯片模组,芯片模组中的PCB板已在前述第一实施例中进行详细阐述,在此,本实施例不做赘述。
尽管已描述了本实用新型的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。
显然,本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样,倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内,则本实用新型也意图包含这些改动和变型在内。
Claims (10)
1.一种高密度引脚芯片的PCB板,其特征在于,包括:
PCB基板,所述PCB基板上设置有依次排列的第一焊盘,所述PCB基板上的多个第一焊盘围绕形成芯片容纳框;
PCB层板,设置在所述PCB基板上的所述芯片容纳框的外框边沿,所述PCB层板上设置有依次排列的第二焊盘;
其中,所述第二焊盘和所述第一焊盘分处于两个不同的平面,在所述PCB基板上排列的第一焊盘与对应的所述PCB层板上排列的第二焊盘间的行距小于预设距离。
2.如权利要求1所述的PCB板,其特征在于,所述PCB基板上的第一焊盘与所述PCB层板上的第二焊盘的数量总和大于待连接芯片的引脚数量。
3.如权利要求1所述的PCB板,其特征在于,所述PCB基板为PCB硬板或PCB软硬结合板。
4.如权利要求1所述的PCB板,其特征在于,所述PCB层板为PCB硬板或PCB软板。
5.如权利要求1所述的PCB板,其特征在于,所述芯片容纳框与待连接芯片的形状匹配。
6.如权利要求1所述的PCB板,其特征在于,所述PCB层板与所述PCB基板间采用胶水粘贴在一起。
7.一种芯片模组,其特征在于,包括如权利要求1-6中任一权利要求所述的PCB板和目标芯片,所述目标芯片放置于所述芯片容纳框内,所述目标芯片的相邻的两个引脚中一个引脚与所在边对应的所述PCB基板上的第一焊盘相连,另一个引脚与所在边对应的所述PCB层板上的第二焊盘相连。
8.如权利要求7所述的芯片模组,其特征在于,所述目标芯片为光学芯片。
9.如权利要求7所述的芯片模组,其特征在于,所述目标芯片的引脚与对应焊盘间采用金线连接。
10.一种电子设备,其特征在于,包括如权利要求7-9中任一权利要求所述的芯片模组。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020592942.4U CN212344141U (zh) | 2020-04-20 | 2020-04-20 | 一种pcb板、芯片模组及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020592942.4U CN212344141U (zh) | 2020-04-20 | 2020-04-20 | 一种pcb板、芯片模组及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212344141U true CN212344141U (zh) | 2021-01-12 |
Family
ID=74073677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020592942.4U Active CN212344141U (zh) | 2020-04-20 | 2020-04-20 | 一种pcb板、芯片模组及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212344141U (zh) |
-
2020
- 2020-04-20 CN CN202020592942.4U patent/CN212344141U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210098280A1 (en) | Process for Making a Semiconductor System | |
KR101075360B1 (ko) | 집적 회로 스택 쌓기 집적 회로 패키지 및 그 제조 방법 | |
CN103370785B (zh) | 具有中心触点的增强堆叠微电子组件 | |
CN112599510A (zh) | 微型发光二极管显示矩阵模块 | |
KR101665556B1 (ko) | 멀티 피치 볼 랜드를 갖는 반도체 패키지 | |
US20080185597A1 (en) | Light-emitting module | |
CN100524738C (zh) | 多芯片堆叠式封装结构 | |
US20210104594A1 (en) | Display panel, preparation method thereof and display device | |
KR100852176B1 (ko) | 인쇄회로보드 및 이를 갖는 반도체 모듈 | |
US20020074652A1 (en) | Method, apparatus and system for multiple chip assemblies | |
US7126829B1 (en) | Adapter board for stacking Ball-Grid-Array (BGA) chips | |
CN1327519C (zh) | 器件封装件和印刷电路板及电子装置 | |
CN112954888B (zh) | 一种覆晶薄膜、覆晶薄膜组及显示装置 | |
KR20200095841A (ko) | 적층 칩 구조를 가지는 반도체 패키지 | |
CN212344141U (zh) | 一种pcb板、芯片模组及电子设备 | |
KR102671078B1 (ko) | 팬 아웃 서브 패키지를 포함한 스택 패키지 | |
US20110169173A1 (en) | Wiring substrate for a semiconductor chip and semiconducotor package having the wiring substrate | |
KR102571267B1 (ko) | 부분 중첩 반도체 다이 스택 패키지 | |
CN101572260A (zh) | 多芯片堆迭封装体 | |
JP3507300B2 (ja) | Icパッケージ、プリント基板、icパッケージが実装されたプリント基板 | |
KR20020007576A (ko) | 칩 온 보드 타입의 메모리 카드 | |
KR100505672B1 (ko) | 대칭적인 레이아웃 구조를 갖는 연배열 인쇄 회로 기판 | |
US20070114578A1 (en) | Layout structure of ball grid array | |
KR100658362B1 (ko) | 연성회로기판 | |
KR100570580B1 (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: No.3, Taihong Road, Kunshan high tech Industrial Development Zone, Suzhou, Jiangsu Province, 215300 Patentee after: Kunshan Qiuti Microelectronics Technology Co.,Ltd. Address before: No.3, Taihong Road, Kunshan high tech Industrial Development Zone, Suzhou, Jiangsu Province, 215300 Patentee before: KUNSHAN Q TECHNOLOGY Co.,Ltd. |
|
CP01 | Change in the name or title of a patent holder |