CN211741499U - 射频测试和校准装置 - Google Patents

Abstract

本实用新型适用于电路板测试技术领域，提供了一种射频测试和校准装置，该射频测试和校准装置包括第一测试点，与所述射频链路的第一端连接；第二测试点，与所述射频链路的第二端连接，且与所述第一测试点相间隔；以及至少一个接地焊盘；该射频测试和校准装置允许通过第一测试点和第二测试点分别对射频链路的不同端进行测试和/或校准，并且，在完成测试后通过将第一测试点和第二测试点短接即可使得射频链路形成通路以正常工作，无需使用连接座，节省物料成本，操作可以更简便。

Description

射频测试和校准装置

技术领域

本实用新型涉及电路板测试技术领域，特别涉及一种射频测试和校准装置。

背景技术

在电路板研发和生产过程中，对板上的射频链路进行射频测试和校准是不可或缺的关键步骤。做射频测试/校准时，业界通常的做法是在电路板上添加额外的连接器，通过将连接器的信号引脚焊接到射频链路的测试/校准点，再将连接器与射频测试/校准仪器通过电缆连接后实现射频测试/校准；如果想切换测试/校准点，需要将连接器的信号引脚断开，重新焊接到新的测试/校准点上；测试校准完成后，将电缆从连接器上取下，两个测试点即可短接，电路便可正常工作。这种方法会引入额外的物料成本，增加了产品的剖面高度，且切换测试/校准点时需要重新焊接连接器，研发调测和工厂生产的操作比较繁琐，还容易因为焊接不当损坏产品。

实用新型内容

本实用新型实施例的目的在于提供一种射频测试和校准装置，旨在解决现有的射频链路测试时需要使用连接器所造成的操作繁琐以及容易损坏产品的技术问题。

本实用新型实施例是这样实现的，一种射频测试和校准装置，形成于具有射频链路的电路板上，所述射频测试和校准装置包括：

第一测试点，与所述射频链路的第一端连接；

第二测试点，与所述射频链路的第二端连接，且与所述第一测试点相间隔；以及

至少一个接地焊盘。

在一个实施例中，所述射频测试和校准装置还包括连接在所述第一测试点和所述第二测试点之间的零欧姆连接结构。

在一个实施例中，所述零欧姆连接结构包括零欧姆贴片电阻。

在一个实施例中，所述射频测试和校准装置还包括多个连接走线，所述连接走线分别连接在所述第一测试点与所述射频链路的第一端之间，以及所述第二测试点与所述射频链路的第二端之间。

在一个实施例中，所述连接走线的特性阻抗为50欧姆或75欧姆；所述连接走线包括至少一条微带线。

在一个实施例中，所述连接走线包括多条依次串接的微带线，其中至少一个所述微带线的边缘延伸形成至少一个开路支节。

在一个实施例中，所述电路板为多层电路板，所述第一测试点、第二测试点及所述接地焊盘均形成于所述多层电路板的表层铜层上，所述射频测试和校准装置还包括形成于所述多层电路板的其他铜层上的接地部。

在一个实施例中，所述多层电路板为四层以上电路板，所述多层电路板的表层铜层上对应所述第一测试点和所述第二测试点的周围均形成禁铺区域，所述多层电路板的中间铜层上的接地部对应所述第一测试点和所述第二测试点的周围设有开窗区域，所述多层电路板的底层铜层上的所述接地部覆盖于所述禁铺区域；或者

所述多层电路板为双层电路板，所述双层电路板的表层铜层上对应所述第一测试点和所述第二测试点的周围均形成禁铺区域，所述双层电路板的底层铜层上的所述接地部覆盖于所述禁铺区域。

在一个实施例中，所述接地焊盘的数量为多个，且多个所述接地焊盘分布在所述第一端至所述第二端连线方向的两侧，且，至少一个所述接地焊盘靠近所述第一端设置，至少另一个所述接地焊盘靠近所述第二端设置。

在一个实施例中，所述射频链路包括硬件电路和天线，所述硬件电路包括射频接收机和/或射频发射机，所述第一端位于所述硬件电路上，所述第二端位于所述天线上；或者，

所述射频链路包括硬件电路，所述第一端和第二端均位于所述硬件电路上。

本实用新型实施例提供的射频测试和校准装置的有益效果在于：

该射频测试和校准装置形成于具有射频链路的电路板上，其包括第一测试点、第二测试点和至少一个接地焊盘，第一测试点与射频链路的第一端连接，第二测试点与射频链路的第二端连接且与第一测试点相间隔，该射频测试和校准装置允许通过第一测试点和第二测试点分别对射频链路的不同端进行测试和/或校准，并且，在完成测试后通过将第一测试点和第二测试点短接即可使得射频链路形成通路以正常工作，无需使用连接座，节省物料成本，操作可以更简便。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型一个实施例提供的射频测试和校准装置的平面结构示意图；

图2是图1所示的射频测试和校准装置的立体分解示意图；

图3是图1所示的射频测试和校准装置的电连接关系示意图；

图4是图1所示的射频测试和校准装置的第一种工作状态示意图，其第一测试端与同轴线连接；

图5是图1所示的射频测试和校准装置的第二种工作状态示意图，其第二测试端与同轴线连接；

图6是图1所示的射频测试和校准装置的第三种工作状态示意图，其第一测试点和第二测试点连接；

图7是图1所示的射频测试和校准装置的第四种工作状态示意图，其第一测试点与探针夹具压接；

图8是对应图1的透视图；

图9是本实用新型另一实施例提供的射频测试和校准装置的平面结构示意图；

图10是本实用新型实施例提供的射频测试和校准方法的步骤示意图。

图中标记的含义为：

100-射频测试和校准装置，200-电路板，201-铜层，2010-禁铺区域，2011-开窗区域，2013-包地，202-介质层；

1-第一测试点；2-第二测试点；3-接地焊盘；

4-连接走线，41第一微带线，42第二微带线，420开路支节，43第三微带线；

5-零欧姆连接结构；61-第一端，62-第二端；7、7’-测试设备；8-同轴线，81-内导体，82-外导体；91-测试探针，92-接地探针。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。

需说明的是，当部件被称为“固定于”或“设置于”另一个部件，它可以直接或者间接在该另一个部件上。当一个部件被称为是“连接于”另一个部件，它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利的限制。术语“第一”、“第二”仅用于便于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上，除非另有明确具体的限定。

为了说明本实用新型所述的技术方案，以下结合具体附图及实施例进行详细说明。

请参阅图1至图3，本实用新型实施例首先提供一种射频测试和校准装置100，其形成于电路板200上，且该电路板200上同时还形成有射频链路(未图示)。具体地，该射频测试和校准装置100包括第一测试点1、第二测试点2，以及至少一个接地焊盘3。其中，第一测试点1与射频链路的第一端61连接，第二测试点2与射频链路的第二端62连接，第一测试点1与第二测试点2相间隔设置，各接地焊盘3与第一测试点1、第二测试点2均间隔设置。

本实用新型实施例提供的射频测试和校准装置100，其形成于具有射频链路的电路板200上，并包括第一测试点1、第二测试点2和至少一个接地焊盘3，第一测试点1与射频链路的第一端61连接，第二测试点2与射频链路的第二端62连接，如此，该射频测试和校准装置100允许通过第一测试点1和第二测试点2分别对射频链路的不同端进行测试和/或校准，并且，在完成测试后通过将第一测试点1和第二测试点2短接即可使得射频链路形成通路，无需使用连接座，节省物料成本，操作可以更简便。

本实施例中，射频测试和校准装置100可以与射频链路在电路板200的制作过程中同时形成，也即是说，射频测试和校准装置100与射频链路均是电路板200的一部分。

在完成以上两个测试后，将射频测试和校准装置100的第一测试点1和第二测试点2短接之后，即可使得射频链路成为一个通路以进行正常工作，此时，该射频测试和校准装置100作为射频链路的电路结构的一部分。

请结合参阅图3，在测试时，第一测试点1与测试设备7连接，第二测试点与测试设备7’连接。根据不同的测试需要，的测试设备7和测试设备7’可以是同一个测试设备，也可以是不同的测试设备。这根据具体测试需要来确定。

第一测试点1和第二测试点2均可以是焊盘形式。

请参阅图1，根据本实用新型的一个实施例，该射频测试和校准装置100还包括多个连接走线4，该些连接走线4分别连接在第一测试点1与射频链路的第一端61之间，以及第二测试点2与射频链路的第二端62之间，以分别在将第一测试点1与射频链路的第一端61之间以及第二测试点2与射频链路的第二端62之间形成电连接的同时，还形成一定的物理间隔，以便于有足够的空间连接测试设备7和7’，避免影响到射频链路。

连接走线4的特性阻抗以能够匹配于射频链路和测试设备7之间为宜。例如，第一测试点1与测试设备7之间以及第二测试点2与测试设备7’之间分别由同轴线8连接，则连接走线4的特性阻抗应当与同轴线8的特性阻抗匹配，避免同轴线8的端口处发生驻波恶化。具体地，该连接走线4的特性阻抗可为50欧姆或75欧姆。当然，可以理解的是，这里连接走线4的特性阻抗的设定并不限定第一测试点1、第二测试点2与测试设备7之间必须由同轴线8连接，例如，第一测试点1和第二测试点2与测试设备7之间也可以采用探针夹具压接的方式实现电连接，连接走线4的特性阻抗可以为50欧姆或75欧姆，或者其他可用的数值，对此不作特别限定。

如图2所示，根据本实用新型的一个实施例，电路板200为多层电路板，第一测试点1、第二测试点2以及接地焊盘3均形成于多层电路板200的表层铜层201上，射频测试和校准装置100还包括形成于其他铜层201上的接地部。每相邻两个铜层201之间夹设一介质层202。

可选地，所说的多层电路板200可以是双层电路板，接地部形成于底层铜层201上。表层铜层201和底层铜层201之间设有一介质层202。

可选地，所说的多层电路板200为四层以上电路板，如四层板或六层板等。接地部形成于底层铜层201上以及中间铜层201上。

如图1所示，在一个具体实施例中，所说的多层电路板200为四层以上电路板200，底层铜层201上为全铺铜区域，中间铜层201上对应第一测试点1、第二测试点2以及连接走线4的周围设有开窗区域2011。

这样的好处是，该射频测试和校准装置100仅需对表层铜层201进行线路设计，对于其他铜层201，则可显著地减少设计难度和制作难度，由此，该射频测试和校准装置100可以容易地形成在不同层数、厚度的电路板200上，并保持相同的性能，无需针对不同层数、厚度的电路板200进行重新设计和调整，减小设计难度，减少设计和制作的工作量。

另外，需要说明的是，接地焊盘3可以是表层铜层201的一部分，其经阻焊层开窗而形成。如图1所示，第一测试点1、第二测试点2以及连接走线4的周围均形成禁铺区域2010，以与表层铜层201的其他部分间隔开来。底层铜层201上的接地部覆盖于禁铺区域2010，以对应形成第一测试点1、第二测试点2以及连接走线4的周围的包地2013，请参阅图8。

根据本实用新型的一个实施例，该连接走线4包括至少一条微带线，如图1所示。具体地，该连接走线4可以包括一条微带线，也可以包括多条依次串接的微带线。

如图1所示，在本实施例中，该连接走线4包括三条依次串接的微带线。该三条微带线串接后的特性阻抗为所需要的特性阻抗值，如50欧姆。该三条微带线是基于仿真过程中调试所得到的，通过改变每一微带线的线宽和形状中的至少一个，可以调整其特性阻抗，从而可以调整连接走线4的特性阻抗。因此，不限于此地，连接走线4可以包括其他数量条依次串接的微带线。

本实施例中，如图1所示，连接于第一测试点1至第一端61之间的三条微带线分别为由第一测试点1至第一端61方向依次串接的第一微带线41、第二微带线42和第三微带线43，同样地，连接于第二测试点2至第二端62之间的三条微带线分别为由第二测试点2至第二端62方向依次串接的第一微带线41、第二微带线42和第三微带线43。

以下，以连接于第一测试点1至第一端61之间的三条微带线为例进行说明。

如图1、图8和图9所示，第一微带线41的宽度较宽，第一测试点1设置于第一微带线41上。这能够提供第一测试点1足够的面积以连接同轴线8或者是探针夹具，从而便于与测试设备7之间的连接操作。第一微带线41的宽度较宽，因此，其特性阻抗较小，在此基础上，第二微带线42和第三微带线43的宽度可以设置地较小，以提高其特性阻抗，使连接走线4的特性阻抗满足设计值。

在调整连接走线4的特性阻抗时，还可以调整第一测试点1、第二测试点2以及连接走线4的周围的包地2013的形状来实现，也即调整第一测试点1、第二测试点2以及连接走线4的周围的禁铺区域2010的形状来实现。对此不作特别限制，根据具体的调整方式，禁铺区域2010的形状可以不同。

或者，如图9所示，还可以在第二微带线42和/或第三微带线43上形成至少一个开路支节420来调整其特性阻抗。具体在本实施例中，第二微带线42上形成两个开路支节420。在其他可选实施例中，开路支节420的数量可以为其他数值个，并且，可以有至少一个开路支节420形成在第三微带线43上。

根据本实用新型的一个实施例，该射频测试和校准装置100还包括连接在第一测试点1和第二测试点2之间的零欧姆连接结构5，如图6所示。该零欧姆连接结构5用于在第一测试点1和第二测试点2处的测试分别完成之后将第一测试点1和第二测试点2短接，以使得射频链路形成通路，同时不影响射频链路的第一端61和第二端62之间的特性阻抗。并且，此时的射频链路可以正常工作，因此，还可对射频链路进行整体性能测试。

具体地，零欧姆连接结构5可以包括零欧姆贴片电阻。在具体应用中，可以将零欧姆贴片电阻焊接在第一测试点1和第二测试点2之间。

根据本实用新型的一个实施例，该射频链路包括硬件电路和天线，第一端61位于硬件电路上，硬件电路可以包括射频接收机，或者包括射频发射机，还可以同时包括射频接收机和射频发射机，第二端62位于天线上，此时该射频测试和校准装置100形成在硬件电路和天线之间。可以通过第一测试点1连接测试设备7，以对硬件电路进行测试和/或校准，通过第二测试点2连接测试设备7’，以对天线进行测试和/或校准。

或者，根据本实用新型的一个实施例，该射频链路包括硬件电路，第一端61和第二端62端分别为硬件电路的内部不同端。此时，该射频测试和校准装置100可以连接在硬件电路的内部，以对硬件电路的不同部分分别进行测试和/或校准。可选地，该射频链路包括与硬件电路电连接的天线。

此外，该射频测试和校准装置100还可包括更多个测试点，如第三测试点(未图示)，第三测试点形成于表层铜层201上，并通过连接走线4连接至射频链路的第三端，以能够经由射频链路的第三端对射频链路进行测试和/或校准。对此不再赘述。

请参阅图1，根据本实用新型的一个实施例，接地焊盘3的数量为多个，且多个接地焊盘3分布在射频链路的第一端61至第二端62连线方向的两侧，且，至少一个接地焊盘3靠近第一测试点1设置，至少另一个接地焊盘3靠近第二测试点2设置。如此，当测试设备7与第一测试点1连接时，可以避开第二测试点2及第二端62，避免影响到或误连接到第二测试点2等而对测试结果造成影响。

接地焊盘3的数量和形式不作特别限定，以能够使得同轴线8的外导体82或者是探针夹具的每一接地探针92连接到接地部即可。

具体地，如图1所示，接地焊盘3的数量为四个，其均匀分布在射频链路的第一端61至第二端62连线方向的两侧，并且，其中两个靠近第二测试点2，其中另外两个靠近第二测试点2设置。此时，四个接地焊盘3能够与具有四个接地探针92的探针夹具进行压接。

在其他可选实施例中，接地焊盘3的数量还可以为更多个，如五个，以能够与具有五个接地探针92的探针夹具进行压接。

可选地，多个接地探针92中可以有相邻两个接地焊盘3相互连接，这实质并不影响每一接地焊盘3的接地，还可以满足具体的使用需求。

在其他可选实施例中，接地焊盘3的数量可以为一个。

请参阅图4并结合图3，同轴线8的内导体81焊接在第一测试点1上，同轴线8的外导体82焊接在其中一个接地焊盘3上。此时，同轴线8还连接测试设备7，通过测试设备7可以经由第一测试点1和射频链路的第一端61对射频链路进行测试和/或校准，如功率校准。

请参阅图5并结合图3，同轴线8的内导体81焊接在第二测试点2上，同轴线8的外导体82焊接在其中一个接地焊盘3上。此时，同轴线8还连接测试设备7’，通过测试设备7’可以经由第二测试点2和射频链路的第二端62对射频链路进行测试和/或校准。

请参阅图6并结合图3，在完成以上测试后，第一测试点1和第二测试点2之间焊接有零欧姆贴片电阻。此时，射频链路成为通路，可通过提供射频信号源或者电磁波信号的方式来进行信号收发，以对包括该射频链路的终端设备进行整体性能测试，如发射功率测试、OTA(Over-the-Air Technology，空中下载技术)测试等。

请参阅图7并结合图3，探针夹具的测试探针91压接在第一测试点1，探针夹具的接地探针92分别压接在接地焊盘3上。探针夹具连接测试，通过测试设备7可以经由第一测试点1和射频链路的第一端61对射频链路进行测试和/或校准，如功率校准。

进一步地，将探针夹具的测试探针91转换压接在第二测试点2上，即可经由第二测试点2和射频链路的第二端62对射频链路进行测试和/或校准，这与图4至图6的测试状态实质相同，可参考图4至图6所示，不再赘述。

请参阅图10，本实用新型实施例还提供一种射频测试和校准方法，其采用上述各实施例所说的射频测试和校准方法进行，因此，射频测试和校准装置100的结构可参考上述各实施例所说，不再赘述。具体地，该射频测试和校准方法包括：

步骤S1，在电路板200上制作形成射频链路和上述各实施例所说的射频测试和校准装置100；

步骤S2，将测试设备7与第一测试点1连接，通过第一测试点1和第一端61对射频链路进行测试和/或校准；

步骤S3，将测试设备7’与第二测试点2连接，通过第二测试点2和第二端62对射频链路进行测试和/或校准；以及

步骤S4，在第一测试点1和第二测试点2之间连接零欧姆连接结构5，以使射频链路的第一端61和第二端62连接并形成通路。

本实用新型实施例提供的射频测试和校准方法，其使用上述各实施例所说的射频测试和校准装置100，因此，测试过程无需使用连接座，测试过程更简便，并且测试成本可以降低。

在步骤S4后，射频链路成为通路，可以通过提供射频信号源或者电磁波信号的方式来进行信号收发，以对包括该射频链路的终端设备进行整体性能测试。根据本实用新型的一个实施例，在步骤S2中，将测试设备7与第一测试点1连接的步骤具体为将测试设备7通过同轴线8连接至第一测试点1，具体可以包括：将同轴线8的内导体81焊接在第一测试点1上，将同轴线8的外导体82焊接在其中一个接地焊盘3上。或者，在步骤S2中，将测试设备7与第一测试点1连接的步骤具体为将测试设备7通过探针夹具连接至第一测试点1，具体可以包括：将探针夹具的测试探针91压接在第一测试点1上，以及将探针夹具的接地探针92分别压接在接地焊盘3上。

同理，在步骤S3中，将测试设备7’与第二测试点2连接的步骤具体为将测试设备7’通过同轴线8连接至第二测试点2，具体可以包括：将同轴线8的内导体81焊接在第二测试点2上，将同轴线8的外导体82焊接在其中一个接地焊盘3上。或者，在步骤S2中，将测试设备7’与第二测试点2连接的步骤具体为将测试设备7’通过探针夹具连接至第二测试点2，具体可以包括：将探针夹具的测试探针91压接在第一测试点1上，以及将探针夹具的接地探针92分别压接在接地焊盘3上。

最后，特别提供上述各实施说的射频测试和校准装置100的设计方法，具体是指连接走线4的设计方法，以使连接走线4的特性阻抗匹配于与第一测试点1、第二测试点2连接的同轴线8。具体地，以连接在第一测试点1和第一端61之间的连接线为例，该射频测试和校准装置100的设计方法包括：

步骤A1，设计第一测试点1的初始输入特性阻抗，使第一测试点1的初始输入特性阻抗位于Smith圆图上S11＜-10dB的等驻波圆内，靠近所需要的匹配点附近，具体如50欧姆匹配点附近；

步骤A2，串联第一微带线41，并优化第一微带线41的输入特性阻抗在Smith圆图中的位置，使第一微带线41的特性阻抗为R0；

步骤A3，串联第二微带线42，调整第二微带线42的走线线宽及其周围的包地2013的形状，使第二微带线42的特性阻抗为R1；

步骤A4，串联第三微带线43，调整第三微带线43的走线线宽及其周围的包地2013的形状，使第三微带线43的特性阻抗为R2；

步骤A5，调节R1、R2的值，使连接走线4的特性阻抗变化到所需要的值，如50欧姆等。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种射频测试和校准装置，其特征在于，形成于具有射频链路的电路板上，所述射频测试和校准装置包括：

第一测试点，与所述射频链路的第一端连接；

第二测试点，与所述射频链路的第二端连接，且与所述第一测试点相间隔；以及

至少一个接地焊盘。

2.如权利要求1所述的射频测试和校准装置，其特征在于，所述射频测试和校准装置还包括连接在所述第一测试点和所述第二测试点之间的零欧姆连接结构。

3.如权利要求2所述的射频测试和校准装置，其特征在于，所述零欧姆连接结构包括零欧姆贴片电阻。

4.如权利要求1所述的射频测试和校准装置，其特征在于，所述射频测试和校准装置还包括多个连接走线，所述连接走线分别连接在所述第一测试点与所述射频链路的第一端之间，以及所述第二测试点与所述射频链路的第二端之间。

5.如权利要求4所述的射频测试和校准装置，其特征在于，所述连接走线的特性阻抗为50欧姆或75欧姆；所述连接走线包括至少一条微带线。

6.如权利要求5所述的射频测试和校准装置，其特征在于，所述连接走线包括多条依次串接的微带线，其中至少一个所述微带线的边缘延伸形成至少一个开路支节。

7.如权利要求1至6中任一项所述的射频测试和校准装置，其特征在于，所述电路板为多层电路板，所述第一测试点、第二测试点及所述接地焊盘均形成于所述多层电路板的表层铜层上，所述射频测试和校准装置还包括形成于所述多层电路板的其他铜层上的接地部。

8.如权利要求7所述的射频测试和校准装置，其特征在于，所述多层电路板为四层以上电路板，所述多层电路板的表层铜层上对应所述第一测试点和所述第二测试点的周围均形成禁铺区域，所述多层电路板的中间铜层上的接地部对应所述第一测试点和所述第二测试点的周围设有开窗区域，所述多层电路板的底层铜层上的所述接地部覆盖于所述禁铺区域；或者

所述多层电路板为双层电路板，所述双层电路板的表层铜层上对应所述第一测试点和所述第二测试点的周围均形成禁铺区域，所述双层电路板的底层铜层上的所述接地部覆盖于所述禁铺区域。

9.如权利要求1至6中任一项所述的射频测试和校准装置，其特征在于，所述接地焊盘的数量为多个，且多个所述接地焊盘分布在所述第一端至所述第二端连线方向的两侧，且，至少一个所述接地焊盘靠近所述第一端设置，至少另一个所述接地焊盘靠近所述第二端设置。

10.如权利要求1至6中任一项所述的射频测试和校准装置，其特征在于，所述射频链路包括硬件电路和天线，所述硬件电路包括射频接收机和/或射频发射机，所述第一端位于所述硬件电路上，所述第二端位于所述天线上；或者，

所述射频链路包括硬件电路，所述第一端和第二端均位于所述硬件电路上。

Images