CN211578743U - 半导体封装结构和电子产品 - Google Patents
半导体封装结构和电子产品 Download PDFInfo
- Publication number
- CN211578743U CN211578743U CN201922208989.6U CN201922208989U CN211578743U CN 211578743 U CN211578743 U CN 211578743U CN 201922208989 U CN201922208989 U CN 201922208989U CN 211578743 U CN211578743 U CN 211578743U
- Authority
- CN
- China
- Prior art keywords
- chip
- heat dissipation
- heat sink
- lead frame
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型公开一种半导体封装结构,包括引线框架以及设置在所述引线框架上的芯片,还包括:散热结构,所述散热结构设于所述芯片之上,包括相互叠合的第一散热片和第二散热片,所述第一散热片紧邻所述芯片设置,所述第二散热片盖设于所述第一散热片之上;胶体,所述胶体包覆所述引线框架、所述芯片和所述散热结构的周部,所述引线框架远离所述芯片的表面以及所述第二散热片远离所述芯片的表面均暴露在所述胶体的外部。本实用新型还提出一种电子产品。本实用新型的技术方案旨在提升封装结构的散热性能。
Description
技术领域
本实用新型涉及节能技术领域,尤其涉及一种半导体封装结构,以及应用该半导体封装结构的电子产品。
背景技术
随着集成电路特别是超大规模集成电路的迅速发展,高功率半导体封装结构的体积越来越小,与此同时,高功率半导体封装结构内的芯片的功率却越来越大,从而导致高功率半导体封装结构内的热流密度(即单位面积的截面内单位时间通过的热量)日益提高。随着热流密度的不断提高,如果不能进行有效地热设计与热管理就很容易导致芯片或***由于温度过高而不能正常使用。发热问题已被确认为高功率半导体结构设计所面临的三大问题之一。
目前,芯片的一表面贴装于引线框架的表面,并采用封装材料将芯片和引线框架封装起来,以形成芯片封装结构,芯片装贴于引线框架的表面用于散热,但是,该散热效率并不理想。
实用新型内容
本实用新型实施例的一个目的在于:提升封装结构的散热性能。
为达上述目的,本实用新型采用以下技术方案:一种半导体封装结构,包括引线框架以及设置在所述引线框架上的芯片,还包括:
散热结构,所述散热结构设于所述芯片之上,包括相互叠合的第一散热片和第二散热片,所述第一散热片紧邻所述芯片设置,所述第二散热片盖设于所述第一散热片之上;
胶体,所述胶体包覆所述引线框架、所述芯片和所述散热结构的周部,所述引线框架远离所述芯片的表面以及所述第二散热片远离所述芯片的表面均暴露在所述胶体的外部。
可选地,所述第二散热片的尺寸与所述芯片的尺寸相对应。
可选地,所述散热结构还包括有垫脚,所述垫脚设于所述第一散热片,所述垫脚与所述芯片的上表面相抵接。
可选地,所述垫脚设有多个,多个所述垫脚沿所述第一散热片的周缘依次布置。
可选地,所述芯片的上表面具有作用区域,所述第一散热片落于所述芯片上的投影面积覆盖所述作用区域,所述第二散热片落于所述第一散热片上的投影面积覆盖第一散热片的上表面面积。
可选地,所述第一散热片和所述第二散热片均为铜片。
可选地,所述第二散热片至少部分朝外延伸,并与所述引线框架相对设置,所述第二散热片面向所述引线框架的表面凸设有连接部,所述连接部与所述引线框架焊接连接。
可选地,所述胶体为具有导热性的环氧树脂材料。
可选地,所述引线框架的上表面与所述芯片的下表面之间、所述芯片的上表面与所述第一散热片的上表面之间以及所述第二散热片的上表面与所述第一散热片之间均通过导电粘合材料粘合连接。
本实用新型还提出一种电子产品,其具有半导体封装结构,所述半导体封装结构包括引线框架以及设置在所述引线框架上的芯片,还包括:
散热结构,所述散热结构设于所述芯片之上,包括相互叠合的第一散热片和第二散热片,所述第一散热片紧邻所述芯片设置,所述第二散热片盖设于所述第一散热片之上;
胶体,所述胶体包覆所述引线框架、所述芯片和所述散热结构的周部,所述引线框架远离所述芯片的表面以及所述第二散热片远离所述芯片的表面均暴露在所述胶体的外部
本实用新型的有益效果为:通过在所述芯片的上表面和下表面分别设有散热结构和引线框架,在使用过程中,芯片的上表面产生的热量由散热结构传递至外界,芯片的下表面产生的热量由引线框架传递至外界,以使芯片的上下两表面均能散发,从而实现芯片的双面散热,相比于目前的封装结构,其仅利用引线框架进行散热,散热效率较低。
本方案中,为了保证所述第二散热片和所述芯片座的散热效率,所述第二散热片的上表面和所述芯片座的下表面外露于所述胶体,以使得所述第二散热片的上表面和所述芯片座的下表面的热量均能快速散热至外界,从而较大程度上提升了芯片的散热效率,以进一步提升了封装结构的散热性能。
本技术方案的封装结构实现了芯片的双面散热,较大程度上提升了芯片的散热效率,从而提升了封装结构的散热性能。
另外,所述散热结构设有第一散热片和第二散热片,该散热结构为双层结构,不仅有利于提升散热效率,而且在实际应用过程中,第一散热片的尺寸可根据芯片的尺寸调整,由于第二散热片设于所述第一散热片之上,因此,第一散热片尺寸的改变,并不会对封装结构的外形产生较大的影响。
附图说明
下面根据附图和实施例对本实用新型作进一步详细说明。
图1为本实用新型实施例的半导体封装结构的剖视图。
图中:
100、半导体封装结构;10、引线框架;20、芯片;30、散热结构;31、第一散热片;311、垫脚;32、第二散热片;321、连接部;40、胶体。
具体实施方式
为使本实用新型解决的技术问题、采用的技术方案和达到的技术效果更加清楚,下面将结合附图对本实用新型实施例的技术方案作进一步的详细描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型的描述中,除非另有明确的规定和限定,术语“相连”、“固定”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
如图1所示,本实用新型提出一种半导体封装结构100,该半导体封装结构100包括:
引线框架10,所述引线框架10包括芯片座、内引脚和外引脚;
芯片20,所述芯片20设于所述芯片座之上;
散热结构30,所述散热结构30设于所述芯片20之上,所述散热结构30设有第一散热片31和第二散热片32,所述第一散热片31所述芯片20之上,所述第二散热片32盖设于所述第一散热片31之上;
胶体40,所述胶体40包覆所述引线框架10、所述芯片20和所述散热结构 30。
在本实施例中,所述芯片20通过导电粘合材料粘合在所述芯片座的上表面,所述内引脚用于与所述芯片20接线,所述外引脚用于与***电路接线。所述散热结构30也通过导电粘合材料粘合在所述芯片20的上表面,具体地,所述第一散热片31的下表面通过导电粘合材料粘合在所述芯片20的上表面,所述第二散热片32的下表面通过粘合材料粘合在所述所述第一散热片31的上表面。所述胶体40包覆所述引线框架10、所述芯片20和所述散热结构30,以形成封装结构,其中,所述胶体40具体是绝缘材料。
本实用新型提出的半导体封装结构100,通过在所述芯片20的上表面和下表面分别设有散热结构30和引线框架10,在使用过程中,芯片20的上表面产生的热量由散热结构30传递至外界,芯片20的下表面产生的热量由引线框架 10传递至外界,以使芯片20的上下两表面均能散发,从而实现芯片20的双面散热,相比于目前的封装结构,其仅利用引线框架10进行散热,散热效率较低。
本方案中,为了保证所述第二散热片32和所述芯片座的散热效率,所述第二散热片32的上表面和所述芯片座的下表面外露于所述胶体40,以使得所述第二散热片32的上表面和所述芯片座的下表面的热量均能快速散热至外界,从而较大程度上提升了芯片20的散热效率,以进一步提升了封装结构的散热性能。
本技术方案的封装结构实现了芯片20的双面散热,较大程度上提升了芯片 20的散热效率,从而提升了封装结构的散热性能。
另外,所述散热结构30设有第一散热片31和第二散热片32,该散热结构 30为双层结构,不仅有利于提升散热效率。
在本实用新型的一些实施例中,所述第一散热片31和所述第二散热片32 均为金属材料,例如铝板、铁板、铜板、不锈钢板等,可以使功率半导体封装结构100具有良好的散热性能。
如图1所示,在本实用新型半导体封装结构100一实施例中,所述第二散热片32的尺寸与所述芯片20的尺寸相对应。
如此设置,在实际应用过程中,第一散热片31的尺寸可根据芯片20的尺寸调整,由于第二散热片32设于所述第一散热片31之上,因此,第一散热片 31尺寸的改变,并不会对封装结构的外形产生较大的影响。
如图1所示,在本实用新型半导体封装结构100一实施例中,所述散热结构30还包括有垫脚311,所述垫脚311设于所述第一散热片31,所述垫脚311 与所述芯片20的上表面相抵接。
通过所述垫脚311的设置,以提升所述第一散热片31设于所述芯片20上的结构稳定性。需要说明的是,所述芯片20的上表面具有作用区域和非作用区域,所述垫脚311与所述芯片20上表面的非作用区域相抵接,所述第一散热片 31的下表面通过导电粘合材料与所述芯片20的上表面粘合连接。
另外,所述垫脚311和所述第一散热片31一体成型连接,以加强两者之间的结构稳定性。
如图1所示,在本实用新型半导体封装结构100一实施例中,所述垫脚311 设有多个,多个所述垫脚311沿所述第一散热片31的周缘依次布置。
通过所述垫脚311设有多个,以进一步提升所述第一散热片31设于所述芯片20上的结构稳定性,其中,多个所述垫脚311沿所述第一散热片31的周缘依次设置,以保证所述第一散热片31周缘的各处与所述芯片20连接稳定性较为一致,从而保证所述第一散热片31能够较为稳定地设于所述芯片20。在本实施例中,所述第一散热片31大致呈矩形状,所述垫脚311设有四个,四个所述垫脚311分别位于所述第一散热片31的四个边角处。
在本实用新型的其他实施例中,所述垫脚311还可以设置为三个、五个、六个及以上,根据所述第一散热片31的形状设置,并不局限于本实施例的设置方式。
如图1所示,在本实用新型半导体封装结构100一实施例中,所述芯片20 的上表面具有作用区域,所述第一散热片31落于所述芯片20上的投影面积覆盖所述作用区域,所述第二散热片32落于所述第一散热片31上的投影面积覆盖第一散热片31的上表面面积。
如图1所示,可以理解的是,所述芯片20上表面的作用区域在工作时产生热量,如此设置,以保证所述芯片20上表面的作用区域的各处均与所述第一散热片31连接,以保证所述芯片20上表面的作用区域各处产生的热量均能由所述第一散热片31传递至外界,较大程度上保证了所述芯片20上表面的作用区域的散热效果,从而提升了所述芯片20的散热效率。
另外,所述第二散热片32落于所述第一散热片31上的投影面积覆盖第一散热片31的上表面面积,同样的,将所述第二散热片32各处传递出来的热量传递至外界,较大程度上保证了所述第二散热片32的散热效果,从而提升了所述芯片20的散热效率,进而有利于提升所述半导体封装结构100整体的散热性能。
如图1所示,在本实用新型半导体封装结构100一实施例中,所述第一散热片31和所述第二散热片32均为铜片。
如此设置,所述第一散热片31和第二散热片32的材料均为铜。可以理解的是,金属的热传导系数即代表金属的散热性能,铜不仅热传导系数较高,而且价格相对于其他热传导系数高的金属较为低廉,因此,所述第一散热片31和所述第二散热片32不仅具有导热性能较高的特点,而且制作成本低,具有较好的经济效益和实用性。
如图1所示,在本实用新型半导体封装结构100一实施例中,所述第二散热片32至少部分朝外延伸,并与所述引线框架10相对设置,所述第二散热片 32面向所述引线框架10的表面凸设有连接部321,所述连接部321与所述引线框架10焊接连接。
所述芯片20和所述第一散热片31设于所述第二散热片32与所述引线框架 10之间,因此,通过加强所述第二散热片32与所述引线框架10之间的连接性能,以提升整个封装结构的结构稳定性。
如图1所示,在本实用新型半导体封装结构100一实施例中,所述胶体40 为具有导热性的环氧树脂材料。
具体地,环氧树脂材料涂覆所述引线框架10、所述芯片20和所述散热结构 30之间的间隙处和周缘外侧,以形成封装结构,不仅有利于加强所述引线框架 10、所述芯片20和所述散热结构30之间的结构稳定性,而且有利于提升所述引线框架10、所述芯片20和所述散热结构30的散热效果。
如图1所示,在本实用新型半导体封装结构100一实施例中,所述引线框架10的上表面与所述芯片20的下表面之间、所述芯片20的上表面与所述第一散热片31的上表面之间以及所述第二散热片32的上表面与所述第一散热片31 之间均通过导电粘合材料粘合连接。
其中,所述导电粘合材料为锡。
可以理解的是,所述芯片20焊接连接于所述引线框架10,所述第一散热片 31焊接连接于所述芯片20,所述第二散热片32焊接连接于所述第一散热片31,再将环氧树脂材料涂覆所述引线框架10、所述芯片20和所述散热结构30之间的间隙处和周缘外侧,形成整个封装结构,所述引线框架10与所述芯片20之间、所述芯片20与所述第一散热片31之间以及所述第二散热片32与所述第一散热片31之间均通过导电粘合材料粘合连接,当然,对于其他具有导电粘合材料也同样适用。
本实用新型还提出一种电子产品,其包括上述的半导体封装结构100。
由于本电子产品采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述
于本文的描述中,需要理解的是,术语“上”、“下”、“左、”“右”等方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述和简化操作,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”,仅仅用于在描述上加以区分,并没有特殊的含义。
在本说明书的描述中,参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以适当组合,形成本领域技术人员可以理解的其他实施方式。
以上结合具体实施例描述了本实用新型的技术原理。这些描述只是为了解释本实用新型的原理,而不能以任何方式解释为对本实用新型保护范围的限制。基于此处的解释,本领域的技术人员不需要付出创造性的劳动即可联想到本实用新型的其它具体实施方式,这些方式都将落入本实用新型的保护范围之内。
Claims (10)
1.一种半导体封装结构(100),包括引线框架(10)以及设置在所述引线框架上的芯片(20),其特征在于,还包括:
散热结构(30),所述散热结构(30)设于所述芯片(20)之上,包括相互叠合的第一散热片(31)和第二散热片(32),所述第一散热片(31)紧邻所述芯片(20)设置,所述第二散热片(32)盖设于所述第一散热片(31)之上;
胶体(40),所述胶体(40)包覆所述引线框架(10)、所述芯片(20)和所述散热结构(30)的周部,所述引线框架(10)远离所述芯片(20)的表面以及所述第二散热片(32)远离所述芯片(20)的表面均暴露在所述胶体(40)的外部。
2.根据权利要求1所述的半导体封装结构(100),其特征在于,所述第二散热片(32)的尺寸与所述芯片(20)的尺寸相对应。
3.根据权利要求1所述的半导体封装结构(100),其特征在于,所述散热结构(30)还包括有垫脚(311),所述垫脚(311)设于所述第一散热片(31),所述垫脚(311)与所述芯片(20)的上表面相抵接。
4.根据权利要求3所述的半导体封装结构(100),其特征在于,所述垫脚(311)设有多个,多个所述垫脚(311)沿所述第一散热片(31)的周缘依次布置。
5.根据权利要求1所述的半导体封装结构(100),其特征在于,所述芯片(20)的上表面具有作用区域,所述第一散热片(31)落于所述芯片(20)上的投影面积覆盖所述作用区域,所述第二散热片(32)落于所述第一散热片(31)上的投影面积覆盖第一散热片(31)的上表面面积。
6.根据权利要求1所述的半导体封装结构(100),其特征在于,所述第一散热片(31)和所述第二散热片(32)均为铜片。
7.根据权利要求1所述的半导体封装结构(100),其特征在于,所述第二散热片(32)至少部分朝外延伸,并与所述引线框架(10)相对设置,所述第二散热片(32)面向所述引线框架(10)的表面凸设有连接部(321),所述连接部(321)与所述引线框架(10)焊接连接。
8.根据权利要求1至7中任一项所述的半导体封装结构(100),其特征在于,所述胶体(40)为具有导热性的环氧树脂材料。
9.根据权利要求1至7中任一项所述的半导体封装结构(100),其特征在于,所述引线框架(10)的上表面与所述芯片(20)的下表面之间、所述芯片(20)的上表面与所述第一散热片(31)的上表面之间以及所述第二散热片(32)的上表面与所述第一散热片(31)之间均通过导电粘合材料粘合连接。
10.一种电子产品,其特征在于,具有权利要求1-9中任一项所述的半导体封装结构(100)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922208989.6U CN211578743U (zh) | 2019-12-10 | 2019-12-10 | 半导体封装结构和电子产品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922208989.6U CN211578743U (zh) | 2019-12-10 | 2019-12-10 | 半导体封装结构和电子产品 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211578743U true CN211578743U (zh) | 2020-09-25 |
Family
ID=72535453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922208989.6U Active CN211578743U (zh) | 2019-12-10 | 2019-12-10 | 半导体封装结构和电子产品 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211578743U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115602656A (zh) * | 2022-12-12 | 2023-01-13 | 英诺赛科(苏州)半导体有限公司(Cn) | 半导体组件及其制备方法、半导体装置 |
-
2019
- 2019-12-10 CN CN201922208989.6U patent/CN211578743U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115602656A (zh) * | 2022-12-12 | 2023-01-13 | 英诺赛科(苏州)半导体有限公司(Cn) | 半导体组件及其制备方法、半导体装置 |
CN115602656B (zh) * | 2022-12-12 | 2023-10-27 | 英诺赛科(苏州)半导体有限公司 | 半导体组件及其制备方法、半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI235469B (en) | Thermally enhanced semiconductor package with EMI shielding | |
WO2009094829A1 (en) | A high heat dissipation led light source module and a high heat dissipation and high power led light source assembly | |
WO2019091144A1 (zh) | 封装结构及电子装置 | |
CN109616452A (zh) | 一种散热组件、相应的散热装置以及相应的电路板 | |
JP2004006603A (ja) | 半導体パワーデバイス | |
CN217239446U (zh) | 散热器、电路板和电子设备 | |
JP2003031744A (ja) | 半導体装置 | |
CN211578743U (zh) | 半导体封装结构和电子产品 | |
CN205984948U (zh) | 一种使用散热装置的免焊接超薄二极管 | |
CN213583766U (zh) | 半导体封装结构和电子产品 | |
TWI536515B (zh) | 具有散熱結構之半導體封裝元件及其封裝方法 | |
TWI660471B (zh) | 晶片封裝 | |
WO2017059619A1 (zh) | 微型贴装整流半导体器件 | |
CN216054669U (zh) | 一种便于散热的氮化镓功率器件 | |
CN210926001U (zh) | 半导体封装结构和电子产品 | |
JP2001358259A (ja) | 半導体パッケージ | |
CN209981203U (zh) | 一种方便快速散热的芯片封装结构 | |
CN211580493U (zh) | 电子元件散热组件 | |
CN202142517U (zh) | 半导体散热封装结构 | |
TW200416983A (en) | Package structure with a cooling system | |
TWM595359U (zh) | 功率模組散熱結構 | |
CN211858627U (zh) | 一种半导体封装结构 | |
CN109860130A (zh) | 一种用于通信芯片减少叠层封装结构的封装体 | |
CN214850990U (zh) | 一种高散热指数的桥式整流器 | |
CN212810277U (zh) | 一种半导体封装体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |