CN210956645U - 一种气密封装器件 - Google Patents

一种气密封装器件 Download PDF

Info

Publication number
CN210956645U
CN210956645U CN201922044538.3U CN201922044538U CN210956645U CN 210956645 U CN210956645 U CN 210956645U CN 201922044538 U CN201922044538 U CN 201922044538U CN 210956645 U CN210956645 U CN 210956645U
Authority
CN
China
Prior art keywords
metal
ceramic substrate
radio frequency
cover plate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922044538.3U
Other languages
English (en)
Inventor
李仕俊
常青松
要志宏
徐达
张延青
刘晓红
陈中平
宋学峰
杨阳阳
王雪敏
王飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201922044538.3U priority Critical patent/CN210956645U/zh
Application granted granted Critical
Publication of CN210956645U publication Critical patent/CN210956645U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本实用新型公开了一种气密封装器件,陶瓷基板,设有贯穿所述陶瓷基板的上表面和下表面的通孔,所述陶瓷基板的通孔内部填充金属浆料,所述通孔内的金属浆料记为金属柱;金属围框,设置在所述陶瓷基板的上面;射频芯片,安装在所述陶瓷基板上金属围框的内部,所述射频芯片的射频线和控制线通过所述陶瓷基板上的金属柱引出;盖板,焊接在所述金属围框上表面,所述陶瓷基板、所述金属围框和所述盖板形成容纳所述射频芯片的气密结构。本实用新型陶瓷基板的通孔内注入金属浆料,由于射频芯片的射频线通过所述陶瓷基板上的金属柱引出,在保证芯片气密封装的同时还能够提高气密封装器件的散热,从而提高气密封装器件的一致性。

Description

一种气密封装器件
技术领域
本实用新型涉及管壳封装技术领域,尤其涉及一种气密封装器件。
背景技术
从几百兆的蜂窝通讯网络,到现行4G通信和马上普及的工作频率在几十吉赫兹的5G通信,再到THz领域,射频微波电路的工作频段越来越高。相应的射频电路封装虽然多次迭代升级,但是在集成度方面显现出越来越多的不足,不能满足未来高频芯片的封装要求。
射频芯片的封装主要分为塑封、金属封装、陶瓷封装三类。塑封气密性较差,一般用于对可靠性要求较低的场合。金属封装的尺寸和重量较大,不利于提升集成度。陶瓷封装中,LTCC-低温共烧陶瓷(Low Temperature Co-fired Ceramic)或HTCC-高温共烧陶瓷(High Temperature co-fired Ceramic)作为底板的空腔封装是现行主流封装模式,但LTCC或HTCC管壳在烧结过程中,常出现底板变形,造成高频芯片封装的一致性不够,使内部高频芯片使用时稳定性差。
实用新型内容
本实用新型实施例提供了一种气密封装器件,旨在解决目前高频芯片封装一致性差的问题。
本实用新型实施例的提供了一种气密封装器件,包括:
陶瓷基板,设有贯穿所述陶瓷基板的上表面和下表面的通孔,所述陶瓷基板的通孔内部填充金属浆料,所述通孔内的金属浆料记为金属柱;
金属围框,设置在所述陶瓷基板的上面;
射频芯片,安装在所述陶瓷基板上金属围框的内部,所述射频芯片的射频线和控制线分别通过所述陶瓷基板上的金属柱引出;
盖板,焊接在所述金属围框上表面,所述陶瓷基板、所述金属围框和所述盖板形成容纳所述射频芯片的气密结构。
在本申请的实施例中,连接所述射频芯片的射频线的金属柱记为导通柱,所述导通柱的***还设有一圈金属柱形成的射频信号屏蔽结构。
在本申请的实施例中,所述金属围框包括:金属***墙;
当所述射频芯片为至少两个,且所述射频芯片之间需要隔离时,所述金属围框还包括:隔离墙,需要隔离的多个射频芯片位于不同的气密空间中,气密空间之间通过所述隔离墙隔离。
在本申请的实施例中,所述气密封装器件还包括:
金属种子层,设置在所述陶瓷基板上,所述金属种子层的第一区域用于制备金属围框,所述金属种子层的第二区域用于表贴射频芯片,所述金属种子层的第三区域用于加厚所述导通柱和所述导通柱***的射频信号屏蔽结构;
金属下种子层,设置在所述陶瓷基板下,所述金属下种子层的第一区域用于制备下金属。
在本申请的实施例中,所述气密封装器件还包括:
表面导体层,设置在所述金属种子层上,表面导体层的第一区域用于制备金属围框,所述表面导体层的第二区域用于表贴射频芯片,所述表面导体层的第三区域用于加厚所述导通柱和所述导通柱***的射频信号屏蔽结构;
表面下导体层,设置在所述金属下种子层下。
在本申请的实施例中,所述气密封装器件还包括:
下金属层,设置在所述表面下导体层下。
在本申请的实施例中,所述气密封装器件还包括:
锡球,设置在所述陶瓷基板的下表面。
在本申请的实施例中,所述气密封装器件还包括:
散热翅片,设置在所述盖板的正面。
在本申请的实施例中,所述盖板上设有盖板通孔,所述盖板通孔贯穿所述盖板的上表面和下表面,所述盖板通孔内填充金属浆料,所述盖板通孔内的金属浆料记为盖板金属柱;
相应的,所述气密封装器件还包括:
平面天线,所述平面天线的下表面贴合在所述盖板的上表面,所述平面天线与一个盖板金属柱相连,连接所述平面天线的盖板金属柱通过连接结构与所述射频芯片相连。
在本申请的实施例中,所述连接结构为弹簧柱。
本实用新型在陶瓷基板的通孔内注入金属浆料,由于射频芯片的射频线通过所述陶瓷基板上的金属柱引出,在保证芯片气密封装的同时还能够提高气密封装器件的散热,从而提高气密封装器件的一致性。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型的一个实施例提供的在陶瓷基板上设置通孔断面结构示意图;
图2为本实用新型的一个实施例提供的在陶瓷基板上设置通孔的俯视结构示意图;
图3为本发明的一个实施例提供的在陶瓷基板的通孔内填充金属浆料并磨平的示意图;
图4为本实用新型的一个实施例提供的沉积金属种子层和沉积金属下种子层后的断面结构示意图;
图5为本实用新型的一个实施例提供的涂覆第一上光阻层和第一下光阻层的断面结构示意图;
图6为本实用新型的一个实施例提供的涂覆第一上光阻层和第一下光阻层的俯视结构示意图;
图7为本实用新型的一个实施例提供的涂覆第一上光阻层和第一下光阻层的仰视结构示意图;
图8为本实用新型的一个实施例提供的制备表面导体层和表面下导体层的断面结构示意图;
图9为本实用新型的一个实施例提供的制备表面导体层和表面下导体层的俯视结构示意图;
图10为本实用新型的一个实施例提供的涂覆第二上光阻层和第二下光阻层的断面结构示意图;
图11为本实用新型的一个实施例提供的涂覆第二上光阻层和第二下光阻层的俯视结构示意图;
图12为本实用新型的一个实施例提供的制备金属围框和下金属的断面结构示意图;
图13为本实用新型的一个实施例提供的安装射频器件的断面结构示意图;
图14为本实用新型的一个实施例提供的安装射频器件的俯视结构示意图;
图15为本实用新型的一个实施例提供的安装盖板和制作锡球的断面结构示意图;
图16为本实用新型的一个实施例提供的安装盖板和制作锡球的俯视结构示意图;
图17为本实用新型的一个实施例提供的盖板上的散热翅片的结构示意图。
其中:1、陶瓷基板;2、通孔;3、金属种子层;4、金属下种子层;5、第一光阻层;6、第一下光阻层;7、表面导体层;8、表面下导体层;9、第二光阻层;10、第二下光阻层;11、金属***墙;12、隔离墙;13、下金属层;14、射频芯片;15、盖板;16、锡球;17、散热翅片;18、金属浆料。
具体实施方式
为了使本技术领域的人员更好地理解本方案,下面将结合本方案实施例中的附图,对本方案实施例中的技术方案进行清楚地描述,显然,所描述的实施例是本方案一部分的实施例,而不是全部的实施例。基于本方案中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本方案保护的范围。
本方案的说明书和权利要求书及上述附图中的术语“包括”以及其他任何变形,是指“包括但不限于”,意图在于覆盖不排他的包含。此外,术语“第一”和“第二”等是用于区别不同对象,而非用于描述特定顺序。
以下结合具体附图对本实用新型的实现进行详细地描述:
图1-17示出了本实用新型一实施例所提供的一种气密封装器件,为了便于说明,仅示出了与本实用新型实施例相关的部分,详述如下:
如图15所示,本实用新型实施例所提供的一种气密封装器件,包括:
陶瓷基板1,设有贯穿所述陶瓷基板1的上表面和下表面的通孔2,所述陶瓷基板1的通孔2内部填充金属浆料18,所述通孔2内的金属浆料记为金属柱。
在本申请实施例中,所述陶瓷基板1为预先烧结好的陶瓷基板,例如,可以是氧化铝陶瓷、氮化铝陶瓷和石英等。在预先烧结好的陶瓷基板1上制备通孔2时,可以采用皮秒冷激光加工钻孔,且加工出的通孔2贯穿所述陶瓷基板1的上表面和下表面。这种方式制备的通孔2的孔壁光滑、垂直度高、所述陶瓷基板1的上表面和下表面的孔径差值小于5%,所述通孔2在后续会注入金属作为射频信号的传输线,而这种方式制备的通孔2在注入填实金属后,能够减少传输损耗。
所述通孔2的直径的选择可以参照如下约束条件:所述陶瓷基板1的厚度和所述通孔2的直径的比值在3:1到4:1之间,根据实际封装时陶瓷基板1的厚度,所述通孔2的直径可以设置在70-125微米之间。
在本申请实施例中,填充金属浆料18时,在所述陶瓷基板1的通孔2内注入金属浆料,并将所述金属浆料18固化,形成贯穿所述陶瓷基板1的上表面和下表面的金属柱,金属浆料可以是铜。
在本申请实施例中,由于气密封装要求制备的封装外壳是气密性的,因此,所述陶瓷基板1的通孔2内注入金属浆料后,还需要加压并在通孔2周围堆积金属浆料,然后通过高温烧结的方式使得通孔2内部和通孔2周围的金属浆料固化,使得所述陶瓷基板1作为封装外壳的底板是气密性的。不会由于金属浆料注入过少或者金属浆料烧结过程导致出现气密性不好的问题。
金属围框,设置在所述陶瓷基板1的上面。
在本申请实施例中,所述金属围框是用来作为封装外壳的侧壁的,在制备金属围框时,可以将预先制备的金属围框加固在所述陶瓷基板1上,也可以通过半导体工艺的方式:例如通过光刻的方式将陶瓷基板1上预留金属围框的位置的光刻胶去除,陶瓷基板1的其它区域留下光刻胶。还可以在陶瓷基板1表面预留金属围框的位置通过电镀的方法制备出了金属围框。当然,实际应用中,还可以有其它方式制备金属围框。通过在陶瓷基板1上直接生长金属围框的方法,金属围框的高度是可控的,金属围框的高度与射频芯片的频率精确匹配,空间耦合度是可调的,提高射频芯片的射频特性。
在本申请实施例中,金属围框的厚度可以为100-1000μm。在实际制备时,还可以对金属围框的上表面进行减薄,通过研磨和化学机械抛光,可以实现厚度减薄和一致性的提升,可以将金属围框的高度减薄到规定值,误差精确地控制在±5μm的公差范围内。
射频芯片14,安装在所述陶瓷基板1上金属围框的内部,所述射频芯片14的射频线通过所述陶瓷基板1上的金属柱引出。
在本申请实施例中,需要将射频芯片14封装在气密封装外壳的内部,可以通过表贴的方式将射频芯片14安装在所述陶瓷基板1上金属围框的内部,还需要将射频芯片14中的引脚(信号传输线)通过所述陶瓷基板1的通孔2内的金属引出。为了便于描述,可以将陶瓷基板1的通孔2内的金属记为金属柱。在引出时,可以通过键合线将引脚和所述金属柱连接。
盖板15,焊接在所述金属围框上表面,所述陶瓷基板1、所述金属围框和所述盖板15形成容纳所述射频芯片14的气密结构。
在本申请实施例中,为了保证封装外壳的气密性,可以采用平行缝焊或激光焊方式将盖板15焊接到金属围框上,所述盖板15的材质可以是金属材质。所述陶瓷基板1、所述金属围框和所述盖板15形成气密封装结构,所述射频芯片14位于所述气密封装结构的内部,实现最终的气密。
本申请实施例由于采用了在陶瓷基板1上制备通孔2后在通孔2内注入金属浆料,然后将金属浆料固化,本实用新型先烧结陶瓷基板1后注入金属浆料,然后再将金属浆料固化,金属浆料和陶瓷基板1不会同时烧结,孔位不会发生变化,从而提高了芯片封装的一致性,另外,由于射频芯片的射频线通过所述陶瓷基板上的金属柱引出,在保证芯片气密封装的同时还能够提高气密封装器件的散热,从而提高气密封装器件的可靠性。
如图14所示,在本实用新型的实施例中,连接所述射频芯片14的射频线的金属柱记为导通柱,所述导通柱的***还设有一圈金属柱形成的射频信号屏蔽结构,射频信号屏蔽结构可以是类同轴的射频信号屏蔽结构。
在本申请实施例中,由于导通柱需要传输射频信号,因此,需要为所述导通柱设置射频信号屏蔽结构。本申请中的射频信号屏蔽结构可以设置为:在制备所述导通柱对应的通孔2时,一并在该通孔2的***制备一圈通孔,这圈通孔内也注入金属浆料形成金属柱,包围所述导通柱的金属柱就可以形成射频信号屏蔽结构。
采用上述方式,无需额外制备射频信号屏蔽结构,在制备导通柱时一并制作,节省工艺成本。在本实施例中,通孔对位准确,传输损耗低。
如图16所示,在本实用新型的实施例中,金属围框包括:金属***墙11;
当所述射频芯片14为至少两个,且所述射频芯片之间需要隔离时,所述金属围框还包括:隔离墙12,需要隔离的多个射频芯片14位于不同的气密空间中,气密空间之间通过所述隔离墙12隔离。
在本申请实施例中,采用隔离墙12将射频芯片14隔开,使射频芯片14之间互不干扰。可以通过电镀加厚和CMP减薄工艺精确控制金属围框和内部隔离墙高度,改善气密封装射频器件的空间耦合度。
隔离墙的高度与金属***墙的高度相同,隔离墙的宽度可以为150-200微米。
在本实用新型的实施例中,在金属***墙下方对应的陶瓷基板1上设有通孔2,通孔2用金属浆料填充。
如图16所示,在本实用新型的实施例中,还包括:
金属种子层3,设置在所述陶瓷基板1上,所述金属种子层3的第一区域用于制备金属围框,所述金属种子层3的第二区域用于表贴待封装的射频芯片,所述金属种子层3的第三区域用于加厚所述导通柱和所述导通柱***的射频信号屏蔽结构。
金属下种子层4,设置在所述陶瓷基板下,所述金属下种子层4的第一区域用于制备下金属13。
在本实施例中,设置金属种子层3为了方便加厚金属种子层3上的第一区域、第二区域和第三区域;设置金属下种子层4是为了方便加厚金属下种子层4上的第一区域。
在具体使用时,如果陶瓷基板上设有金属种子层3,则金属种子层3的第一区域制备金属围框,金属种子层3的第二区域表贴射频芯片,金属种子层3的第三区域加厚所述导通柱和所述导通柱***的射频信号屏蔽结构。
在本申请实施例中,在沉积金属种子层3之前要将陶瓷基板1进行清洗处理。在陶瓷基板1的上表面沉积金属种子层3采用的是物理气相沉积法或化学气相沉积法等方式。金属种子层3可以选择的材料为Ti或Cu。金属种子层3的厚度选择可以满足50nm-5000nm的约束条件,当然,也可以根据需要进行设置金属种子层3的厚度。
如图16所示,在本实用新型的实施例中,还包括:
表面导体层7,设置在所述金属种子层3上,表面导体层7的第一区域用于制备金属围框,所述表面导体层7的第二区域用于表贴射频芯片,所述表面导体层7的第三区域用于加厚所述导通柱和所述导通柱***的射频信号屏蔽结构。
表面下导体层8,设置在所述金属下种子层4下。
在具体使用时,如果陶瓷基板1上设有金属种子层3和表面导体层7,则表面导体层7的第一区域制备金属围框,表面导体层7的第二区域表贴射频芯片,表面导体层7的第三区域加厚所述导通柱和所述导通柱***的射频信号屏蔽结构。表面导体层7的厚度为10-20微米,可实现气密。
在具体使用时,可以使射频芯片14下的金属种子层3与一个通孔2上的金属种子层3相连,射频芯片下的表面导体层7与通孔2上的表面导体层7相连,达到射频芯片散热或接地的效果。
表面导体层几覆盖在陶瓷基板上,又覆盖在通孔内的金属柱上,在通孔内的金属柱和陶瓷基板之间形成完整的包覆层,实现了提高气密封装器件的气密性的效果。表面下导体层同表面导体层的效果相同。
如图16所示,在本实用新型的实施例中,还包括:
下金属层13,设置在所述表面下导体层8下。
在本实施例中,制作下金属层的作用为:加厚陶瓷基板的背面,使气密封装器件更容易与其他器件相连。
如图16所示,在本实用新型的实施例中,还包括:
锡球16,设置在所述陶瓷基板1的下表面。
如果陶瓷基板1下设有金属下种子层4,所述锡球16设置在金属下种子层4下表面设置锡球16的位置上。
如果陶瓷基板1下设有金属下种子层4和表面下导体层8,所述锡球16设置在表面下导体层8的下表面设置锡球16的位置上。
如果陶瓷基板下设有金属下种子层4、表面下导体层8和下金属层13,所述锡球16设置在下金属层13的下表面设置锡球16的位置上。
如图17所示,在本实用新型的实施例中,盖板15的正面还可以设有散热翅片17。
在本实施例中,散热翅片17是直接做在盖板15上的,有利于射频芯片14的散热。在盖板15上设有散热翅片17时,射频芯片14的底部与金属围框相连,通过金属围框将热量向上传递到散热翅片17。
在本实用新型的实施例中,盖板15的正面还可以设有天线,盖板上设有盖板通孔,盖板通孔内填充金属浆料,盖板通孔内的金属浆料记为盖板金属柱。天线与一个盖板通孔内的盖板金属柱相连。盖板金属柱下端与弹簧柱的第一端相连,弹簧柱的第二端与射频芯片相连。弹簧柱制作在金属围框内。弹簧柱第二端通过焊接与射频芯片相连或射频芯片下的金属种子层或表面导体层相连。弹簧柱的第一端与盖板扣接。
在本实施例中,天线是直接做在盖板上的,天线的下表面与盖板的上表面贴合。为了避免天线对芯片的辐射作用,在盖板的背面设有屏蔽层。
在本实用新型的实施例中,还包括:
耦合结构,设置在所述盖板的背面,且位于需要耦合的射频芯片的上方。
在本实施例中,耦合结构为平面结构或阶梯结构。
在实际制作时,耦合结构可以通过光刻、沉积和剥离的方式得到。
图1至图17是本申请实施例提供的另一种制备气密封装结构的工艺流程中不同步骤对应的封装外壳的结构示意图。
第一、在陶瓷基板1上制备通孔2,其中,所述通孔2贯穿所述陶瓷基板1的上表面和下表面。制备通孔2后的陶瓷基板1的断面图可参见图1,制备通孔2后的陶瓷基板1的俯视图可参照图2。
第二、在所述陶瓷基板1的通孔2内注入金属浆料,并将所述金属浆料固化,形成贯穿所述陶瓷基板1的上表面和下表面的金属柱,如图3所示。
在本实施例中,金属浆料可以是铜。
第三、对陶瓷基板1的上下表面进行研磨抛光处理。
在本实施例中,由于为了使得金属浆料和陶瓷基板1之间形成气密性的封装底板,所述通孔2周围也堆积了金属浆料,因此,金属浆料固化后陶瓷基板1的通孔2内形成的金属柱是高于陶瓷基板1的上表面和下表面的,因此还需要将高出陶瓷基板1的上表面和下表面的金属浆料去掉,可以采用研磨的方法去掉,在一些应用场景中,还需要将陶瓷基板1磨到规定的厚度,或者为了保证金属浆料和陶瓷基板1的上下表面平齐,也需要对陶瓷基板1进行研磨处理,再研磨处理的过程中,有可能会存在一些划痕,还需要继续对陶瓷基板1进行抛光处理,以降低陶瓷基板1表面粗糙度,降低了传输损耗。
第四、在所述陶瓷基板1的上表面沉积金属,形成金属种子层3,在所述陶瓷基板1的上表面预留金属围框的位置,通过电化学沉积法在金属种子层3上制备金属围框,具体的可参照图4所示。
在本申请实施例中,金属种子层3上还可以预留设置射频芯片14的位置、用于加厚金属柱的位置和用于加厚所述导通柱***的射频信号屏蔽结构。可以将射频芯片14设置在预留设置射频芯片的位置。
当然,实际应用中,还可以在金属种子层3上面,制备表面导体层7。具体的参照图5-9所示。例如,在所述陶瓷基板1的上表面预留金属围框的位置,通过电化学沉积法在金属种子层3上制备金属围框之前,还包括:
在所述陶瓷基板1的上表面预留表面导体层7的位置,通过电化学沉积法在所述金属种子层3上制备表面导体层7,其中,所述表面导体层7的第一区域用于制备金属围框,所述表面导体层7的第二区域用于表贴待封装的射频芯片,所述表面导体层7的第三区域用于加厚所述导通柱和所述导通柱***的射频信号屏蔽结构。
如果需要制备表面导体层7,相应的,所述在所述陶瓷基板1的上表面预留金属围框的位置,通过电化学沉积法在金属种子层3上制备金属围框包括:
在所述陶瓷基板1的上表面预留金属围框的位置,通过电化学沉积法在表面导体层7的第一区域上制备金属围框。
在本申请实施例中,制备表面导体层7的具体方法是:在所述金属种子层3的上表面通过旋涂或覆膜热压的方式将第一光阻层5涂覆在金属种子层3上,然后在第一光阻层5上需要制备表面导体层7的位置经过曝光、显影等标准光刻工艺获得制备表面导体层7的导体层通孔,最后在第一光阻层5上的导体层通孔的位置通过电化学沉积法沉积金属铜,填充有金属铜的部分为表面导体层7,最后通过去除第一光阻层5得到表面导体层7。
第一光阻层5的材料可以选择高粘度光刻胶,也可以选择高解析度的光敏干膜,第一光阻层5满足约束条件:厚度大于15微米,线条解析度小于10微米,且第一光阻层5经过曝光后得到的导体层通孔的内侧壁是陡直的。
在制备所述表面导体层7后,为了得到预设厚度的表面导体层7,同时也为了得到精度更高、表面粗糙度更低的表面导体层7,还可以对所述表面导体层7进行厚度减薄和表面处理。
具体的,在制作时,可以对表面导体层7进行减薄,在研磨处理的过程中,有可能会存在一些划痕,还需要继续对表面导体层7进行抛光处理,以降低表面导体层7的表面粗糙度。为了方便制作金属围框需要保存第一光阻层5时,也要对第一光阻层5的表面进行研磨和抛光处理。
当然,实际应用中,还可以在通孔内沉积金属种子层,然后在沉积有金属种子层的通孔内通过表面电镀填充的方法填充金属。
第五、在所述陶瓷基板1的上表面预留金属围框的位置制备金属围框,参照10-12所示。
具体的制作方法还可以是:
在填充有金属铜的第一光阻层5上通过旋涂或覆膜热压的方式将第二光阻层9涂覆在第一光阻层5和表面导体层7上,然后在第二光阻层9上需要制备金属围框的位置经过曝光、显影等标准光刻工艺获得制备金属围框的围框通孔,最后在第二光阻层9上制备有预留围框通孔的位置通过电化学沉积法沉积金属铜,填充有金属铜的部分为金属围框,最后去除第二光阻层9得到金属围框。
第六、将所述陶瓷基板1上的所述表面导体层7对应的位置以外的金属种子层3去除。
在本申请实施例中,将金属种子层3去除的方法可以是化学腐蚀法。若金属种子层3采用的是铜,则用强酸洗刻蚀液去除;如果金属种子层3采用的钛,则用氧化物刻蚀液去除。
当然,实际应用中,若未制作表面导体层7,可以将用于制备金属围框的区域、用于表贴待封装的射频芯片的区域和用于加厚所述导通柱和所述导通柱***的射频信号屏蔽结构的区域以外其它区域的金属种子层3去除,参见图12所示。
在实际应用中,在去除表面导体层7对应的位置以外的金属种子层3后,为了提升气密封装器件对环境的耐受性,采用化学镀镍金的方式,对表面导体层7进行保护。
第七、将待封装的射频芯片14安装在所述陶瓷基板1上金属围框的内部,并将待封装的射频芯片14的射频线通过所述陶瓷基板1上的金属柱引出,参照图13-14所示。
在本申请实施例中,所述金属围框包括金属***墙11;当然,当待封装的射频芯片14为至少两个,且所述待封装的射频芯片14之间需要隔离时,所述金属围框还包括:隔离墙12,需要隔离的多个射频芯片14位于不同的气密空间中,气密空间之间通过所述隔离墙12隔离。
第八、采用焊接的方式将盖板15密封在所述金属围框的上表面,形成气密封装结构,参照图15-16所示。
如图17所示,在本实用新型的实施例中,在将盖板密封在所述金属围框的上表面之前,还可以在盖板15的正面制作散热翅片17。
具体的,制作散热翅片17的方法是在盖板的正面通过旋涂或覆膜热压的方式制作第三光阻层,并在第三光阻层上刻蚀出制作散热翅片的通孔,最后在第三光阻层上刻蚀出制作散热翅片的通孔的位置上沉积金属,去除第三光阻层即可得到散热翅片17。
在具体应用中,在制作有散热翅片17时,射频芯片的底部与金属围框相连,如果射频芯片制作在金属种子层上,则射频芯片下的金属种子层与金属围框相连,通过金属种子层将热量传递到金属围框,通过金属围框将热量向上传递到散热翅片。如果射频芯片制作在表面导体层上,则可以通过芯片下的表面导体层和金属种子层与金属围框相连,或者金属种子层与金属围框相连。
在本实用新型的实施例中,在将盖板密封在所述金属围框的上表面之前,还可以在盖板15的正面制作天线。
具体的,制作天线的方法是在盖板的正面通过旋涂或覆膜热压的方式制作第四光阻层,并在第四光阻层上刻蚀出制作天线的图形,最后在第四光阻层上刻蚀出制作天线的图形的位置上沉积金属,去除第四光阻层即可得到天线。
在具体应用中,制作天线时,盖板上可以采用皮秒冷激光加工钻孔,加工出盖板通孔,盖板通孔内沉积金属浆料,盖板通孔内的金属浆料记为盖板金属柱,天线与一个盖板通孔内的盖板金属柱相连。
相应的,在金属围框内还要安装弹簧柱,弹簧柱的弹簧柱第二端通过焊接与射频芯片相连或射频芯片下的金属种子层或表面导体层相连。弹簧柱的第一端与盖板扣接,并且弹簧柱的第一端与连接有天线的盖板金属柱的下端相连。
在具体应用中,为了避免天线对芯片的辐射,在盖板的背面设有屏蔽层,屏蔽层为金属材料,例如铜。屏蔽层通过沉积屏蔽材料得到。或者通过在盖板背面通过旋涂或覆膜热压的方式制作第五光刻胶,通过刻蚀第五光刻胶,在第五光刻胶上刻蚀出制作屏蔽层的图形,在制作屏蔽层的图形上沉积屏蔽材料,最后去除第五光刻胶即可得到屏蔽层。
在实际应用中,还可以进一步验证所述气密封装结构的气密性,进而判断气密封装结构是否合格。
具体的,将气密封装结构放入检漏的容器中,在容器中充氦并加0.5Mpa的压力。经过4小时后,将气密封装结构取出,采用检漏液浸泡法进行粗检,若检漏液表面无气泡产生,则合格,反之则不合格。最后,对合格的气密封装结构用氦气质谱仪进行细检,如果检漏仪显示氦气流量低于1*10-9pa.cm3/s,则证明合格,反之则不合格。
在确定气密性合格后,在陶瓷基板1的背面设置垂直互联的锡球16作为引脚,以便于将气密封装结构安装到母版上,参照图15-16所示。
以上第一至第八中的步骤可以根据实际需要进行删减或者重新组合。
需要说明的是,上述实施例中的金属种子层3、表面导体层7均设置在所述陶瓷基板1的上面,实际应用中,陶瓷基板1的背面还可以设置金属下种子层4,在金属下种子层4下预留的设置锡球16的位置上制备锡球16,具体的步骤与制备金属种子层的步骤相同。
还可以在金属下种子层4下设置表面下导体层8,表面下导体层8可以通过在金属下种子层4下沉积第一下光阻层6,然后将第一下光阻层6经过光刻、沉积等方式得到表面下导体层8,具体的步骤与制备表面导体层7的步骤相同。在表面下导体层8下预留的设置锡球16的位置上制备锡球16。
还可以在表面下导体层8下设置下金属层13,下金属层13可以通过在表面下导体层8下沉积第二下光阻层10,然后经过光刻等步骤得到,具体的步骤与制备表面下导体层8的步骤相同,在下金属层13下预留的设置锡球16的位置上制备锡球16。
以上所述,以上实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (10)

1.一种气密封装器件,其特征在于,包括:
陶瓷基板,设有贯穿所述陶瓷基板的上表面和下表面的通孔,所述陶瓷基板的通孔内部填充金属浆料,所述通孔内的金属浆料记为金属柱;
金属围框,设置在所述陶瓷基板的上面;
射频芯片,安装在所述陶瓷基板上金属围框的内部,所述射频芯片的射频线和控制线分别通过所述陶瓷基板上的金属柱引出;
盖板,焊接在所述金属围框上表面,所述陶瓷基板、所述金属围框和所述盖板形成容纳所述射频芯片的气密结构。
2.如权利要求1所述的气密封装器件,其特征在于,连接所述射频芯片的射频线的金属柱记为导通柱,所述导通柱的***还设有一圈金属柱形成的射频信号屏蔽结构。
3.如权利要求1所述的气密封装器件,其特征在于,所述金属围框包括:金属***墙;
当所述射频芯片为至少两个,且所述射频芯片之间需要隔离时,所述金属围框还包括:隔离墙,需要隔离的多个射频芯片位于不同的气密空间中,气密空间之间通过所述隔离墙隔离。
4.如权利要求2所述的气密封装器件,其特征在于,所述气密封装器件还包括:
金属种子层,设置在所述陶瓷基板上,所述金属种子层的第一区域用于制备金属围框,所述金属种子层的第二区域用于表贴射频芯片,所述金属种子层的第三区域用于加厚所述导通柱和所述导通柱***的射频信号屏蔽结构;
金属下种子层,设置在所述陶瓷基板下,所述金属下种子层的第一区域用于制备下金属。
5.如权利要求4所述的气密封装器件,其特征在于,所述气密封装器件还包括:
表面导体层,设置在所述金属种子层上,表面导体层的第一区域用于制备金属围框,所述表面导体层的第二区域用于表贴射频芯片,所述表面导体层的第三区域用于加厚所述导通柱和所述导通柱***的射频信号屏蔽结构;
表面下导体层,设置在所述金属下种子层下。
6.如权利要求5所述的气密封装器件,其特征在于,所述气密封装器件还包括:
下金属层,设置在所述表面下导体层下。
7.如权利要求1所述的气密封装器件,其特征在于,所述气密封装器件还包括:
锡球,设置在所述陶瓷基板的下表面。
8.如权利要求1所述的气密封装器件,其特征在于,所述气密封装器件还包括:
散热翅片,设置在所述盖板的正面。
9.如权利要求1所述的气密封装器件,其特征在于,所述盖板上设有盖板通孔,所述盖板通孔贯穿所述盖板的上表面和下表面,所述盖板通孔内填充金属浆料,所述盖板通孔内的金属浆料记为盖板金属柱;
相应的,所述气密封装器件还包括:
平面天线,所述平面天线的下表面贴合在所述盖板的上表面,所述平面天线与一个盖板金属柱相连,连接所述平面天线的盖板金属柱通过连接结构与所述射频芯片相连。
10.如权利要求9所述的气密封装器件,其特征在于,所述连接结构为弹簧柱。
CN201922044538.3U 2019-11-22 2019-11-22 一种气密封装器件 Active CN210956645U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201922044538.3U CN210956645U (zh) 2019-11-22 2019-11-22 一种气密封装器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922044538.3U CN210956645U (zh) 2019-11-22 2019-11-22 一种气密封装器件

Publications (1)

Publication Number Publication Date
CN210956645U true CN210956645U (zh) 2020-07-07

Family

ID=71372775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922044538.3U Active CN210956645U (zh) 2019-11-22 2019-11-22 一种气密封装器件

Country Status (1)

Country Link
CN (1) CN210956645U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114323818A (zh) * 2021-11-17 2022-04-12 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 陶瓷气密封元器件内部气氛取样方法及应用

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114323818A (zh) * 2021-11-17 2022-04-12 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 陶瓷气密封元器件内部气氛取样方法及应用

Similar Documents

Publication Publication Date Title
US9293446B2 (en) Low profile semiconductor module with metal film support
US9666930B2 (en) Interface between a semiconductor die and a waveguide, where the interface is covered by a molding compound
US20190221531A1 (en) On-Chip Antennas for Semiconductor Devices and Related Manufacturing Methods
CN111029310A (zh) 一种气密封装器件及气密封装方法
CN105161468A (zh) 一种射频芯片及其无源器件的封装结构和封装方法
CN210956645U (zh) 一种气密封装器件
CN111029311A (zh) 一种气密封装方法及气密封装器件
CN111029313A (zh) 一种气密封装器件及气密封装方法
CN114188286A (zh) 一种射频模块、制作方法及电子设备
CN110943065A (zh) 一种封装器件及封装方法
CN210956664U (zh) 一种封装器件
CN208923109U (zh) 直接焊锡互连的滤波器芯片封装结构
CN208655620U (zh) 具有焊锡互连的金属柱滤波器芯片封装结构
CN208507655U (zh) 带有延伸围堰的滤波器芯片封装结构
CN204966479U (zh) 一种射频芯片及其无源器件的封装结构
CN112687636B (zh) 一种金属陶瓷封装外壳、器件及制备方法
CN210956643U (zh) 一种气密封装器件
CN210956641U (zh) 一种气密封装器件
CN110943053A (zh) 一种陶瓷气密封装器件及封装方法
CN210956642U (zh) 一种气密封装器件
CN210956644U (zh) 一种陶瓷气密封装器件
CN208923194U (zh) 带有金属柱的滤波器芯片封装结构
CN208923195U (zh) 带有双围堰和金属化基板的滤波器芯片封装结构
CN208655699U (zh) 带有金属化基板的滤波器芯片封装结构
CN208655698U (zh) 带有双围堰滤波器芯片的封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant