CN111029313A - 一种气密封装器件及气密封装方法 - Google Patents

一种气密封装器件及气密封装方法 Download PDF

Info

Publication number
CN111029313A
CN111029313A CN201911155677.1A CN201911155677A CN111029313A CN 111029313 A CN111029313 A CN 111029313A CN 201911155677 A CN201911155677 A CN 201911155677A CN 111029313 A CN111029313 A CN 111029313A
Authority
CN
China
Prior art keywords
metal
hole
tube shell
chip
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911155677.1A
Other languages
English (en)
Inventor
李仕俊
赵瑞华
徐达
常青松
郭旭光
戴伟
徐森峰
世娟
李海剑
屈建洋
汲林
孙菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201911155677.1A priority Critical patent/CN111029313A/zh
Publication of CN111029313A publication Critical patent/CN111029313A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明公开了一种气密封装器件及气密封装方法，气密封装器件，包括：下管壳，设有贯穿下管壳的上表面和下表面的第一通孔，第一通孔内的金属记为第一金属柱；芯片，安装在下管壳的正面，芯片的焊盘通过键合线与第一金属柱相连；上管壳，设置在下管壳上，上管壳上设有贯穿所述上管壳的上表面和下表面的第二通孔，第二通孔内的金属记为第二金属柱；平面天线，平面天线的下表面贴合在所述上管壳的上表面，平面天线与一个第二金属柱相连，连接所述天线的第二金属柱通过连接结构与所述芯片相连。通过在上管壳的上表面直接制备平面天线，平面天线和气密封装器件是一体结构，提高了气密封装结构的集成密度。

Description

一种气密封装器件及气密封装方法
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种气密封装器件及气密封装方法。
背景技术
在常规的射频收发链路中，天线、射频放大滤波模块和数字控制模块相互独立，通过母版互联。天线为保证辐射效率，需要半开放空间且选用低介电常数的介质做载体，目前的气密封装器件只是用于封装芯片，不能满足对天线的封装，而与芯片互联的天线只能单独制备一个模块后再与气密封装器件中的芯片相连，空间体积较大，集成密度不高。
发明内容
本发明实施例提供了一种气密封装器件及气密封装方法，旨在解决目前气密封装结构集成密度低的问题。
本发明实施例的第一方面提供了一种气密封装器件，包括：
下管壳，设有贯穿所述下管壳的上表面和下表面的第一通孔，所述下管壳的第一通孔内部填充金属，所述第一通孔内的金属记为第一金属柱；
芯片，安装在所述下管壳的正面，所述芯片的焊盘通过键合线与所述第一金属柱相连；
上管壳，设置在所述下管壳上，所述上管壳上设有贯穿所述上管壳的上表面和下表面的第二通孔，所述上管壳的第二通孔内部填充金属，所述第二通孔内的金属记为第二金属柱，所述上管壳和所述下管壳形成容纳所述芯片的气密结构；
平面天线，所述平面天线的下表面贴合在所述上管壳的上表面，所述平面天线与一个第二金属柱相连，连接所述平面天线的第二金属柱通过连接结构与所述芯片相连。
在本申请的实施例中，所述连接结构为弹簧柱，所述弹簧柱的第一端连接所述芯片，所述弹簧柱的第二端与所述连接所述天线的第二金属柱相连。
在本申请的实施例中，所述气密封装器件还包括：
天线背板，通过热压的方式设置在所述上管壳的上表面、且位于所述平面天线的下表面和所述上管壳的上表面之间，所述天线背板上设有第三通孔，所述第三通孔在所述第二通孔上与第二通孔相连通，所述第三通孔内部填充金属，所述第三通孔内的金属记为第三金属柱。
在本申请的实施例中，所述上管壳包括：
盖板，设有贯穿所述盖板的上表面和下表面的第二通孔，所述盖板的第二通孔内部填充金属，所述第二通孔内的金属记为第二金属柱；
上金属围框，设置在所述盖板的背面。
在本申请的实施例中，所述下管壳包括：
基板，设有贯穿所述基板的上表面和下表面的第一通孔，所述第一通孔内填充金属，所述第一通孔内的金属记为第一金属柱，其中，所述芯片设置在所述基板的上表面用于设置芯片的位置；
下金属围框，设置在所述基板的正面用于设置下金属围框的位置，所述上金属围框的下表面和所述下金属围框的上表面连接。
在本申请的实施例中，所述气密封装器件还包括：
隔离层，设置在所述上管壳的背面。
本发明实施例的第二方面提供了一种气密封装方法，包括：
在下管壳上制备第一通孔，其中，所述第一通孔贯穿所述下管壳的上表面和下表面；
在所述下管壳的第一通孔内注入金属，形成贯穿所述下管壳的上表面和下表面的第一金属柱；
将待封装的芯片安装在所述下管壳上预留的安装芯片的位置，并将芯片的焊盘通过键合线与所述下管壳上的第一金属柱连接；
在上管壳上制备第二通孔，其中，所述第二通孔贯穿所述上管壳的上表面和下表面；
在所述上管壳的第二通孔内注入金属，形成贯穿所述上管壳的上表面和下表面的第二金属柱；
依次通过蒸发、光刻和剥离的方式在所述上管壳的上表面预留平面天线的位置制备平面天线，或依次通过溅射、光刻和电镀的方式在所述上管壳的上表面预留平面天线的位置制备平面天线，所述天线与一个所述第二金属柱相连；
将连接所述天线的第二金属柱通过连接结构与所述芯片相连，并焊接所述上管壳和所述下管壳，使所述上管壳和所述下管壳形成容纳所述芯片的气密结构。
在本申请的实施例中，在制备平面天线之后，还包括：
在所述上管壳的背面制备隔离层。
在本申请的实施例中，在制备平面天线之前，还包括：
通过热压法在所述上管壳的上表面制备天线背板，在所述天线背板上制备贯穿所述天线背板的上表面和下表面的第三通孔，第三通孔与第二通孔相连通；
在所述第三通孔内注入金属，并将所述金属固化，形成贯穿所述天线背板的上表面和下表面的第三金属柱；
相应的，依次通过蒸发、光刻和剥离的方式在在所述上管壳的上表面预留平面天线的位置制备平面天线，或依次通过溅射、光刻和电镀的方式在所述上管壳的上表面预留平面天线的位置制备平面天线为：
依次通过蒸发、光刻和剥离的方式在在所述天线背板的上表面预留平面天线的位置制备平面天线，或依次通过溅射、光刻和电镀的方式在所述天线背板的上表面预留平面天线的位置制备平面天线，所述天线与一个所述第二金属柱相连。
在本申请的实施例中，所述将连接所述天线的第二金属柱通过连接结构与所述芯片相连，并焊接所述上管壳和所述下管壳，使所述上管壳和所述下管壳形成容纳所述芯片的气密结构包括：
通过焊接的方式将连接结构的第一端与所述芯片相连，通过扣接的方式将连接结构的第二端与连接所述天线的第二金属柱相连，并焊接所述上管壳和所述下管壳，使所述上管壳和所述下管壳形成容纳所述芯片的气密结构。
本发明通过在上管壳的上表面直接制备平面天线，平面天线和气密封装器件是一体结构，气密封装器件不用另外封装一个天线与气密封装器件相连，提高了气密封装结构的集成密度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的一个实施例提供的气密封装器件的结构示意图；
图2为本发明的一个实施例提供的气密封装方法的流程示意图；
图3为本发明的一个实施例提供的气密封装器件的在基板上设置第一通孔断面结构示意图；
图4为本发明的一个实施例提供的在基板上设置第一通孔的俯视结构示意图；
图5为本发明的一个实施例提供的沉积正面种子层和背面种子层后的断面结构示意图；
图6为本发明的一个实施例提供的制作第二光阻层后的断面结构示意图；
图7为本发明的一个实施例提供的制作正面导体层和背面导体层后的断面结构示意图；
图8为本发明的一个实施例提供的制作第三光阻层后的断面结构示意图；
图9为本发明的一个实施例提供的制作铜导热柱的断面结构示意图；
图10为本发明的一个实施例提供的去除第二光阻层和第三光阻层后的断面结构示意图；
图11为本发明的一个实施例提供的制作下金属围框、连接结构和隔离墙的断面结构示意图；
图12为本发明的一个实施例提供的安装芯片后的断面结构示意图；
图13为本发明的一个实施例提供的在盖板上制作上种子层和下种子层的断面结构示意图；
图14为本发明的一个实施例提供的制作上导体层和下导体层的断面结构示意图；
图15为本发明的一个实施例提供的去除上种子层和下种子层的断面结构示意图；
图16为本发明的一个实施例提供的制作天线背板的断面结构示意图；
图17为本发明的一个实施例提供的制作平面天线的断面结构示意图；
图18为本发明的一个实施例提供的制作上金属围框和隔离层的断面结构示意图。
其中：1、基板；2、第一通孔；3、正面种子层；4、第二光阻层；5、第一金属柱；6、正面导体层；7、背面导体层；8、第三光阻层；9、铜导热柱；10、下金属围框；11、芯片；12、盖板；13、阻焊层；14、隔离墙；15、连接结构；16、第二通孔；17、上种子层；18、下种子层；19、上导体层；20、下导体层；21、天线背板；22、平面天线；23、上金属围框；24、隔离层。
具体实施方式
为了使本技术领域的人员更好地理解本方案，下面将结合本方案实施例中的附图，对本方案实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本方案一部分的实施例，而不是全部的实施例。基于本方案中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本方案保护的范围。
本方案的说明书和权利要求书及上述附图中的术语“包括”以及其他任何变形，是指“包括但不限于”，意图在于覆盖不排他的包含。此外，术语“第一”和“第二”等是用于区别不同对象，而非用于描述特定顺序。
以下结合具体附图对本发明的实现进行详细地描述：
如图1所示，本发明实施例所提供的一种气密封装器件，包括：
下管壳，设有贯穿所述下管壳的上表面和下表面的第一通孔2，所述下管壳的第一通孔2内部填充金属，所述第一通孔2内的金属记为第一金属柱5；
芯片11，安装在所述下管壳的正面，所述芯片11的焊盘通过键合线与所述第一金属柱5相连；
上管壳，设置在所述下管壳上，所述上管壳上设有贯穿所述上管壳的上表面和下表面的第二通孔16，所述上管壳的第二通孔16内部填充金属，所述第二通孔16内的金属记为第二金属柱，所述上管壳和所述下管壳形成容纳所述芯片11的气密结构；
平面天线22，所述平面天线22的下表面贴合在所述上管壳的上表面，所述平面天线22与一个第二金属柱相连，连接所述平面天线22的第二金属柱通过连接结构15与所述芯片11相连。
在本实施例中，金属浆料为铜浆或铜电镀液。芯片11可以是射频芯片11。与所述芯片11的焊盘连接的第一金属柱5记为导通柱，所述导通柱的***还设有一圈第一金属柱5形成的信号屏蔽结构。信号屏蔽结构可以是类同轴的信号屏蔽结构。
由于导通柱需要传输信号，因此，需要为所述导通柱设置信号屏蔽结构。本申请中的信号屏蔽结构可以设置为：在制备所述导通柱对应的第一通孔2时，一并在该第一通孔2的***制备一圈第一通孔2，这圈第一通孔2内也注入金属形成第一金属柱5，包围所述导通柱的第一金属柱5就可以形成信号屏蔽结构。
在本实施例中，平面天线22可以为金属材料，例如金属铜材料。平面天线22通过第二通孔16与芯片11相连，实现通信。
本发明实施例中，在上管壳的上表面直接制备平面天线22，平面天线22和气密封装器件是一体结构，使气密封装器件不用另外封装一个天线与气密封装器件相连，提高了气密封装结构的集成密度。
如图1所示，在本发明的实施例中，所述连接结构15为弹簧柱，所述弹簧柱的第一端连接所述芯片11，所述弹簧柱的第二端与所述连接所述天线的第二金属柱相连。
在本实施例中，弹簧柱可以是已经制备好的，也可以是从市面上购买的弹簧柱，弹簧柱为金属材质。弹簧柱的设置既可以传递信号，也可以缓冲加热带来的微小形变，消除膨胀应力。
在本实施例中，弹簧柱可以是多个，其中至少有与芯片11相连的弹簧柱，还可以有与第一通孔2相连的弹簧柱，与第一通孔2相连的弹簧柱的作用主要是天线接地和热传导；其中，与第一通孔2相连的弹簧柱在天线与上金属围框23相连，且下金属围框10与第一通孔2相连时可以去除，通过金属围框实现天线接地，以及上管壳的散热。
如图1所示，在本发明的实施例中，所述气密封装器件还包括：
天线背板21，通过热压的方式设置在所述上管壳的上表面、且位于所述平面天线22的下表面和所述上管壳的上表面之间，所述天线背板21上设有第三通孔，所述第三通孔在所述第二通孔16上与第二通孔16相连通，所述第三通孔内部填充金属，所述第三通孔内的金属记为第三金属柱。
在本实施例中，天线背板21为高频有机介质板，在天线背板21上制作平面天线22更方便。平面天线22与天线背板21上的第三金属柱相连。天线背板21的材料可以是LCP材料(Liquid Crystal Polymer-液晶聚合物)。
如图1所示，在本发明的实施例中，所述上管壳包括：
盖板12，设有贯穿所述盖板12的上表面和下表面的第二通孔16，所述盖板12的第二通孔16内部填充金属，所述第二通孔16内的金属记为第二金属柱；
上金属围框23，设置在所述盖板12的背面。
在本实施例中，盖板12可以为陶瓷板。第二通孔16的直径的选择可以参照如下约束条件：所述盖板12的厚度和所述第二通孔16的直径的比值在3:1到4:1之间，根据实际封装时盖板12的厚度，所述第二通孔16的直径可以设置在70-125微米之间。所述上金属围框23的下部设有上咬合凸点。
如图1所示，在本发明的实施例中，下管壳包括：
基板1，设有贯穿所述基板1的上表面和下表面的第一通孔2，所述第一通孔2内填充金属，所述第一通孔2内的金属记为第一金属柱5，其中，所述芯片11设置在所述基板1的上表面用于设置芯片11的位置；
下金属围框10，设置在所述基板1的正面用于设置下金属围框10的位置，所述上金属围框23的下表面和所述下金属围框10的上表面连接。
在本实施例中，基板1为预先烧结好的陶瓷基板1，例如，可以是氧化铝陶瓷、氮化铝陶瓷和石英等。所述第一通孔2的直径的选择可以参照如下约束条件：所述基板1的厚度和所述第一通孔2的直径的比值在3:1到4:1之间，根据实际封装时基板1的厚度，所述第一通孔2的直径可以设置在70-125微米之间。
在本实施例中，下金属围框10的上表面设有与上咬合凸点相配合的咬合凸点，上金属围框23和下金属围框10通过激光侧面熔焊技术连接。上金属围框23和下金属围框10的材质均可以是铜。在上管壳上制作上金属围框23，在下管壳上制备下金属围框10主要是为了降低制作难度，当然在制作时也可以在上管壳上直接制作整个的金属围框，下管壳上不制作，或者在下管壳上制作整个的金属围框，在上管壳上不制作。下金属围框10下设有接地通孔，接地通孔内填充金属，上金属围框23和下金属围框10的高度和可以为200-1000μm。
如图1所示，在本发明的实施例中，所述气密封装器件还包括：
隔离层24，设置在所述上管壳的背面。
在本实施例中，隔离层24可以是金属材料，例如金属铜材料，隔离层24设置在上管壳的背面，可以覆盖上管壳的所有背面，也可以只在芯片11上方对应的上管壳的背面位置设置隔离层24，隔离层24的作用是减少天线对芯片11的辐射。
如图1所示，在本发明的实施例中，所述气密封装器件还包括：
铜导热柱9，设在所述基板1的背面，其中，至少存在预设数量的铜导热柱9作为所述气密封装器件的输入输出引脚与所述第一金属柱5连接。
在本实施例中，基板1的背面的铜导热柱9满足的约束条件为：铜导热柱9的高度为200-1000微米，铜导热柱9的精度在±5微米。
本发明实施例中，可以有一部分铜导热柱9直接与所述基板1相连，与基板1相连接的铜导热柱9一方面可以将基板1上的热量散出，另一方面能对整体的封装外壳起到支撑作用，使封装外壳与其他结构相连时更稳定。与第一金属柱5相连的铜导热柱9作为封装I/O引出端，可以作为散热通道，帮助封装器件散热，另一方面还能缓冲气密封装器件与PCB安装母版热应力，避免气密封装器件与PCB安装母版连接时热失配而开裂。
如图1所示，在本发明的实施例中，当待封装的芯片11为至少两个，且所述待封装的芯片11之间需要隔离时，所述气密封装器件还包括：隔离墙14，需要隔离的多个芯片11位于不同的气密空间中，气密空间之间通过所述隔离墙14隔离。
在本实施例中，采用隔离墙14将芯片11隔开，使芯片11之间互不干扰。隔离墙14的厚度可以在150-200μm之间。所述隔离墙14可以是金属材料制成。
如图1所示，在本发明的实施例中，所述气密封装器件还包括：
阻焊层13，设置在所述基板1的背面、且位于所述铜导热柱9的区域以外的其它区域。
在本实施例中，在基板1的背面，在外安装面上设置阻焊层13可以提升封装器件的可靠性，且方便安装。
如图1所示，在本发明的实施例中，所述气密封装器件还包括：
正面种子层3，位于所述基板1的正面和所述基板1的第一通孔2的内侧壁；其中，所述正面种子层3的上表面的第一区域用于制备下金属围框10，所述正面种子层3的上表面的第二区域用于设置芯片11；
背面种子层，位于所述基板1的背面；
相应的，铜导热柱9设在所述背面种子层的背面。
在本实施例中，正面种子层3和背面种子层的材料均可以为Ti或铜，厚度均可以为50nm-5000nm，也可以根据具体需要选择其他厚度。
如图1所示，在本发明的实施例中，所述气密封装器件还包括：
正面导体层6，设置在所述正面种子层3上，其中，所述正面导体层6的上表面的第一区域用于制备所述下金属围框10，所述正面导体层6的上表面的第二区域用于设置芯片11，所述正面导体层6的上表面的第三区域用于加厚第一金属柱5。
背面导体层7，设置在所述背面种子层下；
相应的，铜导热柱9设在所述背面导体层7的背面。
在本实施例中，正面导体层6和背面导体层7的厚度均可以在15-20μm之间，实现气密。正面导体层6和背面导体层7的材料可以是铜。正面导体层覆盖在基板和第一金属柱上方，基板和第一金属柱之间形成完整的包覆结构，保证气密性。背面导体层覆盖在基板和第一金属柱下方，基板和第一金属柱之间形成完整的包覆结构，保证气密性。
在本实施例中，设置在一个区域内的背面导体层7下的铜导热柱9可以是一个也可以是两个或多个。
在本发明的实施例中，所述气密封装器件还包括：
耦合结构，设置在所述盖板12的背面，且位于需要耦合的芯片11的上方。
在本实施例中，耦合结构为平面结构或阶梯结构。
在实际制作时，耦合结构可以通过光刻、沉积和剥离的方式得到。
在本发明的实施例中，所述气密封装器件还包括：
下种子层18，设置在所述盖板12的背面和所述第二通孔16的内侧壁，所述下种子层18的第一区域用于制备上金属围框23；
相应的，隔离层24设置在下种子层18下。
在本发明的实施例中，所述气密封装器件还包括：
下导体层20，设置在下种子层18下，下导体层20的第一区域用于制备上金属围框23，下导体层20的第二区域用于加厚第二金属柱。
相应的，隔离层24设置在下导体层20下。
如图2所示，本发明实施例所提供的一种气密封装方法，包括：
S101，在下管壳上制备第一通孔2，其中，所述第一通孔2贯穿所述下管壳的上表面和下表面。
在本实施例中，上管壳为预先制备好的。上管壳上的基板1可以是预先烧结好的陶瓷基板1，在基板1上制备第一通孔2，可以采用皮秒冷激光加工钻孔，且加工出的第一通孔2贯穿所述基板1的上表面和下表面。这种方式制备的第一通孔2的孔壁光滑、垂直度高、所述基板1的上表面和下表面的孔径差值小于5％，所述第一通孔2在后续会注入金属作为信号的传输线，而这种方式制备的第一通孔2在注入金属后，能够减少传输损耗。
S102，在所述下管壳的第一通孔2内注入金属，形成贯穿所述下管壳的上表面和下表面的第一金属柱5。
在本实施例中，在第一通孔内填充金属可以采用金属浆料的方式，当第一通孔内设有正面种子层时，可以采用电镀的方式填充金属。
在本实施例中，连接所述芯片11的焊盘的第一金属柱5记为导通柱，所述导通柱的***还设有一圈第一金属柱5形成的信号屏蔽结构。
由于导通柱需要传输信号，因此，需要为所述第一导通柱设置信号屏蔽结构。本申请中的信号屏蔽结构可以设置为：在制备所述第一导通柱对应的第一通孔2时，一并在该第一通孔2的***制备一圈第一通孔2，这圈第一通孔2内也注入金属形成第一金属柱5，包围所述导通柱的第一金属柱5就可以形成信号屏蔽结构。
采用上述方式，无需额外制备信号屏蔽结构，在制备导通柱时一并制作，节省工艺成本。
S103，将待封装的芯片11安装在所述下管壳上预留的安装芯片11的位置，并将芯片11的焊盘通过键合线与所述下管壳上的第一金属柱5连接。
在本实施例中，需要将芯片11封装在气密封装外壳的内部，可以通过表贴的方式将芯片11安装在所述基板1上，还需要将芯片11通过键合线与所述基板1的第一通孔2内的金属相连。为了便于描述，可以将基板1的第一通孔2内的金属记为第一金属柱5。
S104，在上管壳上制备第二通孔16，其中，所述第二通孔16贯穿所述上管壳的上表面和下表面。
在本实施例中，在上管壳的盖板12上制备第二通孔16的方法与在基板1上制备第一通孔2的方法相同，可以采用皮秒冷激光加工钻孔，请参照S101。
S105，在所述上管壳的第二通孔16内注入金属，并将所述金属固化，形成贯穿所述上管壳的上表面和下表面的第二金属柱。
在第二通孔16内注入金属的方法与在第一通孔2内注入金属的方法相同，请参照S102。
S106，依次通过蒸发、光刻和剥离的方式在所述上管壳的上表面预留平面天线22的位置制备平面天线22，或依次通过溅射、光刻和电镀的方式在所述上管壳的上表面预留平面天线22的位置制备平面天线22，所述天线与一个所述第二金属柱相连。
在本实施例中，制备平面天线22的方法具体为：在上管壳的盖板12的上表面制备第一光阻层，在第一光阻层上刻蚀出平面天线22的图像，在平面天线22的图形中沉积金属，最后去除第一光阻层，得到平面天线22。
具体的，在制备时为了更方便制作天线，可以通过热压法在所述上管壳的上表面制备天线背板21，在所述天线背板21上制备贯穿所述天线背板21的上表面和下表面的第三通孔，第三通孔与第二通孔16相连通；在所述第三通孔内注入金属浆料，并将所述金属浆料固化，形成贯穿所述天线背板21的上表面和下表面的第三金属柱。具体的制备第三通孔和第三金属柱的方法可参照S101-S102。
最后，在天线背板21上制作平面天线22。
在具体应用中，在制作完平面天线22后，为了得到预设厚度的平面天线22，并且为了降低平面天线22的粗糙度，还可以对平面天线22的上表面进行研磨抛光处理。在一些应用场景中，还需要将平面天线22磨到规定的厚度，或者为了保证金属和平面天线22的上下表面平齐，也需要对平面天线22的上表面进行研磨处理，再研磨处理的过程中，有可能会存在一些划痕，还需要继续对平面天线22进行抛光处理，以降低平面天线22的表面粗糙度。
S107，将连接所述天线的第二金属柱通过连接结构15与所述芯片11相连，并焊接所述上管壳和所述下管壳，使所述上管壳和所述下管壳形成容纳所述芯片11的气密结构。
在本实施例中，通过焊接的方式将连接结构15的第一端与所述芯片11相连，通过扣接的方式将连接结构15的第二端与连接所述天线的第二金属柱相连，并焊接所述上管壳和所述下管壳，使所述上管壳和所述下管壳形成容纳所述芯片11的气密结构。上管壳的上金属围框23和下管壳的下金属围框10采用激光侧面熔焊连接。
在具体制备时，上管壳的上金属围框23下设有榫卯结构的下咬合凸点，下管壳的下金属围框10上设有与下咬合凸点相配合的上咬合凸点，在连接时，上咬合凸点和下咬合凸点相连接。
图3至图18是本申请实施例提供的另一种制备封装器件的工艺流程中不同步骤对应的封装的结构示意图。
第一、在下管壳的基板1上制备第一通孔2，其中，所述第一通孔2贯穿所述基板1的上表面和下表面。制备第一通孔2后的基板1的断面图可参见图3，制备第一通孔2后的基板1的俯视图可参照图4，具体的与步骤S101相同。
第二、在所述基板11的正面和第一通孔2的内侧壁沉积金属，形成正面种子层3，在所述基板1的上表面预留下金属围框10的位置，通过电化学沉积法在金属种子层上制备下金属围框10，具体的可参照图5所示。
在本实施例中，在沉积正面种子层3之前要将基板1和第一通孔2内进行清洗处理。在基板1的正面沉积正面种子层3采用的是物理气相沉积法或化学气相沉积法等方式。当然，也可以根据需要进行设置正面种子层3的厚度和采用其他方式设置正面种子层3。
在本实施例中，正面种子层3上还可以预留设置芯片11的位置。可以将芯片11设置在预留设置芯片11的位置。
第三、在设有正面种子层3的所述基板1的第一通孔2内注入金属，形成贯穿所述基板1的正面和背面的第一金属柱5。如图6-10所示。
与步骤S102的内容一致，具体可参照步骤S102的描述。
实际应用中在第一通孔2内注入金属的同时，还可以在正面种子层3上面，制备正面导体层6。通过电化学沉积法在所述正面种子层3上制备正面导体层6，其中，所述正面导体层6的第一区域用于制备下金属围框10，所述正面导体层6的第二区域用于表贴待封装的芯片11，所述正面导体层6的第三区域用于加厚所述导通柱和所述导通柱***的信号屏蔽结构。
如果需要制备正面导体层6，相应的，所述在所述基板1的上表面预留下金属围框10的位置，通过电化学沉积法在正面种子层3上制备下金属围框10包括：
在所述基板1的上表面预留下金属围框10的位置，通过电化学沉积法在正面导体层6的第一区域上制备下金属围框10。
在本申请实施例中，制备正面导体层6和第一金属柱5的具体方法是：在所述正面种子层3的上表面通过旋涂或覆膜热压的方式将第二光阻层4涂覆在正面种子层3上，然后在第二光阻层4上需要制备正面导体层6的位置经过曝光、显影等标准光刻工艺获得制备正面导体层6的导体层通孔，最后在第二光阻层4上的导体层通孔的位置和沉积有正面种子层3的基板1的第一通孔2内通过电化学沉积法沉积金属，第一通孔2内的金属要高出第一通孔2，填充在第一通孔2内的金属记为第一金属柱5，最后通过去除第二光阻层4得到正面种子层3上和第一金属柱5上方的正面导体层6。制备正面导体层6和第一金属柱5时的金属填充采用的是电镀法，电镀时采用脉冲镀和直流镀组合使用，可以保证第一通孔2内铜沉积没有空洞条件下还能提升效率。
第二光阻层4的材料可以选择高粘度光刻胶，也可以选择高解析度的光敏干膜，第二光阻层4满足约束条件：厚度大于15微米，线条解析度小于10微米，且第二光阻层4经过曝光后得到的导体层通孔的内侧壁是陡直的。
在制备所述正面导体层6后，为了得到预设厚度的正面导体层6，同时也为了得到精度更高、表面粗糙度更低的正面导体层6，还可以对所述正面导体层6进行厚度减薄和抛光处理。
具体的，在制作时，可以对正面导体层6进行减薄，在研磨处理的过程中，有可能会存在一些划痕，还需要继续对正面导体层6进行抛光处理，以降低正面导体层6的表面粗糙度。为了方便制作下金属围框10需要保存第二光阻层4时，也要对第二光阻层4的表面进行研磨和抛光处理，降低表面粗糙度，通过研磨和抛光处理，封装器件在使用时可以减小传输损耗。
第四，在所述基板1的背面制作下金属围框10。请参照图11所示。
在本实施例中，所述金属围框是用来作为封装器件的侧壁的，在制备下金属围框10时，可以将预先制备的下金属围框10加固在所述基板1上，也可以通过半导体工艺的方式在预留下金属围框10的位置保留金属，就在所述基板1上预留下金属围框10的位置制备出了下金属围框10。当然，实际应用中，还可以有其它方式制备下金属围框10，例如通过电化学沉积法也可以制备下金属围框10。在基板1上直接生长下金属围框10，下金属围框10的高度是可控的，下金属围框10的高度与芯片11的频率精确匹配，空间耦合度是可调的，提高芯片11的射频特性。
具体的还可以是，采用锡基或共晶焊料在200℃-350℃高温下将下金属围框10焊接到基板1上用于设置下金属围框10的位置。如果设有正面导体层6，则将下金属围框10焊接到正面导体层6上。
在本实施例中，在实际制备时，还可以对下金属围框10的上表面进行减薄，在研磨处理的过程中，有可能会存在一些划痕，还需要继续对下金属围框10的上表面进行抛光处理，以降低表面粗糙度。在本实施例中，可以通过电镀加厚和CMP减薄工艺精确控制下金属***墙高度降低气密封装器件的空间耦合度。
具体的，在制作下金属围框10时，还可以在所述基板1的背面预留铜导热柱9的位置制备铜导热柱9，其中，所述预留铜导热柱9的位置包括：所述基板1的背面所述金属柱对应的位置，如图8-10所示。
具体的制作铜导热柱9是依次通过蒸发、光刻和剥离的方式在所述基板1的下表面预留铜导热柱9的位置制备铜导热柱9，或依次通过溅射、光刻和电镀的方式在所述基板1的下表面预留铜导热柱9的位置制备铜导热柱9。具体的制作铜导热柱9的方法为：在基板1背面涂覆第三光阻层8，在第三光阻层8上光刻出铜导热柱9的图形，在铜导热柱9的图形内填充金属，最后剥离第三光阻层8，得到铜导热柱9。
具体的，在制作时，可以对铜导热柱9进行减薄，在研磨处理的过程中，有可能会存在一些划痕，还需要继续对铜导热柱9进行抛光处理，以降低铜导热柱9粗糙度。通过研磨和抛光处理后使铜导热柱9的Z相高度控制在±5μm范围内。
第五、将所述基板1上的所述正面导体层6对应的位置以外的正面种子层3去除，如图11所示。
在本实施例中，将正面种子层3去除的方法可以是化学腐蚀法。若正面种子层3采用的是铜，则用酸性洗刻蚀液去除；如果正面种子层3采用的钛，则用氧化物刻蚀液去除。
当然，实际应用中，若未制作正面导体层6，可以将用于制备下金属围框10的区域、用于表贴待封装的芯片11的区域和用于加厚所述导通柱和所述导通柱***的信号屏蔽结构的区域以外其它区域的正面种子层3去除。
第六、将待封装的芯片11安装在所述基板1上，并将待封装的芯片11的焊盘通过键合线与所述基板1上的第一金属柱5相连，参照图12所示。
该步骤与步骤S103内容一致，具体可参照步骤S103的描述，在此不再赘述。
在本申请实施例中，当待封装的芯片11为至少两个，且所述待封装的芯片11之间需要隔离时，所述气密封装器件还包括：隔离墙14，需要隔离的多个芯片11位于不同的气密空间中，气密空间之间通过所述隔离墙14隔离。采用隔离墙14将芯片11隔开，使芯片11之间互不干扰。
第七、将连接结构15，连接结构15可以是弹簧柱，将弹簧柱的第一端焊接在芯片11的焊盘上，参照图12所示。
第八、在上管壳的盖板12上制备第二通孔16，其中，所述第二通孔16贯穿所述盖板12的上表面和下表面；在所述上管壳的第二通孔16内注入金属，形成贯穿所述上管壳的上表面和下表面的第二金属柱，请参考S104和S105。
具体的制作第二通孔16的方法与在基板1上制备第一通孔2的方法相同，请参考第一通孔2的制备方法S101。在第二通孔16中填充金属的方法与在第一通孔2中填充金属的方法相同，可参考S102。
在具体应用中，在第二通孔16中填充金属之前，还可以在第二通孔16的内侧壁和盖板12的下表面制作下种子层18。具体的与制作正面种子层3的方法相同，再次不再赘述。
在制作第二金属柱的同时还可以制作下导体层20，具体的与制作正面导体层6的方法相同，在此不再赘述。
去除下导体层20对应位置之外的下种子层18，可参照图14-15所示。
第九、依次通过蒸发、光刻和剥离的方式在所述上管壳的上表面预留平面天线22的位置制备平面天线22，或依次通过溅射、光刻和电镀的方式在所述上管壳的上表面预留平面天线22的位置制备平面天线22，所述天线与一个所述第二金属柱相连，具体的请参考S106。
在具体制作时，还可以通过热压的方式在盖板12的上表面制作天线背板21，在所述天线背板21上制备贯穿所述天线背板21的上表面和下表面的第三通孔，第三通孔可以采用皮秒冷激光加工钻孔，第三通孔与第二通孔16相连通；在所述第三通孔内注入金属浆料，并将所述金属浆料固化，形成贯穿所述天线背板21的上表面和下表面的第三金属柱，可参照图16-17所示。
第十、在所述盖板12的背面制作上金属围框23，具体的上金属围框23的制作方法与下金属围框10的制作方法相同，请参考步骤第四中下金属围框10的制作方法，可参照图18所示。
具体的如果盖板12的背面设有下种子层18，则上金属围框23制作在下种子层18上，如果盖板12的背面设有下导体层20，则上金属围框23制作在下导体层20上。
在具体应用中，盖板12的背面还可以制作隔离层24，可参照图18所示。
具体的制作隔离层24的方法为：在盖板12背面涂覆第四光阻层，在第四光阻层上光刻出隔离层24的图像，在隔离层24的图形内填充金属，最后剥离第四光阻层，得到隔离层24。
在具体应用中还可以对隔离层24进行减薄和研磨处理。
第十一，将盖板12上的上金属围框23和基板1上的下金属围框10采用激光侧面熔焊连接。弹簧柱的第二端与连接所述平面天线22的第二金属柱连接，得到如图1所示的气密封装结构，具体的封装步骤可参考S107。
在实际应用中，还可以在芯片11上方，盖板12的背面设置耦合结构，耦合结构的可以是平面结构或阶梯结构。具体的制作耦合结构的方法与制作隔离层24的方法相同，再次不再赘述。
在实际应用中，还可以进一步验证所述气密封装结构的气密性，进而判断气密封装结构是否合格。
具体的，将气密封装结构放入检漏的容器中，在容器中充氦并加0.5Mpa的压力。经过4小时后，将气密封装结构取出，采用检漏液浸泡法进行粗检，若检漏液表面无气泡产生，则合格，反之则不合格。最后，对合格的气密封装结构用氦气质谱仪进行细检，如果检漏仪显示氦气流量低于1*10-9pa.cm3/s，则证明合格，反之则不合格。
以上第一至第十一中的步骤可以根据实际需要进行删减或进行重新组合。
需要说明的是，上述实施例中的正面种子层3、正面导体层6均设置在所述基板1的上面，实际应用中，基板1的背面还可以设置背面种子层，在背面种子层下预留的设置铜导热柱9的位置上制备铜导热柱9，具体的步骤与制备正面种子层3的步骤相同。
还可以在背面种子层下设置背面导体层7，背面导体层7的制作具体的步骤与制备正面导体层6的步骤相同。在背面导体层7下预留的设铜导热柱9的位置上制备铜导热柱9。
在盖板12的正面可以设置上种子层17，天线制作在上种子层17上，在上种子层17上可以制备上导体层19，天线可以设置在上导体层19上，可参考图13-15。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种气密封装器件，其特征在于，包括：
下管壳，设有贯穿所述下管壳的上表面和下表面的第一通孔，所述下管壳的第一通孔内部填充金属，所述第一通孔内的金属记为第一金属柱；
芯片，安装在所述下管壳的正面，所述芯片的焊盘通过键合线与所述第一金属柱相连；
上管壳，设置在所述下管壳上，所述上管壳上设有贯穿所述上管壳的上表面和下表面的第二通孔，所述上管壳的第二通孔内部填充金属，所述第二通孔内的金属记为第二金属柱，所述上管壳和所述下管壳形成容纳所述芯片的气密结构；
平面天线，所述平面天线的下表面贴合在所述上管壳的上表面，所述平面天线与一个第二金属柱相连，连接所述平面天线的第二金属柱通过连接结构与所述芯片相连。
2.如权利要求1所述的气密封装器件，其特征在于，所述连接结构为弹簧柱，所述弹簧柱的第一端连接所述芯片，所述弹簧柱的第二端与所述连接所述天线的第二金属柱相连。
3.如权利要求1所述的气密封装器件，其特征在于，所述气密封装器件还包括：
天线背板，通过热压的方式设置在所述上管壳的上表面、且位于所述平面天线的下表面和所述上管壳的上表面之间，所述天线背板上设有第三通孔，所述第三通孔在所述第二通孔上与第二通孔相连通，所述第三通孔内部填充金属，所述第三通孔内的金属记为第三金属柱。
4.如权利要求1所述的气密封装器件，其特征在于，所述上管壳包括：
盖板，设有贯穿所述盖板的上表面和下表面的第二通孔，所述盖板的第二通孔内部填充金属，所述第二通孔内的金属记为第二金属柱；
上金属围框，设置在所述盖板的背面。
5.如权利要求4所述的气密封装器件，其特征在于，所述下管壳包括：
基板，设有贯穿所述基板的上表面和下表面的第一通孔，所述第一通孔内填充金属，所述第一通孔内的金属记为第一金属柱，其中，所述芯片设置在所述基板的上表面用于设置芯片的位置；
下金属围框，设置在所述基板的正面用于设置下金属围框的位置，所述上金属围框的下表面和所述下金属围框的上表面连接。
6.如权利要求1所述的气密封装器件，其特征在于，所述气密封装器件还包括：
隔离层，设置在所述上管壳的背面。
7.一种气密封装方法，其特征在于，包括：
在下管壳上制备第一通孔，其中，所述第一通孔贯穿所述下管壳的上表面和下表面；
在所述下管壳的第一通孔内注入金属，形成贯穿所述下管壳的上表面和下表面的第一金属柱；
将待封装的芯片安装在所述下管壳上预留的安装芯片的位置，并将芯片的焊盘通过键合线与所述下管壳上的第一金属柱连接；
在上管壳上制备第二通孔，其中，所述第二通孔贯穿所述上管壳的上表面和下表面；
在所述上管壳的第二通孔内注入金属，形成贯穿所述上管壳的上表面和下表面的第二金属柱；
依次通过蒸发、光刻和剥离的方式在所述上管壳的上表面预留平面天线的位置制备平面天线，或依次通过溅射、光刻和电镀的方式在所述上管壳的上表面预留平面天线的位置制备平面天线，所述天线与一个所述第二金属柱相连；
将连接所述天线的第二金属柱通过连接结构与所述芯片相连，并焊接所述上管壳和所述下管壳，使所述上管壳和所述下管壳形成容纳所述芯片的气密结构。
8.如权利要求7所述的气密封装方法，其特征在于，在制备平面天线之后，还包括：
在所述上管壳的背面制备隔离层。
9.如权利要求7所述的气密封装方法，其特征在于，在制备平面天线之前，还包括：
通过热压法在所述上管壳的上表面制备天线背板，在所述天线背板上制备贯穿所述天线背板的上表面和下表面的第三通孔，第三通孔与第二通孔相连通；
在所述第三通孔内注入金属，并将所述金属固化，形成贯穿所述天线背板的上表面和下表面的第三金属柱；
相应的，依次通过蒸发、光刻和剥离的方式在在所述上管壳的上表面预留平面天线的位置制备平面天线，或依次通过溅射、光刻和电镀的方式在所述上管壳的上表面预留平面天线的位置制备平面天线为：
依次通过蒸发、光刻和剥离的方式在在所述天线背板的上表面预留平面天线的位置制备平面天线，或依次通过溅射、光刻和电镀的方式在所述天线背板的上表面预留平面天线的位置制备平面天线，所述天线与一个所述第二金属柱相连。
10.如权利要求7所述的气密封装方法，其特征在于，所述将连接所述天线的第二金属柱通过连接结构与所述芯片相连，并焊接所述上管壳和所述下管壳，使所述上管壳和所述下管壳形成容纳所述芯片的气密结构包括：
通过焊接的方式将连接结构的第一端与所述芯片相连，通过扣接的方式将连接结构的第二端与连接所述天线的第二金属柱相连，焊接所述上管壳和所述下管壳，使所述上管壳和所述下管壳形成容纳所述芯片的气密结构。
CN201911155677.1A 2019-11-22 2019-11-22 一种气密封装器件及气密封装方法 Pending CN111029313A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911155677.1A CN111029313A (zh) 2019-11-22 2019-11-22 一种气密封装器件及气密封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911155677.1A CN111029313A (zh) 2019-11-22 2019-11-22 一种气密封装器件及气密封装方法

Publications (1)

Publication Number Publication Date
CN111029313A true CN111029313A (zh) 2020-04-17

Family

ID=70207195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911155677.1A Pending CN111029313A (zh) 2019-11-22 2019-11-22 一种气密封装器件及气密封装方法

Country Status (1)

Country Link
CN (1) CN111029313A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111924795A (zh) * 2020-07-17 2020-11-13 诺思(天津)微***有限责任公司 器件封装模块及封装方法及具有该模块的电子装置
CN112687636A (zh) * 2020-12-24 2021-04-20 中国电子科技集团公司第十三研究所 一种金属陶瓷封装外壳、器件及制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111924795A (zh) * 2020-07-17 2020-11-13 诺思(天津)微***有限责任公司 器件封装模块及封装方法及具有该模块的电子装置
CN111924795B (zh) * 2020-07-17 2021-06-22 诺思(天津)微***有限责任公司 器件封装模块及封装方法及具有该模块的电子装置
CN112687636A (zh) * 2020-12-24 2021-04-20 中国电子科技集团公司第十三研究所 一种金属陶瓷封装外壳、器件及制备方法
CN112687636B (zh) * 2020-12-24 2022-12-06 中国电子科技集团公司第十三研究所 一种金属陶瓷封装外壳、器件及制备方法

Similar Documents

Publication Publication Date Title
US9293446B2 (en) Low profile semiconductor module with metal film support
JP4245499B2 (ja) マイクロデバイスのためのウェーハレベルパッケージ及び製造方法
US7667318B2 (en) Fan out type wafer level package structure and method of the same
US4953005A (en) Packaging system for stacking integrated circuits
CN111029310A (zh) 一种气密封装器件及气密封装方法
US20030227094A1 (en) Wafer level packaging of micro electromechanical device
US20050057327A1 (en) Transmission line of coaxial-type using dielectric film and manufacturing method and packaging method thereof
EP1659092B1 (en) Method for fabricating an electrode in a packaging substrate
CN111029313A (zh) 一种气密封装器件及气密封装方法
WO2009146587A1 (en) Bongding method for through-silicon-via based 3d wafer stacking
CN111029262A (zh) 一种芯片封装结构的制作方法
CN110943065A (zh) 一种封装器件及封装方法
CN109904128B (zh) 基于硅基载板的三维集成t/r组件封装结构及封装方法
CN114188286A (zh) 一种射频模块、制作方法及电子设备
CN210956664U (zh) 一种封装器件
CN114050130A (zh) Csop型陶瓷外壳、放大滤波器及制作方法
CN210956641U (zh) 一种气密封装器件
TWI582932B (zh) 晶圓處理及測試方法
CN112687636B (zh) 一种金属陶瓷封装外壳、器件及制备方法
CN210956645U (zh) 一种气密封装器件
JP2006129448A (ja) 通信モジュール
CN110943053A (zh) 一种陶瓷气密封装器件及封装方法
CN210956642U (zh) 一种气密封装器件
CN111029311A (zh) 一种气密封装方法及气密封装器件
CN115274568A (zh) 一种射频前端三维集成结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination