CN210954240U - 半导体测试装置 - Google Patents

半导体测试装置 Download PDF

Info

Publication number
CN210954240U
CN210954240U CN201921079896.1U CN201921079896U CN210954240U CN 210954240 U CN210954240 U CN 210954240U CN 201921079896 U CN201921079896 U CN 201921079896U CN 210954240 U CN210954240 U CN 210954240U
Authority
CN
China
Prior art keywords
connector
expansion
circuit board
test
expansion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201921079896.1U
Other languages
English (en)
Inventor
陈文祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201921079896.1U priority Critical patent/CN210954240U/zh
Application granted granted Critical
Publication of CN210954240U publication Critical patent/CN210954240U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本实用新型公开一种半导体测试装置,包括:一测试主板以及彼此上下相叠的多个扩充电路板。测试主板设置有主板顶面连接器;扩充电路板的两面分别设置扩充顶面连接器和扩充底面连接器,扩充顶、底面连接器共同组合成双向连接器。任相邻二扩充电路板之间分别以扩充底面连接器可插拔地对应插接于扩充顶面连接器;最下方扩充电路板叠接于测试主板上并以其扩充底面连接器可插拔地对应插接于测试主板的主板顶面连接器。借此,可达成没有凌乱的电线、可轻松插拔、不会接错以及不需拆除焊点的效果。

Description

半导体测试装置
技术领域
本实用新型涉及半导体的测试,特别是指具有轻易扩充功能的一种半导体测试装置。
背景技术
关于半导体,无论是集成电路(integrated circuit,以下简称:IC)或芯片的半导体测试,在制造过程中的不同阶段都是必须的,如此才能确保其功能。随着科技的发展,芯片的功能也愈来愈多、愈来愈复杂,导致除了测试主板之外,还常须额外连接扩充电路板。
现有测试装置都直接以多条电线一一连接于测试主板与扩充电路板之间,因此,额外连接扩充电路板显然极为麻烦且不易。而且,使用多条电线来连接,除了极为凌乱之外,一旦在连接电线时稍有不慎接错,就必须拆除全部电线并全部重新连接,甚至在完成测试后还必须拆除焊点以恢复原状并除错(Debug),显见极为麻烦且不便。
实用新型内容
本实用新型的目的在于提供一种半导体测试装置,能让额外连接扩充电路板变得轻易。
为了达成上述目的,本实用新型提供一种半导体测试装置,包括:一测试主板,其顶面设置有一主板顶面连接器;以及多个扩充电路板,彼此上下相叠且还叠接于该测试主板上,每一该扩充电路板设置有一双向连接器,每一该双向连接器包含分别设置于该扩充电路板的顶面和底面且彼此上下相对且能彼此对接的一扩充顶面连接器和一扩充底面连接器,任上下相邻的二该扩充电路板之间分别以上方该扩充电路板的该扩充底面连接器可插拔地对应插接于下方该扩充电路板的该扩充顶面连接器,该多个扩充电路板中的最下方该扩充电路板则以该扩充底面连接器可插拔地对应插接于该测试主板的该主板顶面连接器。
其中,还包括一测试主机,该测试主机具有一主机电路板,该主机电路板叠接于该多个扩充电路板中的最上方该扩充电路板上,该主机电路板的底面设置有一主机底面连接器,该主机电路板以该主机底面连接器能插拔地对应插接于最上方该扩充电路板的该扩充顶面连接器。
其中,该测试主板的该主板顶面连接器、每一该扩充电路板的该双向连接器和该主机电路板的该主机底面连接器皆进一步设置为复数个。
其中,该测试主板的该主板顶面连接器和每一该扩充电路板的该双向连接器皆进一步设置为复数个。
其中,还包括一测试治具,该测试主板和该多个扩充电路板设置于该测试治具内。
相较于现有技术,本实用新型具有以下功效:没有凌乱的电线、可轻松插拔、不会接错,甚至在完成测试后也只要将连接器拔开即可,完全不需进行拆除焊点等的麻烦工序。
以下结合附图和具体实施例对本实用新型进行详细描述,但不作为对本实用新型的限定。
附图说明
图1为本实用新型半导体测试装置于俯视时的立体组合图,省略主机电路板和测试治具。
图2为本实用新型半导体测试装置于俯视时的立体分解图,省略主机电路板和测试治具。
图3为本实用新型半导体测试装置于仰视时的立体分解图,省略主机电路板和测试治具。
图4为本实用新型半导体测试装置包含主机电路板和测试治具于组合后的侧视示意图。
其中,附图标记:
100…半导体测试装置
1…测试主板
11…主板顶面连接器
2a、2b、2c…扩充电路板
21…双向连接器
211…扩充顶面连接器
212…扩充底面连接器
3…主机电路板
31…主机底面连接器
4…检测端子
700…测试治具
900…待测物
具体实施方式
有关本实用新型的详细说明和技术内容,配合图式说明如下,然而所附图式仅提供参考与说明用,非用以限制本实用新型。
如图4所示,本实用新型提供一种半导体测试装置,用以对例如IC或芯片等的待测物900进行测试。本实用新型半导体测试装置100包括一测试主板1以及多个扩充电路板2a、2b、2c…(此后的元件符号省略不表),较佳还包括一测试主机(图中未示),具体而言则还包括一测试治具700。
如图1至图4所示,测试主板1具有彼此相对的一顶面和一底面,测试主板1的顶面设置有至少一主板顶面连接器11,于本实施例中则是设置有复数个主板顶面连接器11,如图2所示是在顶面的两端相对位置分别设置一个主板顶面连接器11。所称复数个指两个以上。
多个扩充电路板2a、2b、2c的数量可为三个以上,于本实施例中则以三个为例进行说明。多个扩充电路板2a、2b、2c之间彼此上下相叠,且多个扩充电路板2a、2b、2c还叠接于测试主板1上。
每一扩充电路板(以2a为例)设置有一双向连接器21,每一双向连接器21包含一扩充顶面连接器211和一扩充底面连接器212,且每一双向连接器21的扩充顶面连接器211和扩充底面连接器212能彼此对接(即:能彼此对应插接)。扩充顶面连接器211和扩充底面连接器212彼此上下相对地分别设置于扩充电路板2a的顶面和底面。
如此一来,将使任上下相邻的二扩充电路板2a、2b之间(或2b、2c之间),能够分别以上方扩充电路板2a(或2b)的扩充底面连接器212可插拔地对应插接于下方扩充电路板2b(或2c)的扩充顶面连接器211,以于插接后使得上方扩充电路板2a(或2b)与下方扩充电路板2b(或2c)彼此电性连通。
再者,于多个扩充电路板2a、2b、2c中的最下方扩充电路板2c,则以其扩充底面连接器212可插拔地对应插接于测试主板1的主板顶面连接器11,以于插接后使得测试主板1能够与多个扩充电路板2a、2b、2c彼此电性连通。
如图4所示,前述测试主机(图中未示)具有一主机电路板3,主机电路板3的底面设置有一主机底面连接器31。主机电路板3叠接于多个扩充电路板2a、2b、2c中的最上方扩充电路板2a上,且主机电路板3以其主机底面连接器31可插拔地对应插接于最上方扩充电路板2a的扩充顶面连接器211,以于插接后使得主机电路板3也能够与多个扩充电路板2a、2b、2c彼此电性连通。
此外,仍如图4所示,前述测试主板1和多个扩充电路板2a、2b、c设置于测试治具700内,至于主机电路板3则对应测试治具700配置。
借此,由于扩充电路板2a、2b、2c与测试主板1之间,改以双向连接器21和主板顶面连接器11来连接,因此,除了不会再出现现有极为凌乱的电线,还兼具有可轻松插拔以及不会接错的效果,甚至在完成测试后则只要将连接器拔开即可,完全不需进行现有拆除焊点等的麻烦程序。
测试时,测试主板1以多个检测端子4检测待测物900。待测物900可置于一传送带(图中未示)上。
在图式未绘示的其它实施例中,扩充电路板(例如2a、2b)的数量也可为复数个或至少两个。
以上所述者,仅为本实用新型的较佳可行实施例而已,非因此即局限本实用新型的专利范围。当然,本实用新型还可有其它多种实施例,在不背离本实用新型精神及其实质的情况下,熟悉本领域的技术人员可根据本实用新型作出各种相应的改变和变形,但这些相应的改变和变形都应属于本实用新型权利要求的保护范围。

Claims (5)

1.一种半导体测试装置,其特征在于,包括:
一测试主板,其顶面设置有一主板顶面连接器;以及
多个扩充电路板,彼此上下相叠且还叠接于该测试主板上,每一该扩充电路板设置有一双向连接器,每一该双向连接器包含分别设置于该扩充电路板的顶面和底面且彼此上下相对且能彼此对接的一扩充顶面连接器和一扩充底面连接器,任上下相邻的二该扩充电路板之间分别以上方该扩充电路板的该扩充底面连接器可插拔地对应插接于下方该扩充电路板的该扩充顶面连接器,该多个扩充电路板中的最下方该扩充电路板则以该扩充底面连接器可插拔地对应插接于该测试主板的该主板顶面连接器。
2.根据权利要求1所述的半导体测试装置,其特征在于,还包括一测试主机,该测试主机具有一主机电路板,该主机电路板叠接于该多个扩充电路板中的最上方该扩充电路板上,该主机电路板的底面设置有一主机底面连接器,该主机电路板以该主机底面连接器可插拔地对应插接于最上方该扩充电路板的该扩充顶面连接器。
3.根据权利要求2所述的半导体测试装置,其特征在于,该测试主板的该主板顶面连接器、每一该扩充电路板的该双向连接器和该主机电路板的该主机底面连接器皆进一步设置为复数个。
4.根据权利要求1所述的半导体测试装置,其特征在于,该测试主板的该主板顶面连接器和每一该扩充电路板的该双向连接器皆进一步设置为复数个。
5.根据权利要求1所述的半导体测试装置,其特征在于,还包括一测试治具,该测试主板和该多个扩充电路板设置于该测试治具内。
CN201921079896.1U 2019-07-11 2019-07-11 半导体测试装置 Expired - Fee Related CN210954240U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921079896.1U CN210954240U (zh) 2019-07-11 2019-07-11 半导体测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921079896.1U CN210954240U (zh) 2019-07-11 2019-07-11 半导体测试装置

Publications (1)

Publication Number Publication Date
CN210954240U true CN210954240U (zh) 2020-07-07

Family

ID=71375410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921079896.1U Expired - Fee Related CN210954240U (zh) 2019-07-11 2019-07-11 半导体测试装置

Country Status (1)

Country Link
CN (1) CN210954240U (zh)

Similar Documents

Publication Publication Date Title
KR102287653B1 (ko) 다수의 PCIe 커넥터를 가진 PCIe 카드
US8753146B1 (en) Universal test connector for connecting a SATA or USB data storage device to a data storage device tester
KR101138197B1 (ko) 품종 교환 유닛 및 제조 방법
US9013204B2 (en) Test system and test method for PCBA
US20060091538A1 (en) Low profile and tight pad-pitch land-grid-array (LGA) socket
CN210954240U (zh) 半导体测试装置
CN104569782B (zh) 测试装置
CN105575836A (zh) 测试装置
CN103596364A (zh) 用于高速板上电路板测试、确认及验证的集成电路组合
CN115902310A (zh) 一种多封装lcr快速适配测试装置及其操作方法
TWM586801U (zh) 半導體測試裝置
TWM597872U (zh) 可拆式探針卡裝置
CN212301772U (zh) 一种用于半导体芯片测试的板卡组件及设备
CN217133977U (zh) 一种简便实用型8k点屏的测试工装
CN219285243U (zh) 一种测试平台
CN216771793U (zh) 一种用于esd测试的usb治具
CN201323357Y (zh) 连接器转换装置
CN219715670U (zh) 测试小板及性能测试组件
TW201243583A (en) USB interface connect card and testing device with the same
TWI785923B (zh) Jtag轉接電路板
TWI694263B (zh) 老化測試電路板模組
CN216361849U (zh) 一种单体模组集成测试治具
US9996122B2 (en) Socket and adapter
CN111465214B (zh) 一种印刷电路板
CN218824585U (zh) 老化子板、老化测试组件及性能测试组件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200707

CF01 Termination of patent right due to non-payment of annual fee